TWI529987B - 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 - Google Patents
自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 Download PDFInfo
- Publication number
- TWI529987B TWI529987B TW103129478A TW103129478A TWI529987B TW I529987 B TWI529987 B TW I529987B TW 103129478 A TW103129478 A TW 103129478A TW 103129478 A TW103129478 A TW 103129478A TW I529987 B TWI529987 B TW I529987B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistance conversion
- conversion layer
- layer
- rram
- metal element
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 115
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 40
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 229910003087 TiOx Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical group CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Description
本發明係關於一種記憶體裝置，且特別關於一種電阻式隨機存取記憶體(RRAM)記憶胞結構及其3D交錯陣列。
隨著積體電路功能性之增加，對記憶體之需求亦隨之增加。設計者已著眼於減少記憶體元件之尺寸，並於單位區域內堆疊更多的記憶體元件，以達到更多的容量並使每位元所需的成本更低。在最近幾十年中，由於微影技術的進步，快閃記憶體已廣泛用作大容量且不昂貴的非揮發性記憶體，其可在電源關閉時仍儲存資料。此外，快閃記憶體可藉由3D交錯陣列來達到高密度，例如使用垂直NAND記憶胞堆疊。然而，已發現的是，快閃記憶體之尺寸微縮會隨成本增高而受限。
設計者正在尋找下一代的非揮發性記憶體，例如磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)、相變化隨機存取記憶體(Phase Change Random Access Memory，PCRAM)、導電橋接式隨機存取記憶體(Conductive Bridging Random Access Memory，CBRAM)及電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)，以增加寫入速度及減少功耗。在上述種類的非揮發性
記憶體中，RRAM之結構簡單、且具有簡單的交錯陣列及可於低溫製造，使得RRAM具有最佳的潛力來取代現有的快閃記憶體。RRAM之單位元件僅由一絕緣體及兩金屬電極組成。
雖然RRAM交錯陣列之結構簡單，但在製造上仍有許多問題待解決，特別是其3D交錯陣列。如無法形成3D交錯陣列，就高容量的資料儲存裝置來說，RRAM的每位元成本有可能無法與3D NAND記憶體競爭。
RRAM交錯陣列理論上可容許4F2之最小單元胞尺寸(其中F為最小元件尺寸)，且低溫製程可容許記憶體陣列之堆疊達到前所未有的積體密度。然而，在1R結構中(僅具有一電阻元件)，會有潛電流(sneak current)通過相鄰未被選擇之記憶胞，而嚴重地影響讀取裕量(read margin)，且限制交錯陣列之最大尺寸低於64位元。此問題可藉由增加非線性選擇裝置與這些電阻轉換元件串聯予以解決。例如，已發展出一二極體搭配一電阻(1D1R)、一選擇器搭配一電阻(1S1R)、一雙極性接面電晶體搭配一電阻(1BJT1R)、一MOSFET電晶體搭配一電阻(1T1R)等記憶胞結構。在上述記憶胞結構中，1BJT1R結構及1T1R結構過於複雜且需高溫製程而較不適用，且互補式電阻轉換元件(CRS)記憶胞結構亦有破壞性讀出的問題。因此，1D1R結構及1S1R結構較適合3D交錯陣列之運用。
然而，1D1R及1S1R之3D交錯陣列仍不易於製造。1D1R及1S1R記憶胞結構基本上係由一金屬-絕緣體-金屬-絕緣體-金屬(MIMIM)結構形成。第1圖顯示一由1D1R或1S1R記憶胞堆疊結構所形成之理想RRAM 3D交錯陣列。1D1R及1S1R記憶
胞結構之MIMIM結構係形成於導線102及104之間並沿一水平軸106延伸，此水平軸106係垂直於導線102及104之側壁。然而，RRAM 3D交錯陣列係通常形成於半導體基材中。在形成導線102之後，微影製程僅能自方向110進行。自方向110進行的微影製程可能無法形成如第1圖所示之圖案化金屬層108，因而使得1D1R及1S1R記憶胞結構之3D交錯陣列無法被實際應用。
本揭露實施例係提供一種自整流RRAM記憶胞結構，包含：一第一電極層，由一第一金屬元素之氮化物構成；一第二電極層，由一與第一金屬元素不同之第二金屬元素構成；以及一第一電阻轉換層與一第二電阻轉換層，其中第一電阻轉換層夾設於第一電極層與第二電阻轉換層之間，且第二電阻轉換層夾設於第一電阻轉換層與第二電極層之間，其中第一電阻轉換層具有一第一能隙，第二電阻轉換層具有一第二能隙，第一能隙小於第二能隙。
本揭露實施例亦提供一種RRAM 3D交錯陣列，包含：一組彼此平行之水平導線，由一第一金屬元素之氮化物構成；一組彼此平行之垂直導線，由一與第一金屬元素不同之第二金屬元素構成；以及一第一電阻轉換層與一第二電阻轉換層，形成於每一水平導線之側壁上並接觸於垂直導線，其中第一電阻轉換層具有一第一能隙，第二電阻轉換層具有一第二能隙，第一能隙小於第二能隙。
102、104‧‧‧導線
108‧‧‧圖案化金屬層
110‧‧‧微影製程
201、301‧‧‧第三電阻轉換層
202‧‧‧第一電極層
204、304‧‧‧第一電阻轉換層
206、306‧‧‧第二電阻轉換層
208‧‧‧第二電極層
302‧‧‧相互平行之水平導線
308‧‧‧相互平行之垂直導線
第1圖為一具有1D1R或1S1R記憶胞結構之RRAM 3D交錯陣列的立體示意圖。
第2圖為本揭露一實施例之RRAM記憶胞結構的剖面示意圖。
第3圖為本揭露另一實施例之RRAM記憶胞結構的剖面示意圖。
第4圖為本揭露一實施例之RRAM 3D交錯陣列的立體示意圖。
第5圖為本揭露另一實施例之RRAM 3D交錯陣列的立體示意圖。
第6圖為本揭露一些實施例之RRAM記憶胞的電流對電壓(I-V)關係圖。
以下將詳述本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此技藝人士自本揭露書之申請專利範圍中所能推及的所有實施方式皆屬本揭露書所欲揭露之內容。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本揭露係提供一種RRAM記憶胞結構，其不具有選擇器，但可表現出類似於1D1R或1S1R記憶胞結構之自整流及自選擇之特性。此外，本揭露之RRAM記憶胞結構可應用於RRAM 3D交錯陣列。
第2圖顯示為依照本揭露一實施例之電阻式隨機存取記憶體(RRAM)之記憶胞結構。此RRAM之記憶胞包含一第一電極層202、一第一電阻轉換層204、一第二電阻轉換層206及一第二電極層208。第一電阻轉換層204及第二電阻轉換層206可夾設於第一電極層202及第二電極層208之間。在一實施例中，第一電阻轉換層204可鄰接第一電極層202，且第二電阻轉換層206可鄰接第二電極層208。
第一電極層202可包含一金屬元素。在一實施例中，第一電極層202之金屬元素之氧化物可為能隙相對較小之絕緣材料。第二電極層208可包含另一金屬元素(不同於第一電極層202之金屬元素)。在一實施例中，第二電極層208之金屬元素之氧化物可為能隙相對較大之絕緣材料。第一電極層202及第二電極層208之金屬元素可分別擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。例如，在一實施例中，第一電極層202可為Ti層，且第二電極層208可為Ta層。在另一實施例中，第一電極層202可為Ta層，且第二電極層208可為Hf層。
在本揭露另一實施例中，第一電極層202可由一金屬元素的氮化物所構成。例如，第一電極層202可為TiN層。再者，第二電極層208可為Ta層。相較於由純金屬元素(如，Ti)
所構成之電極層，由金屬元素的氮化物(如，TiN)所構成的電極層具有更佳的抗氧化能力。
第一電阻轉換層204可由一具有第一能隙之絕緣體構成。第二電阻轉換層206可由一具有第二能隙之絕緣體構成，且第二能隙較第一能隙大。在一實施例中，第一能隙及第二能隙可為約1eV至約9eV。在某些實施例中，第二能隙可較第一能隙大至少約0.5eV。
在一實施例中，第一電阻轉換層204可為第一電極層202之金屬元素之氧化物，且第二電阻轉換層206可為第二電極層208之金屬元素之氧化物。例如，在一實施例中，當第一電極層202為Ti層或TiN層時，第一電阻轉換層204係由TiO2構成，且當第二電極層208為Ta層時，第二電阻轉換層206係由Ta2O5構成。在另一實施例中，當第一電極層202為Ta層時，第一電阻轉換層204係由Ta2O5構成，且當第二電極層208為Hf層時，第二電阻轉換層206係由HfO2構成。上述RRAM記憶胞結構之各膜層之各種材料皆可使用目前於工業上廣泛應用之材料。
在一實施例中，第一電阻轉換層204可藉由直接氧化第一電極層202之外部部分形成。例如，第一電阻轉換層204可直接藉由熱氧化法或雷射氧化法自第一電極層202形成。在其他實施例中，第一電阻轉換層204可由任意沉積方法形成，例如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強式化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)、物理氣相沉積(PVD)或其他合適沉積方式。第二電阻轉換層206可由
任意合適之沉積方法形成，例如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強式化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)、物理氣相沉積(PVD)或其他合適沉積方式。在某些實施例中，第一電阻轉換層204之厚度可為約1nm至約80nm。第二電阻轉換層206之厚度可為約1nm至約80nm。
請參照第3圖，其顯示為依照本揭露另一實施例之RRAM記憶胞結構。本實施例相似於第2圖所揭露之結構，其差異在於本實施例之RRAM記憶胞結構更包括夾設於第一電極層202與第一電阻轉換層204之間的第三電阻轉換層201。在本實施例中，第三電阻轉換層201係第一電極層202之金屬元素的非化學劑量比(non-stoichiometric)之氧化物，而第一電阻轉換層204係第一電極層202之金屬元素的化學劑量比(stoichiometric)之氧化物。舉例來說，當第一電極層202為Ti層或TiN層時，第一電阻轉換層204係TiO2層，而第三電阻轉換層201係TiOx層，其中0<x<2。上述第三電阻轉換層201的設置有助於降低第一電阻轉換層204與第一電極層201之間的蕭特基位障(Schottky barrier)，形成歐姆接觸，進而可得到所需的雙極性電阻轉換(bipolar resistive-switching,BRS)特性。
此外，本揭露所述之RRAM記憶胞結構具有自限流(self-compliance)及自整流(self-rectifying)之特性。電流在正極性時被重整，有效抑制潛電流。例如，本揭露所述之RRAM記憶胞結構可具有一小於約10-2之電流限制極限(current compliance limit level)。在偏壓約±2V時，此RRAM記憶胞結構
可具有一大於約104整流比(current rectification ratio)(例如限流水平對整流水平之比例)。在某些實施例中，由於第二電阻轉換層206之能隙較第一電阻轉換層204之能隙大，流向第二電極層208之電流流經第二電阻轉換層206時，係會被第二電阻轉換層206重整。流向第一電阻轉換層204之電流則可輕易通過第一電阻轉換層204。
因此，上述RRAM記憶胞結構可僅為1R記憶胞結構，且顯現類於似傳統與非線性選擇器連接之電阻器(例如1T1R、1D1R、1S1R、1BJT1R)之性質。此外，上述RRAM記憶胞結構可免去初始形成步驟(forming-free)，即RRAM記憶胞結構可不需初始形成電壓以作活化。通常而言，初始形成電壓之電壓較大，有時會傷害RRAM記憶胞結構。因此，免去初始形成步驟之RRAM記憶胞結構具有較佳的可靠度。
第4圖顯示將本揭露一實施例之RRAM記憶胞結構應用至3D交錯陣列。此RRAM 3D交錯陣列可包含一組彼此平行之水平導線302(例如朝第4圖之Y軸延伸)及一組彼此平行之垂直導線308(例如朝第4圖之Z軸延伸)。RRAM記憶胞結構係形成於這些彼此平行之水平導線302與彼此平行之垂直導線308之交會處。每一RRAM記憶胞結構可沿一水平方向設置(此水平方向係垂直於導線302及導線308之延伸方向，例如第4圖所繪示的X軸方向)。
在一實施例中，這些彼此平行之水平導線302可用作於RRAM記憶胞結構之第一電極層，且這些彼此平行之垂直導線308可用作於RRAM記憶胞結構之第二電極層。導線302及
導線308可各自由與前述實施例之第一電極層202及第二電極層208相同或相似之材料形成。或者，導線302及導線308可各自由與前述實施例之第二電極層208及第一電極層202相同或相似之材料形成。在一實施例中，導線302可作為位元線，導線308可為字元線，或反之亦可。
第一電阻轉換層304與第二電阻轉換層306位於水平導線302及垂直導線308之間，且可形成於垂直導線308的側壁，其中第一電阻轉換層304可接觸水平導線302且第二電阻轉換層306可接觸垂直導線308。易言之，每一RRAM記憶胞結構係形成於第一電阻轉換層304及第二電阻轉換層306所直接接觸之處。在一實施例中，當導線302及導線308各自由與前述實施例之第一電極層202及第二電極層208相同或相似之材料形成時，第一電阻轉換層304及第二電阻轉換層306可各自由與前述實施例中之第一電阻轉換層204及第二電阻轉換層206由相同或相似之材料形成。或者，當導線302及導線308可各自由與前述實施例之第二電極層208及第一電極層202相同或相似之材料形成時，第一電阻轉換層304及第二電阻轉換層306可各自由與前述實施例中之第二電阻轉換層206及第一電阻轉換層204由相同或相似之材料形成。在某些實施例中，RRAM記憶胞結構之3D交錯陣列係形成於半導體基材中。
請參照第5圖，其顯示將本揭露另一實施例之RRAM記憶胞結構應用至3D交錯陣列。本實施例與第4圖的實施例的差異在於，本實施例的RRAM記憶胞結構更包括夾設於第一電阻轉換層304與水平導線302之間的第三電阻轉換層301。
在本實施例中，當導線302及導線308各自由與前述實施例之第一電極層202及第二電極層208相同或相似之材料形成時，第一電阻轉換層304、第二電阻轉換層306及第三電阻轉換層301可各自由與前述實施例中之第一電阻轉換層204、第二電阻轉換層206及第三電阻轉換層201相同或相似之材料形成。
可理解的是本發明不侷限於上述配置。在其他實施例中，當導線302及導線308各自由與前述實施例之第二電極層208及第一電極層202相同或相似之材料形成時，第三電阻轉換層301亦可夾設於第二電阻轉換層306與垂直導線308之間(未繪示)。在本實施例中，第一電阻轉換層304、第二電阻轉換層306及第三電阻轉換層301可各自由與前述實施例中之第二電阻轉換層206、第一電阻轉換層204及第三電阻轉換層201相同或相似之材料形成。
如第4及5圖所示，RRAM 3D交錯陣列僅包含1R記憶胞結構。因為本揭露的1R記憶胞結構不需中間金屬層，故RRAM 3D交錯陣列可被輕易製造。並且，由於在此所述之1R記憶胞結構係具有自限流及自整流之特性，其亦可解決傳統RRAM 3D交錯陣列之1R記憶胞之潛電流的問題。因此，本揭露所述之RRAM 3D交錯陣列係可用於下一世代之非揮發性記憶體，且具有極大的潛力可取代快閃式記憶體裝置。
第6圖顯示依照本揭露一些實施例之RRAM之電流對電壓圖。在一實施例中，RRAM由Ta層、Ta2O5層、TiO2層及TiN層依序堆疊形成。在另一實施例中，RRAM由Ta層、Ta2O5層、TiO2層、TiOx層及TiN層依序堆疊形成，其中0<x<2。
如第6圖所示，本揭露各個實施例之RRAM可看出明顯的自整流特性。此外，上述RRAM係為一雙極型(bipolar)的RRAM，其可藉由施予一正電壓而轉換至設定(set)狀態，且藉由施予一負電壓而轉換至重設(reset)狀態。上述RRAM可被約+4V之最小電壓轉換至設定狀態及被約-4V之最小電壓轉換至重設狀態(+/-2V之電壓係用以進行讀取而非用以設定或重設此裝置)。並且，當負電壓增加時(甚至增加至-4V)，本揭露之RRAM可具有一小於約10-2之電流限制極限(current compliance limit level)。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明。任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
201‧‧‧第三電阻轉換層
202‧‧‧第一電極層
204‧‧‧第一電阻轉換層
206‧‧‧第二電阻轉換層
208‧‧‧第二電極層
Claims (15)
- 一種自整流RRAM記憶胞結構，包含：一第一電極層，由一第一金屬元素之氮化物構成；一第二電極層，由一與該第一金屬元素不同之第二金屬元素構成；以及一第一電阻轉換層與一第二電阻轉換層，其中該第一電阻轉換層夾設於該第一電極層與該第二電阻轉換層之間，且該第二電阻轉換層夾設於該第一電阻轉換層與該第二電極層之間；其中該第一電阻轉換層具有一第一能隙，該第二電阻轉換層具有一第二能隙，該第一能隙小於該第二能隙。
- 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該第一金屬元素及該第二金屬元素係分別擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。
- 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該第一電阻轉換層係由該第一金屬元素之氧化物構成，且該第二電阻轉換層係由該第二金屬元素之氧化物構成。
- 如申請專利範圍第3項所述之自整流RRAM記憶胞結構，更包括一第三電阻轉換層，夾設於該第一電阻轉換層與該第一電極層之間，其中該第三電阻轉換層為非化學計量比之該第一金屬元素之氧化物，該第一電阻轉換層為化學計量比之該第一金屬元素之氧化物。
- 如申請專利範圍第4項所述之自整流RRAM記憶胞結構，其 中該第一電阻轉換層係TiO2層，該第二電阻轉換層係Ta2O5層，該第三電阻轉換層係TiOx層，其中0<x<2。
- 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該自整流RRAM記憶胞結構係一雙極型的RRAM。
- 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該第二能隙較該第一能隙大至少0.5eV。
- 一種RRAM 3D交錯陣列，包含：一組彼此平行之水平導線，由一第一金屬元素之氮化物構成；一組彼此平行之垂直導線，由一與該第一金屬元素不同之第二金屬元素構成；以及一第一電阻轉換層與一第二電阻轉換層，形成於每一水平導線之側壁上並接觸於該組垂直導線；其中該第一電阻轉換層具有一第一能隙，該第二電阻轉換層具有一第二能隙，該第一能隙小於該第二能隙。
- 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一電阻轉換層係由該第一金屬元素之氧化物構成，且該第二電阻轉換層係由該第二金屬元素之氧化層構成。
- 如申請專利範圍第9項所述之自整流RRAM記憶胞結構，更包括一第三電阻轉換層，設置於該第一電阻轉換層與對應該第一電阻轉換層的水平導線之間，其中該第三電阻轉換層為非化學計量比之該第一金屬元素之氧化物，該第一電阻轉換層為化學計量比之該第一金屬元素之氧化物。
- 如申請專利範圍第10項所述之RRAM 3D交錯陣列，其中該 第一電阻轉換層係TiO2層，該第二電阻轉換層係Ta2O5層，該第三電阻轉換層係TiOx層，其中0<x<2。
- 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一金屬元素及該第二金屬元素係分別擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。
- 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第二能隙較該第一能隙大至少0.5eV。
- 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該組彼此平行之水平導線係為位元線，且該組彼此平行之垂直導線係為字元線。
- 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該組彼此平行之水平導線係為字元線，且該組彼此平行之垂直導線係為位元線。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103129478A TWI529987B (zh) | 2014-08-27 | 2014-08-27 | 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 |
| US14/731,933 US10056432B2 (en) | 2014-08-27 | 2015-06-05 | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103129478A TWI529987B (zh) | 2014-08-27 | 2014-08-27 | 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201608750A TW201608750A (zh) | 2016-03-01 |
| TWI529987B true TWI529987B (zh) | 2016-04-11 |
Family
ID=55403447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103129478A TWI529987B (zh) | 2014-08-27 | 2014-08-27 | 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10056432B2 (zh) |
| TW (1) | TWI529987B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6386349B2 (ja) * | 2014-11-19 | 2018-09-05 | 東芝メモリ株式会社 | 不揮発性記憶装置 |
| WO2017222525A1 (en) * | 2016-06-23 | 2017-12-28 | Intel Corporation | Rram devices with two-sided intrinsic ballast |
| WO2018063164A1 (en) * | 2016-09-27 | 2018-04-05 | Intel Corporation | Diode based resistive random access memory |
| US10127494B1 (en) | 2017-08-02 | 2018-11-13 | Google Llc | Neural network crossbar stack |
| US10490602B2 (en) * | 2017-09-21 | 2019-11-26 | Micron Technology, Inc. | Three dimensional memory arrays |
| US10176866B1 (en) * | 2017-09-25 | 2019-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recap layer scheme to enhance RRAM performance |
| KR102126791B1 (ko) * | 2017-11-23 | 2020-06-25 | 서울대학교산학협력단 | 교차점 어레이를 이용한 신경 연결망 및 그 패턴 인식방법 |
| US10497752B1 (en) | 2018-05-11 | 2019-12-03 | International Business Machines Corporation | Resistive random-access memory array with reduced switching resistance variability |
| US10847578B1 (en) | 2019-07-03 | 2020-11-24 | Windbond Electronics Corp. | Three-dimensional resistive memories and methods for forming the same |
| EP3886104B1 (en) | 2020-03-26 | 2024-01-24 | Centre National de la Recherche Scientifique | Resistive random memory architecture with high integration density and control method thereof |
| US11404636B2 (en) | 2020-04-24 | 2022-08-02 | Applied Materials, Inc | Crested barrier device and synaptic element |
| US11289157B1 (en) | 2020-09-04 | 2022-03-29 | Winbond Electronics Corp. | Memory device |
| US11825754B2 (en) | 2021-05-27 | 2023-11-21 | Micron Technology, Inc. | Memory cells with sidewall and bulk regions in planar structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5488458B2 (ja) * | 2008-04-07 | 2014-05-14 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
| US9018692B2 (en) | 2011-01-19 | 2015-04-28 | Macronix International Co., Ltd. | Low cost scalable 3D memory |
| US8846443B2 (en) | 2011-08-05 | 2014-09-30 | Intermolecular, Inc. | Atomic layer deposition of metal oxides for memory applications |
| US8879299B2 (en) | 2011-10-17 | 2014-11-04 | Sandisk 3D Llc | Non-volatile memory cell containing an in-cell resistor |
| US8563366B2 (en) * | 2012-02-28 | 2013-10-22 | Intermolecular Inc. | Memory device having an integrated two-terminal current limiting resistor |
| US9059391B2 (en) | 2012-12-10 | 2015-06-16 | Winbond Electronics Corp. | Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof |
| US8658511B1 (en) * | 2012-12-20 | 2014-02-25 | Intermolecular, Inc. | Etching resistive switching and electrode layers |
| US9178152B2 (en) * | 2013-12-23 | 2015-11-03 | Intermolecular, Inc. | Metal organic chemical vapor deposition of embedded resistors for ReRAM cells |
-
2014
- 2014-08-27 TW TW103129478A patent/TWI529987B/zh active
-
2015
- 2015-06-05 US US14/731,933 patent/US10056432B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10056432B2 (en) | 2018-08-21 |
| TW201608750A (zh) | 2016-03-01 |
| US20160064453A1 (en) | 2016-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529987B (zh) | 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列 | |
| TWI492434B (zh) | 自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| JP6791845B2 (ja) | スイッチ素子および記憶装置 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| Son et al. | Excellent Selector Characteristics of Nanoscale $\hbox {VO} _ {2} $ for High-Density Bipolar ReRAM Applications | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| US8759806B2 (en) | Semiconductor memory device | |
| JPWO2018203459A1 (ja) | 選択素子および記憶装置 | |
| JP2015135917A (ja) | スイッチ素子および記憶装置 | |
| JP2007116166A (ja) | ナノドットを具備する不揮発性メモリ素子及びその製造方法 | |
| KR20090126530A (ko) | 저항성 메모리 소자 | |
| JP2007081363A (ja) | 相変化メモリ及びその動作方法 | |
| US20200411759A1 (en) | Switch device, storage apparatus, and memory system | |
| Chen et al. | Resistance switching for RRAM applications | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| TW201946308A (zh) | 開關元件及記憶裝置以及記憶體系統 | |
| TWI759457B (zh) | 記憶裝置 | |
| TWI733520B (zh) | 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法 | |
| TWI597824B (zh) | 電阻式記憶裝置、電阻式記憶裝置之操作方法 | |
| CN104810048A (zh) | 电阻式存储装置、电阻式存储装置的操作方法 | |
| CN105470277B (zh) | 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 | |
| KR20130142411A (ko) | 저항성 메모리 소자 | |
| Oh et al. | An access-transistor-free resistive random access memory (RRAM) using a GST/TiO 2 stack and its novel access mechanism |