JP2007116166A - ナノドットを具備する不揮発性メモリ素子及びその製造方法 - Google Patents
ナノドットを具備する不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2007116166A JP2007116166A JP2006285165A JP2006285165A JP2007116166A JP 2007116166 A JP2007116166 A JP 2007116166A JP 2006285165 A JP2006285165 A JP 2006285165A JP 2006285165 A JP2006285165 A JP 2006285165A JP 2007116166 A JP2007116166 A JP 2007116166A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- memory device
- nanodots
- nanodot
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 90
- 239000004065 semiconductor Substances 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 229910000480 nickel oxide Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910004140 HfO Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】ナノドットを具備する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、下部電極上に遷移金属酸化物を含んで形成された酸化層と、酸化層内に形成され、酸化層内部のカレントパスを単一化するナノドットと、酸化層上に形成された上部電極とを備えるメモリ素子である。これにより、酸化層のカレントパスを単一化してリセット電流を安定化させることができる。
【選択図】図３
【解決手段】抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、下部電極上に遷移金属酸化物を含んで形成された酸化層と、酸化層内に形成され、酸化層内部のカレントパスを単一化するナノドットと、酸化層上に形成された上部電極とを備えるメモリ素子である。これにより、酸化層のカレントパスを単一化してリセット電流を安定化させることができる。
【選択図】図３
Description
本発明は、不揮発性メモリ素子及びその製造方法に係り、より詳しくは、抵抗勾配を有した酸化層を含む不揮発性メモリ素子の酸化層内にナノドットを形成し、酸化層内のカレントパスを単一化した不揮発性メモリ素子及びその製造方法に関する。
半導体素子、特にメモリ素子は、単位面積当たりメモリ容量を向上させるために、集積度を高めるための研究が進められ、また低電力で駆動可能であり、その動作速度を向上させるように多くの研究が進められてきた。
一般的な半導体メモリ装置は、回路的に連結された多くの単位メモリセルを含む。半導体メモリ素子は、一般的に揮発性メモリ素子及び不揮発性メモリ素子に分けることができる。
代表的な揮発性半導体メモリ素子であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、１個のスイッチと１個のキャパシタとで構成されることが一般である。ＤＲＡＭは、集積度が高くて動作速度が速いという利点がある。しかしながら、揮発性メモリ素子なので、電源が消えた後には、保存されたデータが全て消失される短所がある。
電源が消えた後にも保存されたデータが保存されうる不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、ＤＲＡＭとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低くて動作速度が遅いという短所がある。多くの研究が進められている不揮発性メモリ素子としては、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。
ＭＲＡＭは、トンネル接合における磁化方向の変化を用いてデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を用いてデータを保存する方式である。これらはいずれもそれぞれの長短点を有しているが、基本的には、前述したように、集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データリテンション特性が良くなるように研究開発されている。
ＰＲＡＭは、相変化による抵抗値の変化を用いてデータを保存する方式で駆動する。ＰＲＡＭに使用される抵抗体は、一般的にカルコゲナイド系抵抗体であり、非晶質状態での抵抗が結晶質であるときより高いという特性を用いてメモリ素子を形成する。ＰＲＡＭの製造時に従来の半導体素子製造工程を用いる場合には、エッチングが難しく、長時間を要する。従って、生産性が低くなって製品コストが上昇し、競争力を減少させる短所がある。
ＲＲＡＭは、主に遷移金属酸化物をデータ抵抗層として使用したものであり、印加電圧による抵抗値が変わる特性（抵抗変換特性）を用いたものである。図１Ａ及び図１Ｂは、ＲＲＡＭの一般的な構造及び印加電圧によって酸化層に形成されるカレントパスを示した図面である。
図１Ａ及び図１Ｂを参照すれば、ＲＲＡＭは、基本的に下部電極１１上に順次に形成された酸化層１２及び上部電極１３を備える構造を有する。下部電極１１及び上部電極１３は、一般的にメモリ素子の電極として使用されるＩｒ、Ｒｕ、ＡｕまたはＰｔのような金属やこれらの酸化物で形成される。そして、酸化層１２は、抵抗変換（可変抵抗）特性を有した遷移金属酸化物で形成される。酸化層１２は、データ保存層の役割を果たすものであり、下部電極１１及び上部電極１３を介して酸化層１２に電圧を印加してデータを記録するか、あるいは記録されたデータを再生する。
下部電極１１及び上部電極１３を介して電圧を印加すれば、酸化層１２には電位差による電流が流れるが、この電流は、酸化層１２の全ての領域に同一に流れるのではなく、結晶粒界などによって酸化層１２の内部に瞬間的なカレントパス１０ａ、１０ｂを形成しつつ流れる。このとき、酸化層１２内に形成されるカレントパス１０ａ、１０ｂは、ランダムに形成されるものであり、下部電極１１及び上部電極１３を介して同一な電圧を印加しても、カレントパス１０ａ、１０ｂの形成位置、個数は常に変わる。すなわち、図１Ａに示したカレントパス１０ａと図１Ｂに示したカレントパス１０ｂは、それぞれその形成領域と個数とが相異なることというが分かる。
図２は、一般的な抵抗変換物質で形成された酸化層を含むメモリ素子の下部電極及び上部電極を介して電圧を印加する場合、印加電圧に対する電流値を示したグラフである。具体的に説明すれば、図２は、図１Ａ及び図１Ｂのような構造を有したＲＲＡＭの下部電極１１及び上部電極１３に対して所定の電圧を印加した場合、酸化層１２に流れる電流の値を示したものである。例えば、酸化層１２は、ニッケル酸化物（ＮｉＯ）で形成し、下部電極１１及び上部電極１３は、Ｐｔで形成することができる。
図２を参照すると、下部電極１１及び上部電極１３を介して印加する電圧を０Ｖから次第に増大させつつ、酸化層１２に流れる電流値を測定した結果、各測定時毎に印加電圧に対する電流の値が一定せず、少しずつ差がある。特に、リセット電流（ＲＣ）の場合、同一な印加前に対して１０倍の差ができ、セット電圧（ＳＶ）値も一定に維持されないことが分かる。かような不安定な結果は、酸化層１２のカレントパスの分布が一定しないので発生すると思料される。リセット電流値が不安定であり、高い場合、メモリ素子自体の信頼度を低下させ、消費電力を増加させる問題点がある。
本発明の技術的課題は、抵抗変換物質で形成された酸化層を含むメモリ素子のリセット電流値を減少させて安定化させ、セット電圧を安定化させて信頼性があるメモリ素子を提供するところにある。
本発明の他の技術的課題は、抵抗変換物質で形成された酸化層を備えるメモリ素子のリセット電流値を減少及び安定化させ、セット電圧を安定化させた不揮発性メモリ素子の製造方法を提供するところにある。
前記技術的課題を達成するために本発明は、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
本発明において、前記ナノドットは、金属で形成されたことを特徴とする。
本発明において、前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち、少なくともいずれか１つの物質を含むことを特徴とする。
本発明において、前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物で形成されたことを特徴とする。
本発明において、前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする。
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、基板と、前記基板に形成された第１不純物領域及び第２不純物領域と、前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、前記第２不純物領域と電気的に連結された下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、金属電極と、前記金属電極上に形成されたダイオード構造体と、前記ダイオード構造体上に形成された下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子の製造方法であって、（イ）下部電極上に第１酸化層を形成する段階と、（ロ）前記第１酸化層表面にナノドットを形成する段階と、（ハ）前記第１酸化層及び前記ナノドット上に第２酸化層を形成する段階と、（ニ）前記第２酸化層上に上部電極を形成する段階とを含むナノドットを具備する不揮発性メモリ素子の製造方法を提供する。
本発明において、前記段階（ロ）は、前記酸化層表面に集束イオンビームであって第１極性を帯びた帯電点を形成する段階と、前記酸化層表面に第２極性を帯びた物質を塗布して前記帯電点上にナノドットを形成する段階とを含むことを特徴とする。
本発明によれば、次の通りの効果がある。
第一に、抵抗性メモリ素子の酸化層内にカレントパスを単一化するナノドットを形成することにより、抵抗変換物質を使用するメモリ素子のリセット電流値を減少させて安定化させ、消費電力を減少させ、メモリ素子としての信頼性を確保できる。
第二に、セット電圧の散布を改善して安定化させることによってメモリの動作制御時の信頼性を確保できる。
以下、添付した図面に基づき、本発明の実施形態による不揮発性メモリ素子及びその製造方法について詳細に説明する。図面に示されている各層や領域の厚さ及び幅は、説明のために誇張して示したことには留意されたい。
図３は、本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の構造を示した断面図である。
図３を参照すれば、下部電極３１上に順次に形成された酸化層３２及び上部電極３３と、酸化層３２内に形成され、酸化層３２内でカレントパスを調節するナノドット３４とを備えている。酸化層３２は、ＲＲＡＭの印加電圧によってその抵抗状態が変化する多層抵抗変換物質を含むものであり、例えば ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５などの遷移金属酸化物のうち、少なくともいずれか１つの物質を含んで形成されたものである。下部電極３１及び上部電極３３は、一般的な半導体素子の電極に使用される伝導性物質で形成され、具体的には、例えばＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉのような金属または金属酸化物を含む伝導性物質などで形成されたものである。ナノドット３４は、下部電極３１及び上部電極３３を介して電源を印加する場合、酸化層３２内部に最短距離のカレントパス３０を形成するためのものであり、金属のような伝導性物質で形成されたものである。
図３を参照すれば、下部電極３１及び上部電極３３を介して酸化層３２に電源を印加する場合、図１Ａ及び図１Ｂとは異なり、カレントパス３０が酸化層３２の全領域にランダムに形成されるのではなく、ナノドット３４が形成された部分の酸化層３２領域でのみ形成されるということを確認できる。１つの半導体メモリセルの場合、カレントパスを単一化するために、酸化層３２には、１つのナノドット３４のみが形成されたことが好ましい。もし複数のナノドットを１つの半導体メモリセルの酸化層に形成した場合には、図１Ａ及び図１Ｂのように複数個のカレントパスが形成されるためである。ナノドット３４は、酸化層３２内部のカレントパスを調節するために形成するので、金属のような伝導性物質で形成されたことが好ましい。また、ナノドット３４の形成位置は、酸化層３２内周の中央領域に形成されたことが好ましい。
図４Ａ及び図４Ｂは、前記図３に示した本発明の実施形態によるナノドットを具備する半導体メモリ素子の下部電極または上部電極にスイッチング素子が連結された構造を示した図面である。本発明の実施形態によるナノドットを具備するメモリ素子は、１Ｓ（ｓｗｉｔｃｈ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）の構造を有するように形成され、ここで、Ｓは、トランジスタ（この場合１Ｔ−１Ｒ）またはダイオード（この場合１Ｄ−１Ｒ）である。図４Ａは、トランジスタ構造体が連結された構造を示したものであり、図４Ｂは、ダイオード構造体が連結された構造を示したものである。
図４Ａを参照すれば、第１不純物領域４１ａ及び第２不純物領域４１ｂが形成された基板が設けられており、ゲート構造体４２，４３が第１不純物領域４１ａ及び第２不純物領域４１ｂと接触し、基板４０上に形成されている。ゲート構造体は、ゲート絶縁層４２及びゲート電極層４３からなり、基板４０、ゲート絶縁層４２及びゲート電極層４３の表面には、層間絶縁膜４４，４５が形成されている。そして、コンタクトプラグ４６は、層間絶縁膜４５を貫通して第２不純物領域４１ｂ上に形成されている。図３に示した本発明の実施形態によるナノドットを具備する半導体メモリ素子の下部電極３１は、コンタクトプラグ４６と電気的に連結されている。前述したトランジスタ構造体は、従来の一般的な半導体素子の製造工程を用いて容易に形成することができ、それぞれの層を構成する物質は、従来のトランジスタ構造体の構成物質をそのまま使用できる。一般的にスパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの工程を使用できる。
次に、図４Ｂを参照すれば、金属電極５１上にダイオード構造体５２、５３が形成されており、その上部に、図３に示すように下部電極３１、ナノドット３４を備えた酸化層３２及び上部電極３３が形成されている。ここで、ダイオード構造体５２、５３は、例えばｐ型半導体層５２及びｎ型半導体層５３で形成され、一般的に知られたダイオード構造体を使用できる。金属電極５１は、下部電極３１や上部電極３３と同一な物質を使用して形成されうる。
図４Ａ及び図４Ｂでは、半導体メモリ素子の単位セル構造のみを示したが、アレイ形態に形成することが可能である。例えば、図４Ｂに示したダイオード構造体と連結された構造の半導体メモリアレイの場合、金属電極５１及び上部電極３３を互いに交差する形態のパターンされたアレイ形態に構成し、その間にナノドット３４を含む酸化層３２を備える１Ｄ−１Ｒクロスポイントアレイ形式に形成することができる。
以下、図５Ａ〜図５Ｅを参照し、本発明の実施形態によるナノドットを具備する半導体メモリ素子の製造方法について詳細に説明する。
図５Ａを参照すれば、ＰＶＤ、ＡＬＤまたはＣＶＤなどの工程を用いて下部電極３１上に第１酸化層３２ａを形成する。第１酸化層３２ａは、 ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のような多層抵抗変換物質を含む。
図５Ｂを参照すれば、第１酸化層３２ａ上に位置を指定し、集束イオンビーム（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ；ＦＩＢ）装置を用い、第１酸化層３２ａの所定領域を帯電させて帯電点３４ａを形成する。このとき、帯電点３４ａを（＋）または（−）のうち少なくともいずれか１つの極性に帯電させることが好ましい。集束イオンビーム装置を用いれば、第１酸化層３２ａ上に非常に精密な位置調整を行って帯電点３４ａを形成することが可能である。
図５Ｃを参照すれば、例えば（−）に帯電された帯電点３４ａを（＋）に帯電された伝導性物質、例えば金属ドットを蒸着してナノドット３４ｂを形成する。
図５Ｄを参照すれば、ナノドット３４ｂを形成した後、第１酸化層３２ａ上にＰＶＤ、ＡＬＤまたはＣＶＤなどの工程を用いて第２酸化層３２ｂを形成する。第２酸化層３２ｂは、第１酸化層３２ａと同様に、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のような多層抵抗変換物質を含む。
図５Ｅを参照すれば、第２酸化層３２ｂ上にＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を塗布して上部電極３３を形成する。
以下、本発明の実施形態による不揮発性メモリ素子の動作特性を図３及び図６を参照して詳細に説明する。図６は、本発明のような多層抵抗変換物質を含むメモリ素子の電気的特性を示すグラフであって、横軸は、印加電圧を示し、縦軸は、印加電圧に対する電流値を示したものである。
図６を参照すれば、下部電極３１及び上部電極３３を介して電圧を０Ｖから次第に上昇させれば、電圧に比例してＧ１グラフに沿って電流値が増大する。しかしながら、Ｖ１以上の電圧を印加すれば、抵抗の急な増加によって電流値が減少する現象が示される。Ｖ１〜Ｖ２範囲の電圧を印加すれば、電流値がＧ２グラフに沿って増加する。そして、Ｖ２（Ｖ２＞Ｖ１）以上の電圧を印加すれば、抵抗が急に減少して電流が増加しつつ、再びＧ１グラフに沿うことが分かる。
一方、Ｖ１より大きい電圧範囲では、印加する電圧の大きさによってメモリ素子の電気的特性が設定されるが、この電気的特性はＶ１より小さい電圧印加時に確認できる。これを詳細に説明すれば次の通りである。
先ず、Ｖ１〜Ｖ２範囲の電圧をメモリ素子に印加した後、Ｖ１より小さい電圧を再び印加すれば、測定される電流はＧ２グラフによる電流値が測定される。一方、Ｖ２より大きい範囲の電圧（例えばＶ３）をメモリ素子に印加した後、Ｖ１より小さい電圧を再び印加すれば、測定される電流は、Ｇ１グラフによる電流値が測定される。従って、Ｖ１〜Ｖ２範囲の電圧印加によって設定されるメモリ素子の電気的特性を“０”に指定し、Ｖ２より大きい範囲の電圧印加によって設定されるメモリ素子の電気的特性を“１”に指定し、メモリ素子として使用できるようになる。
図１Ａ及び図１Ｂに示した従来技術によるメモリ素子の場合には、カレントパスが電圧を印加するたびに異なって示され、リセット状態の電流値が一定しなかった。しかしながら、図３のような本発明の実施形態による半導体メモリ素子のような構造では、ナノドット３４を酸化層３２内に形成し、酸化層３２のカレントパスを単一化してリセット状態の電流値を一定に維持でき、信頼性があるメモリ素子を実現できる。
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、好ましい実施形態の例示として解釈されなければならない。酸化層の材料は、開示された材料以外に抵抗変換物質であれば、制限なしに使用可能である。結果的に、本発明の範囲は、説明された実施形態によって決められるのではなく、特許請求の範囲に記載された技術的思想によってのみ決められるのである。
本発明のナノドットを具備する不揮発性メモリ素子及びその製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
１０ａ、１０ｂ、３０ カレントパス
１１、３１ 下部電極
１２、３２、３２ａ、３２ｂ 酸化層
１３、３３ 上部電極
３４ ナノドット
４０ 基板
４１ａ 第１不純物領域
４１ｂ 第２不純物領域
４２ ゲート絶縁層
４３ ゲート電極層
４４、４５ 層間絶縁膜
４６ コンタクトプラグ
５１ 金属電極
５２、５３ ダイオード構造体
１１、３１ 下部電極
１２、３２、３２ａ、３２ｂ 酸化層
１３、３３ 上部電極
３４ ナノドット
４０ 基板
４１ａ 第１不純物領域
４１ｂ 第２不純物領域
４２ ゲート絶縁層
４３ ゲート電極層
４４、４５ 層間絶縁膜
４６ コンタクトプラグ
５１ 金属電極
５２、５３ ダイオード構造体
Claims (16)
- 抵抗変換物質で形成された酸化層を含むメモリ素子であって、
下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。 - 前記ナノドットは、金属で形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
- 前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
- 前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物で形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
- 前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
- 抵抗変換物質で形成された酸化層を含むメモリ素子であって、
基板と、
前記基板に形成された第１不純物領域及び第２不純物領域と、
前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、
前記第２不純物領域と電気的に連結された下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。 - 前記ナノドットは、金属で形成されたことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
- 前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
- 前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
- 抵抗変換物質で形成された酸化層を含むメモリ素子であって、
金属電極と、
前記金属電極上に形成されたダイオード構造体と、
前記ダイオード構造体上に形成された下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。 - 前記ナノドットは、金属で形成されたことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
- 前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
- 前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
- 抵抗変換物質で形成された酸化層を含むメモリ素子の製造方法であって、
（イ）下部電極上に第１酸化層を形成する段階と、
（ロ）前記第１酸化層表面にナノドットを形成する段階と、
（ハ）前記第１酸化層及び前記ナノドット上に第２酸化層を形成する段階と、
（ニ）前記第２酸化層上に上部電極を形成する段階とを含むことを特徴とするナノドットを含む不揮発性メモリ素子の製造方法。 - 前記第１酸化層及び前記第２酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１４に記載のナノドットを具備する不揮発性メモリ素子の製造方法。
- 前記段階（ロ）は、
前記酸化層表面に集束イオンビームであって第１極性を帯びた帯電点を形成する段階と、
前記酸化層表面に第２極性を帯びた物質を塗布して前記帯電点上にナノドットを形成する段階とを含むことを特徴とする請求項１４に記載のナノドットを具備する不揮発性メモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050099737A KR100790861B1 (ko) | 2005-10-21 | 2005-10-21 | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007116166A true JP2007116166A (ja) | 2007-05-10 |
Family
ID=37984542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006285165A Pending JP2007116166A (ja) | 2005-10-21 | 2006-10-19 | ナノドットを具備する不揮発性メモリ素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20070090444A1 (ja) |
| JP (1) | JP2007116166A (ja) |
| KR (1) | KR100790861B1 (ja) |
| CN (1) | CN1953230B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1985336A1 (en) | 2007-04-25 | 2008-10-29 | Agatsuma Co., Ltd. | Toy ball |
| WO2009104229A1 (ja) * | 2008-02-19 | 2009-08-27 | パナソニック株式会社 | 抵抗変化型不揮発性メモリ素子とその作製方法 |
| US7894239B2 (en) | 2007-12-07 | 2011-02-22 | Sharp Kabushiki Kaisha | Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device |
| JP2011176041A (ja) * | 2010-02-23 | 2011-09-08 | Nara Institute Of Science & Technology | 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法 |
| JP2011216146A (ja) * | 2010-03-31 | 2011-10-27 | Toshiba Corp | 情報記録装置及びその製造方法 |
| US8581364B2 (en) | 2010-02-08 | 2013-11-12 | Samsung Electronics Co., Ltd. | Resistance memory devices and methods of forming the same |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
| KR100982424B1 (ko) * | 2006-11-28 | 2010-09-15 | 삼성전자주식회사 | 저항 메모리 소자의 제조 방법 |
| FI122011B (fi) * | 2007-06-08 | 2011-07-15 | Teknologian Tutkimuskeskus Vtt | Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste |
| FI122009B (fi) * | 2007-06-08 | 2011-07-15 | Teknologian Tutkimuskeskus Vtt | Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi |
| US7795606B2 (en) * | 2008-08-05 | 2010-09-14 | Seagate Technology Llc | Non-volatile memory cell with enhanced filament formation characteristics |
| TWI497492B (zh) * | 2012-05-30 | 2015-08-21 | Ind Tech Res Inst | 電阻式隨機存取記憶體之記憶胞及其製造方法 |
| US9385314B2 (en) | 2008-08-12 | 2016-07-05 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
| CN101345288B (zh) * | 2008-09-04 | 2010-12-15 | 复旦大学 | CuxO电阻随机存储器的制备方法 |
| KR20100049824A (ko) * | 2008-11-04 | 2010-05-13 | 삼성전자주식회사 | 저항 메모리 장치 및 그 제조 방법. |
| WO2010082922A1 (en) * | 2009-01-13 | 2010-07-22 | Hewlett-Packard Development Company, L.P. | Memristor having a triangular shaped electrode |
| CN101498042B (zh) * | 2009-03-13 | 2011-08-17 | 南京大学 | 阻变氧化物材料的Co3O4薄膜的制备方法 |
| KR101139851B1 (ko) * | 2009-04-23 | 2012-05-02 | 광주과학기술원 | 비휘발성 저항 변화 메모리 소자 및 이의 제조방법 |
| US8575753B2 (en) * | 2009-05-27 | 2013-11-05 | Samsung Electronics Co., Ltd. | Semiconductor device having a conductive structure including oxide and non oxide portions |
| KR101015828B1 (ko) * | 2009-07-09 | 2011-02-23 | 고려대학교 산학협력단 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US9171613B2 (en) * | 2009-07-28 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Memristors with asymmetric electrodes |
| US8207593B2 (en) * | 2009-07-28 | 2012-06-26 | Hewlett-Packard Development Company, L.P. | Memristor having a nanostructure in the switching material |
| US20110186799A1 (en) * | 2010-02-04 | 2011-08-04 | Sandisk 3D Llc | Non-volatile memory cell containing nanodots and method of making thereof |
| KR101118755B1 (ko) * | 2010-02-08 | 2012-03-13 | 고려대학교 산학협력단 | 멀티 비트 비휘발성 메모리 소자 및 그 제조 방법 |
| US8395941B2 (en) | 2010-05-17 | 2013-03-12 | Micron Technology, Inc. | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same |
| CN101894909A (zh) * | 2010-06-17 | 2010-11-24 | 复旦大学 | 一种纳米线阻变存储器及其实现方法 |
| CN101894753B (zh) * | 2010-07-08 | 2012-10-17 | 复旦大学 | 一种内嵌高密度钯纳米晶的介质薄膜的制备方法 |
| CN102097586A (zh) * | 2010-11-29 | 2011-06-15 | 复旦大学 | 基于全低温工艺的柔性纳米点阻变存储器及其制造方法 |
| CN102479925A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 具有高变比能力的电阻转变存储器结构及其制备方法 |
| CN102623631A (zh) * | 2011-01-27 | 2012-08-01 | 中国科学院微电子研究所 | 阻变型随机存储单元、存储器及制备方法 |
| CN102708919B (zh) * | 2011-03-28 | 2015-03-04 | 中国科学院微电子研究所 | 阻变存储器及其制造方法 |
| CN102738386A (zh) * | 2011-03-31 | 2012-10-17 | 中国科学院微电子研究所 | 阻变存储器及其制造方法 |
| RU2468471C1 (ru) * | 2011-04-07 | 2012-11-27 | Государственное образовательное учреждение высшего профессионального образования "Петрозаводский государственный университет" | Способ получения энергонезависимого элемента памяти |
| KR101497758B1 (ko) * | 2011-08-23 | 2015-03-06 | 한양대학교 산학협력단 | 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법 |
| US8711601B2 (en) | 2011-12-28 | 2014-04-29 | Industrial Technology Research Institute | Resistive random access memory cell and resistive random access memory module |
| KR101882850B1 (ko) | 2011-12-29 | 2018-07-30 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US8822288B2 (en) | 2012-07-02 | 2014-09-02 | Sandisk Technologies Inc. | NAND memory device containing nanodots and method of making thereof |
| US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
| US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
| US9331181B2 (en) | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
| US9187314B2 (en) * | 2013-03-15 | 2015-11-17 | Robert Bosch Gmbh | Anisotropic conductor and method of fabrication thereof |
| US9233842B2 (en) * | 2013-03-15 | 2016-01-12 | Robert Bosch Gmbh | Passivation layer for harsh environments and methods of fabrication thereof |
| US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
| US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
| CN104347799A (zh) * | 2013-07-30 | 2015-02-11 | 华邦电子股份有限公司 | 电阻式存储器及其制造方法 |
| US9368722B2 (en) * | 2013-09-06 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory and manufacturing method thereof |
| CN105304813A (zh) * | 2015-09-23 | 2016-02-03 | 复旦大学 | 一种神经突触仿生器件及其制备方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200768B1 (ko) * | 1996-12-17 | 1999-06-15 | 윤종용 | 나노메모리 반도체 소자 |
| US6159620A (en) * | 1997-03-31 | 2000-12-12 | The Regents Of The University Of California | Single-electron solid state electronic device |
| KR100265692B1 (ko) * | 1997-07-03 | 2000-09-15 | 윤덕용 | 에이에프엠을이용한비휘발성메모리소자와해당메모리소자의운영방법 |
| KR100434369B1 (ko) * | 2001-05-04 | 2004-06-04 | 엘지전자 주식회사 | 탄소 나노튜브를 이용한 비휘발성 메모리 소자 |
| KR100448912B1 (ko) * | 2001-10-17 | 2004-09-16 | 삼성전자주식회사 | 반도체 메모리 소자 구조 및 그 제조 방법 |
| US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
| US6878871B2 (en) * | 2002-09-05 | 2005-04-12 | Nanosys, Inc. | Nanostructure and nanocomposite based compositions and photovoltaic devices |
| JP4808966B2 (ja) | 2002-09-19 | 2011-11-02 | シャープ株式会社 | 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 |
| JP4563652B2 (ja) * | 2003-03-13 | 2010-10-13 | シャープ株式会社 | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 |
| US6927136B2 (en) * | 2003-08-25 | 2005-08-09 | Macronix International Co., Ltd. | Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof |
| US7595528B2 (en) * | 2004-03-10 | 2009-09-29 | Nanosys, Inc. | Nano-enabled memory devices and anisotropic charge carrying arrays |
| US7208793B2 (en) * | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
| KR100913903B1 (ko) * | 2004-12-24 | 2009-08-26 | 삼성전자주식회사 | 양자점을 이용하는 메모리 소자 |
| US7297975B2 (en) * | 2005-07-28 | 2007-11-20 | Infineon Technologies Ag | Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same |
| KR100647333B1 (ko) * | 2005-08-31 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20070025519A (ko) * | 2005-09-02 | 2007-03-08 | 삼성전자주식회사 | 나노닷 메모리 및 그 제조 방법 |
| KR100695162B1 (ko) * | 2005-09-13 | 2007-03-14 | 삼성전자주식회사 | 상변화 메모리 및 그 동작 방법 |
-
2005
- 2005-10-21 KR KR1020050099737A patent/KR100790861B1/ko active IP Right Grant
-
2006
- 2006-10-19 JP JP2006285165A patent/JP2007116166A/ja active Pending
- 2006-10-23 US US11/584,543 patent/US20070090444A1/en not_active Abandoned
- 2006-10-23 CN CN2006101424228A patent/CN1953230B/zh active Active
-
2008
- 2008-12-22 US US12/318,097 patent/US7998804B2/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1985336A1 (en) | 2007-04-25 | 2008-10-29 | Agatsuma Co., Ltd. | Toy ball |
| US7894239B2 (en) | 2007-12-07 | 2011-02-22 | Sharp Kabushiki Kaisha | Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device |
| WO2009104229A1 (ja) * | 2008-02-19 | 2009-08-27 | パナソニック株式会社 | 抵抗変化型不揮発性メモリ素子とその作製方法 |
| US7738280B2 (en) | 2008-02-19 | 2010-06-15 | Panasonic Corporation | Resistive nonvolatile memory element, and production method of the same |
| US8581364B2 (en) | 2010-02-08 | 2013-11-12 | Samsung Electronics Co., Ltd. | Resistance memory devices and methods of forming the same |
| JP2011176041A (ja) * | 2010-02-23 | 2011-09-08 | Nara Institute Of Science & Technology | 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法 |
| JP2011216146A (ja) * | 2010-03-31 | 2011-10-27 | Toshiba Corp | 情報記録装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090117697A1 (en) | 2009-05-07 |
| KR20070043444A (ko) | 2007-04-25 |
| CN1953230A (zh) | 2007-04-25 |
| KR100790861B1 (ko) | 2008-01-03 |
| US7998804B2 (en) | 2011-08-16 |
| CN1953230B (zh) | 2011-07-27 |
| US20070090444A1 (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007116166A (ja) | ナノドットを具備する不揮発性メモリ素子及びその製造方法 | |
| JP4588734B2 (ja) | 不揮発性メモリ素子及びそれを備えるメモリアレイ | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| KR101206036B1 (ko) | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| KR100647333B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| KR101350979B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| JP4938493B2 (ja) | 二つの酸化層を利用した不揮発性メモリ素子 | |
| US8395927B2 (en) | Memory cell with resistance-switching layers including breakdown layer | |
| US8724369B2 (en) | Composition of memory cell with resistance-switching layers | |
| US20160043143A1 (en) | Fully isolated selector for memory device | |
| JP2008135752A (ja) | ドーパントを含む抵抗性メモリ素子及びその製造方法 | |
| JP2007300100A (ja) | 可変抵抗物質を含む不揮発性メモリ素子 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| TW201212319A (en) | Composition of memory cell with resistance-switching layers | |
| KR100657966B1 (ko) | 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ | |
| KR101371438B1 (ko) | 서로 다른 종류의 전극을 이용한 멀티비트 저항변화 메모리 소자 및 그 제조방법 |