CN104347799A - 电阻式存储器及其制造方法 - Google Patents
电阻式存储器及其制造方法 Download PDFInfo
- Publication number
- CN104347799A CN104347799A CN201310324933.1A CN201310324933A CN104347799A CN 104347799 A CN104347799 A CN 104347799A CN 201310324933 A CN201310324933 A CN 201310324933A CN 104347799 A CN104347799 A CN 104347799A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- electrode
- oxide
- resistance
- type memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种电阻式存储器及其制造方法。此电阻式存储器包括第一电极、第二电极、第一介电层、第二介电层以及第三介电层。第一电极与第二电极相对设置。当对电阻式存储器进行设定时电流从第二电极流至第一电极,而当对电阻式存储器进行重置时电流从第一电极流至第二电极。第一介电层配置于第一电极与第二电极之间。第二介电层配置于第一介电层与第二电极之间。第三介电层配置于第二介电层与第二电极之间。第一介电层的材料与第三介电层的材料相同,且第二介电层的材料与第一介电层及第三介电层的材料不同。
Description
技术领域
本发明是有关于一种存储器及其制造方法,且特别是有关于一种电阻式存储器及其制造方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive RandomAccess Memory,RRAM)的发展极为快速,是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺技术的潜在优势,因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。当对现行的电阻式存储器进行设定(set)时,我们首先需进行灯丝形成(filament forming)的程序。对电阻式存储器施加正偏压,使电流从上电极流至下电极,使得介电层中产生氧空缺(oxygen vacancy)或氧离子(oxygen ion)而形成电流路径,且此时灯丝形成。在所形成的灯丝中,邻近上电极处的部分的直径会大于邻近下电极处的部分的直径。此外,当对现行的电阻式存储器进行重置(reset)时,对电阻式存储器施加负偏压,使电流从下电极流至上电极。此时,邻近下电极处的氧空缺或氧离子脱离电流路径,使得灯丝在邻近下电极处断开。
在对现行的电阻式存储器进行重置的过程中,若在邻近下电极处的氧空缺或氧离子的数量太多,常常会导致脱离电流路径的氧空缺或氧离子移至上述电流路径的周围而形成新的电流路径。或者,由于邻近下电极处的氧空缺或氧离子的数量太多,所施加的负偏压并不足以使邻近下电极处的氧空缺或氧离子完全脱离电流路径。因此,往往需要施加较高的负偏压以及增加施加负偏压的时间,因而导致重置效率不佳。
发明内容
本发明的目的在于提供一种电阻式存储器,其在两电极之间具有至少两种不同的介电层。
本发明另一目的在于提供一种电阻式存储器的制造方法,其包括在两电极之间形成至少两种不同的介电层。
本发明提出一种电阻式存储器,其包括第一电极、第二电极、第一介电层、第二介电层以及第三介电层。第一电极与第二电极相对设置。当对电阻式存储器进行设定时电流从第二电极流至第一电极,而当对电阻式存储器进行重置时电流从第一电极流至第二电极。第一介电层配置于第一电极与第二电极之间。第二介电层配置于第一介电层与第二电极之间。第三介电层配置于第二介电层与第二电极之间。第一介电层的材料与第三介电层的材料相同。第二介电层的材料与第一介电层及第三介电层的材料不同。
在本发明的一实施例中,还包括配置于第一介电层与第一电极之间的第四介电层。
基于上述,在本发明的电阻式存储器中,第一电极与第二电极之间至少具有材料相同的第一介电层与第三介电层以及位于第一介电层与第三介电层之间的第二介电层,且第二介电层的材料与第一介电层及第三介电层的材料不同。因此,当对本发明的电阻式存储器进行设定(电流从第二电极流至第一电极)时,部分氧空缺或氧离子会被第二介电层阻挡,故可在第一介电层中形成直径较小的灯丝。如此一来,当对本发明的电阻式存储器进行重置(电流从第一电极流至第二电极)时,由于在邻近于第一电极的第一介电层中所形成的灯丝具有较小的直径,因此可轻易地使形成灯丝的氧空缺或氧离子离开,进而可提高电阻式存储器的重置效率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1B为依照本发明的一实施例的电阻式存储器的制造方法的剖面示意图。
图2绘示对本发明的电阻式存储器进行设定时的剖面示意图。
图3为依照本发明的另一实施例的电阻式存储器的剖面示意图。
其中,附图标记说明如下:
100、200:电阻式存储器
110:第一电极
120:第一介电层
130:第二介电层
140:第三介电层
150:第二电极
160:灯丝
162:第一灯丝部分
163:第二灯丝部分
164:第三灯丝部分
170:第四介电层
T1、T2、T3、T4:厚度
具体实施方式
图1A至图1B为依照本发明的一实施例的电阻式存储器100的制造方法的剖面示意图。首先,请参照图1A,于第一电极110上形成第一介电层120。第一电极110的材料例如是氮化钛(TiN)、铂(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、锆(Zr)、铪(Hf)、镍(Ni)、铜(Cu)、钴(Co)、铁(Fe)、钆(Y)或锰(Mo),其形成方法例如是物理气相沉积法。第一介电层120的材料例如是氧化铪(诸如HfO或HfO2等)、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁,其形成方法例如是化学气相沉积法。
请再参照图1A,于第一介电层120上依序形成第二介电层130与第三介电层140,其中第三介电层140的材料与第一介电层120的材料相同,且第二介电层130的材料与第一介电层120及第三介电层140的材料不同。第二介电层130的材料例如是三氧化二铝(Al2O3)、二氧化硅(SiO2)、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁,其形成方法例如是化学气相沉积法。第三介电层140的形成方法例如是化学气相沉积法。值得一提的是,第一介电层120、第二介电层130及第三介电层140可以原位(In-Situ)沉积的方式形成。然而,本发明不限于此。在本发明的其他实施例中,第一介电层120、第二介电层130及第三介电层140亦可以非原位(Ex-Situ)沉积的方式形成。
在本实施例中,第一介电层120的厚度T1例如是5纳米以下,第二介电层130的厚度T2例如是2纳米以下,而第三介电层140的厚度T3例如是2纳米以下。第一介电层120与第三介电层140的厚度比例如是1:3、1:4、1:5或1:6。也就是说,在本实施例中,经由调整第一介电层120与第三介电层140的厚度比可使第二介电层130的位置较靠近第一电极110。
然后,请参照图1B,于第三介电层140上形成第二电极150,以形成电阻式存储器100。第二电极150的材料例如是氮化钛(TiN)、铂(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、锆(Zr)、铪(Hf)、镍(Ni)、铜(Cu)、钴(Co)、铁(Fe)、钆(Y)或锰(Mo)其形成方法例如是物理气相沉积法。
以下将对电阻式存储器100的设定操作与重置操作进行说明。在以下实施例中,设定操作是通过施加正偏压而使电流从第二电极150流至第一电极110来进行。此外,重置操作是通过施加负偏压而使电流从第一电极110流至第二电极150来进行。
图2绘示对本发明的电阻式存储器100进行设定时的剖面示意图。请参照图2,当对电阻式存储器100进行设定时,施加正偏压,使电流从第二电极150流至第一电极110。依据灯丝理论,当电流流过第一介电层120、第二介电层130及第三介电层140时,在第一介电层120、第二介电层130及第三介电层140中会产生氧空缺或氧离子,因而构成电流路径。在本实施例中,电流路径由第一介电层120中的第一灯丝部分162、第二介电层130中的第二灯丝部分163以及第三介电层140中的第三灯丝部分164构成。
在本实施例中,第二介电层130的材料与第一介电层120及第三介电层140的材料不同,且较佳是第二介电层130的材料具有较好的绝缘特性(例如是三氧化二铝)。因此,当对电阻式存储器100进行设定(电流从第二电极150流至第一电极110)时,构成灯丝的部分氧空缺或氧离子可被第二介电层130阻挡(亦即,通过第二介电层130至第一介电层120的氧空缺或氧离子的数量较少),故可在第一介电层120中形成直径较小的第一灯丝部分162。然而,本发明不限于此。在本发明的其他实施例中,第二介电层130的材料相较于第一介电层120及第三介电层140的材料可不需具有较好的绝缘特性,只要第二介电层130的材料能够使得通过第二介电层130至第一介电层120的氧空缺或氧离子的数量较少即可。
再者,在本实施例中,较佳的是第二介电层130愈靠近第一电极110愈好,即第一介电层120的厚度愈小愈好。若第二介电层130愈靠近第一电极110,则较容易形成连接至第一电极110的灯丝(亦即,使第一电极110与第二电极150电性导通的灯丝),而不需要进一步提高所施加的正偏压。然而,本发明不限于此。在本发明的其他实施例中,第二介电层130亦可远离第一电极110,即第一介电层120的厚度可大于或等于第三介电层140的厚度,只要第一介电层120、第二介电层130及第三介电层140具有适当的材料以形成使第一电极110与第二电极150电性导通的灯丝即可。
如此一来,当对电阻式存储器100进行重置(电流从第一电极110流至第二电极150)时,由于在邻近于第一电极110的第一介电层120中所形成的第一灯丝部分162具有较小的直径,因此可轻易地使形成第一灯丝部分162的氧空缺或氧离子离开(不需要施加过多的偏压且不需耗费过长的时间),进而可提高电阻式存储器100的重置效率。
图3为依照本发明的另一实施例的电阻式存储器200的剖面示意图。图3的实施例与上述图2的实施例相似,因此相同的元件以相同的符号表示,且不再重复说明。请参照图3,图3的实施例与上述图2的实施例的不同之处在于还包括配置于第一介电层120与第一电极110之间的第四介电层170。第四介电层170的厚度T4例如是2纳米以下。第四介电层170的材料与第一介电层120及第三介电层140的材料不同。在本实施例中,第四介电层170的材料与第二介电层130的材料相同。然而,本发明不限于此。在本发明的其他实施例中,第四介电层170的材料亦可与第二介电层130的材料不同。第四介电层170的材料例如是三氧化二铝、二氧化硅、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁,其形成方法例如是化学气相沉积法。
在本实施例中,较佳的是第四介电层170的材料具有较好的绝缘特性(较佳例如是三氧化二铝)。如此一来,当对电阻式存储器200进行重置(电流从第一电极110流至第二电极150)时,可进一步避免当第一电极110与第一介电层120直接接触时因所施加的负偏压导致新的氧空缺或氧离子产生而增加新的灯丝形成的机率的问题。也就是说,在第一电极110上配置第四介电层170可降低新的灯丝形成的机率,进而可提高电阻式存储器200的重置效率。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (9)
1.一种电阻式存储器,其特征在于,包括:
相对设置的第一电极与第二电极,其中当对该电阻式存储器进行设定时电流从该第二电极流至该第一电极,而当对该电阻式存储器进行重置时电流从该第一电极流至该第二电极;
第一介电层,配置于该第一电极与该第二电极之间;
第二介电层,配置于该第一介电层与该第二电极之间;以及
第三介电层,配置于该第二介电层与该第二电极之间,其中该第一介电层的材料与该第三介电层的材料相同,且该第二介电层的材料与该第一介电层及该第三介电层的材料不同。
2.如权利要求1所述的电阻式存储器,其中该第一介电层的材料与该第三介电层的材料包括氧化铪、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁。
3.如权利要求1所述的电阻式存储器,其中该第一介电层与该第三介电层的厚度比为1:3、1:4、1:5或1:6。
4.如权利要求1所述的电阻式存储器,其中该第二介电层的材料包括三氧化二铝、二氧化硅、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁。
5.如权利要求1所述的电阻式存储器,还包括第四介电层,配置于该第一介电层与该第一电极之间。
6.如权利要求5所述的电阻式存储器,其中该第四介电层的材料包括三氧化二铝、二氧化硅、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁。
7.如权利要求6所述的电阻式存储器,其中该第四介电层的材料与该第一介电层及该第三介电层的材料不同。
8.如权利要求6所述的电阻式存储器,其中该第四介电层的材料与该第二介电层的材料相同。
9.如权利要求6所述的电阻式存储器,其中该第四介电层的材料与该第二介电层的材料不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310324933.1A CN104347799A (zh) | 2013-07-30 | 2013-07-30 | 电阻式存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310324933.1A CN104347799A (zh) | 2013-07-30 | 2013-07-30 | 电阻式存储器及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104347799A true CN104347799A (zh) | 2015-02-11 |
Family
ID=52502969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310324933.1A Pending CN104347799A (zh) | 2013-07-30 | 2013-07-30 | 电阻式存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104347799A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611722A (zh) * | 2020-05-12 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式存储装置以及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953230A (zh) * | 2005-10-21 | 2007-04-25 | 三星电子株式会社 | 包括纳米点的非易失性存储器件及其制造方法 |
CN101174672A (zh) * | 2006-10-04 | 2008-05-07 | 旺宏电子股份有限公司 | 存储单元及其制程 |
TW200915560A (en) * | 2007-07-20 | 2009-04-01 | Macronix Int Co Ltd | Resistive memory structure with buffer layer |
US20090227067A1 (en) * | 2008-03-10 | 2009-09-10 | Pragati Kumar | Methods for Forming Resistive Switching Memory Elements by Heating Deposited Layers |
TW201005880A (en) * | 2008-07-23 | 2010-02-01 | Nanya Technology Corp | Method of fabricating RRAM |
CN101677121A (zh) * | 2008-09-18 | 2010-03-24 | 海力士半导体有限公司 | 电阻式存储器件及其制造方法 |
US20120292584A1 (en) * | 2011-05-17 | 2012-11-22 | Micron Technology, Inc. | Resistive memory cell |
US20130105758A1 (en) * | 2008-08-12 | 2013-05-02 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
CN103107283A (zh) * | 2011-11-11 | 2013-05-15 | 三星电子株式会社 | 非易失性存储元件及包括该非易失性存储元件的存储装置 |
-
2013
- 2013-07-30 CN CN201310324933.1A patent/CN104347799A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953230A (zh) * | 2005-10-21 | 2007-04-25 | 三星电子株式会社 | 包括纳米点的非易失性存储器件及其制造方法 |
CN101174672A (zh) * | 2006-10-04 | 2008-05-07 | 旺宏电子股份有限公司 | 存储单元及其制程 |
TW200915560A (en) * | 2007-07-20 | 2009-04-01 | Macronix Int Co Ltd | Resistive memory structure with buffer layer |
CN101409327A (zh) * | 2007-07-20 | 2009-04-15 | 旺宏电子股份有限公司 | 具有缓冲层的电阻式存储结构 |
US20090227067A1 (en) * | 2008-03-10 | 2009-09-10 | Pragati Kumar | Methods for Forming Resistive Switching Memory Elements by Heating Deposited Layers |
TW201005880A (en) * | 2008-07-23 | 2010-02-01 | Nanya Technology Corp | Method of fabricating RRAM |
US20130105758A1 (en) * | 2008-08-12 | 2013-05-02 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
CN101677121A (zh) * | 2008-09-18 | 2010-03-24 | 海力士半导体有限公司 | 电阻式存储器件及其制造方法 |
US20120292584A1 (en) * | 2011-05-17 | 2012-11-22 | Micron Technology, Inc. | Resistive memory cell |
CN103107283A (zh) * | 2011-11-11 | 2013-05-15 | 三星电子株式会社 | 非易失性存储元件及包括该非易失性存储元件的存储装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611722A (zh) * | 2020-05-12 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式存储装置以及其制作方法 |
US11283013B2 (en) | 2020-05-12 | 2022-03-22 | United Semiconductor (Xiamen) Co., Ltd. | Resistive memory device and manufacturing method thereof |
US11778930B2 (en) | 2020-05-12 | 2023-10-03 | United Semiconductor (Xiamen) Co., Ltd. | Manufacturing method of resistive memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230955B2 (ja) | 抵抗性メモリ素子 | |
CN106654004B (zh) | 电阻式存储器及其制造方法 | |
CN103872245B (zh) | 自整流rram存储单元结构及其3d交错阵列 | |
US8362457B2 (en) | Semiconductor device and method for fabricating the same | |
TWI529988B (zh) | 具有摻雜物來源之憶阻器結構 | |
CN101097988A (zh) | 包括n+界面层的可变电阻随机存取存储器 | |
JP2007300082A (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
US9502647B2 (en) | Resistive random-access memory (RRAM) with a low-K porous layer | |
TWI488347B (zh) | 記憶體元件的形成方法 | |
TWI501356B (zh) | 具有混合式氧化物相結構之憶阻器 | |
CN102544365A (zh) | 阻变存储器及其制造方法 | |
CN105206743B (zh) | 具有多层器件结构的电阻式随机存取存储器(rram) | |
CN102738387B (zh) | 一种基于TiOx结构的忆阻器及其制备方法 | |
CN103633243B (zh) | 一种电阻型存储器的制备方法 | |
TWI532228B (zh) | 電阻式記憶體及其製造方法 | |
CN104347799A (zh) | 电阻式存储器及其制造方法 | |
CN102185103B (zh) | 一种电阻型随机存储器的存储单元及其制备方法 | |
CN105990518B (zh) | 电阻式存储器元件及其制造方法 | |
CN106033780A (zh) | 一种整流特性可控的二极管及其制造和操作方法 | |
US20140203234A1 (en) | Variable resistance nonvolatile memory element and method of manufacturing the same | |
CN104810048B (zh) | 电阻式存储装置、电阻式存储装置的操作方法 | |
TWI422042B (zh) | 二極體元件及其製作方法 | |
JP2009141275A (ja) | 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法 | |
KR101568234B1 (ko) | 저항 변화 소자 및 그 제조 방법 | |
TWI451608B (zh) | 電阻式隨機存取記憶體元件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |
|
RJ01 | Rejection of invention patent application after publication |