TWI451608B - 電阻式隨機存取記憶體元件及其製作方法 - Google Patents

Description

電阻式隨機存取記憶體元件及其製作方法

本發明係關於電阻式隨機存取記憶體技術，特別是指一種電阻式隨機存取記憶體元件及其製作方法。

電阻式隨機存取記憶體(Resistive random-access memory，以下簡稱RRAM)是一種新型的非揮發性記憶體，其優勢在於較低的耗電量及超快的寫入速度。RRAM記憶元件的發展概念源自於當原本絕緣的介電質材料被施以足夠高的電壓之後，將會形成絲狀結構(filament)或是傳導通道而具有導電性。一旦上述的絲狀結構形成，它可再另施以適當的電壓而重設(Reset)為高電阻態或設定(Set)為低電阻態，這就是電阻切換效應。

RRAM記憶元件的側壁保護對於該元件的結構而言，一直是該技術領域所關切的課題之一；目前常用低溫氮化物(LTN)來保護，藉以達到較佳的開關比(On/Off ratio)。然而，此習知的保護方式對於所形成的絲狀結構的穩定性並無直接的助益，而尚受到介電質材料內含的氧空缺(Oxygen vacancy)的干擾，影響RRAM元件的操作特性。因此，亟待發展新的RRAM元件的側壁保護結構，以侷限絲狀結構的形成區域及避免可能產生的寄生電容。

有鑑於此，在本發明的一方面，第一實施例提供一種電阻式隨機存取記憶體元件，可形成於一上電極及一下電極之間，該記憶體元件包含：一電阻切換層，係以一第一半導體於該下電極上形成一預設的圖案，該第一半導體包含一第一氧化物且具有多個可電壓調控的電阻態；及一第一側壁，係以一第二半導體形成於該預設圖案的側面上，該第二半導體包含一第二氧化物；其中，該第一半導體的導電性型不同於該第二半導體的導電性型，且該第一半導體的崩潰強度小於該第二半導體的崩潰強度。

在本發明的另一方面，第二實施例提供一種電阻式隨機存取記憶體元件，可形成於一上電極及一下電極之間，該記憶體元件包含：一電阻切換層，係以一第一半導體於該下電極上形成一預設的圖案，該第一半導體包含一第一氧化物且具有多個可電壓調控的電阻態；一第一側壁，係以一第二半導體形成於該預設圖案的側面上，該第二半導體包含一第二氧化物；及一第二側壁，係以一第三半導體形成於該第一側壁與該電阻切換層的預設圖案的側面之間；其中，該第一半導體的導電性型不同於該第二半導體的導電性型，該第三半導體包含一第三氧化物且其導電性型相同於該第一半導體的導電性型，且該第一及第三半導體的崩潰強度大於該第二半導體的崩潰強度。

在本發明的另一方面，第三實施例提供一種製作電阻式隨機存取記憶體元件的方法，該元件可製作於一具有一下電極的基板上，該方法包括下列步驟：依序形成一電阻切換層及一導電層於該下電極上，該電阻切換層包含一第一半導體，該第一半導體包含一第一氧化物且具有多個可電壓調控的電阻態；藉由微顯影蝕刻技術，使該電阻切換層及導電層形成一預設的圖案；形成一第一側壁於該預設圖案的側面上，該第一側壁包含一第二半導體，該第二半導體包含一第二氧化物；形成一氧化物或氮化物的保護層於基板上，該保護層覆蓋該預設圖案之外的區域；及形成於一上電極於完成上述步驟的該基板上；其中，該第一半導體的導電性型不同於該第二半導體的導電性型。

以下將參照隨附之圖式詳細描述及說明本發明之特徵、目的、功能，及其達成所使用的技術手段；但所列舉之實施例僅為輔助說明，以利對本發明有更進一步的認知與瞭解，並不因此限制本發明的範圍及技術手段。而為了說明上的便利，圖式中各裝置組件係以概略的、誇張的、或簡要的方式表示，且各構成要素的尺寸並未完全為其實際尺寸。

請參照圖1，為根據本發明第一實施例之電阻式隨機存取記憶體(RRAM)元件的剖面結構示意圖。本實施例的RRAM記憶元件100包含一基板110、一下電極120、一電阻切換層130、一第一側壁140、及一上電極150。該下電極120設置於該基板110上，該電阻切換層130設置於該下電極120上，該上電極150設置於該電阻切換層130上，並使該電阻切換層130及該上電極150形成一預設的圖案，且該第一側壁140圍繞該電阻切換層130的該預設圖案。

該基板110用以承載或支持其上的元件、電路、及其製作程序。本實施例採用矽基板，但不以此為限；該基板110亦可以是其他的半導體基板。

該上電極150及下電極120用以提供該電阻切換層130電壓或電位能，以改變該電阻切換層130的電阻，進行高/低電阻態的電阻切換設定(Set)或重設(Reset)。本實施例的電極組成採用氮化鈦/鈦(TiN/Ti)的多層結構，但不以此為限；該電極亦可以是其他的金屬或導電材料所組成。此外，該上電極150及下電極120可能包含其所連接的導電連通柱(Via)或接觸貫孔(Contact hole)。

該電阻切換層130係由一具有多個可電壓調控電阻態的第一半導體所組成，則當藉由該上電極150及下電極120而施加電壓予該電阻切換層130，該第一半導體的電阻因為此電壓的作用，而可操作於低電阻態及高電阻態的電阻調控或切換；藉此可建構電阻式隨機存取記憶體元件(RRAM cell)的基本操作。該第一側壁140的組成材料則為一第二半導體，其橫向圍繞該電阻切換層130，用以保護該電阻切換層。該電阻切換層130的第一半導體與該第一側壁140的第二半導體分屬不同導電性型的半導體，而在二者的介面上形成一pn接面；換言之，該第一半導體可以是n型或本質半導體且該第二半導體為p型半導體，或是該第一半導體為p型半導體且該第二半導體為n型或本質半導體。此pn接面將形成本實施例RRAM記憶元件的操作中電子移動的能量障礙，藉此可侷限其中電流的流動，以減小相鄰的RRAM記憶元件的讀取干擾或交擾(crosstalk)。

在實際的元件製程中，可以使該電阻切換層130形成一預設的圖案，再形成圍繞該預設圖案的該第一側壁140。其中，該電阻切換層130的預設圖案為圓形或方形，但不以此為限；該預設的圖案亦可以是其他的形狀。若該預設圖案為圓形，則該電阻切換層130將會是柱狀。此外，該電阻切換層的臨界尺寸愈小，該RRAM記憶元件的電流侷限效應愈強，而有助於其元件特性的提高。

為了使本實施例之RRAM記憶元件100能正常的操作，還需對於該電阻切換層130及該第一側壁140的組成物之間的崩潰強度加以考量，其中該第一半導體的崩潰強度需小於該第二半導體的崩潰強度。在一較佳的實施範例中，以氧化鈦為該第一半導體，氧化鎳為該第二半導體，該氧化鈦為崩潰強度0.1V/nm的n型半導體，而該氧化鎳為崩潰強度0.24V/nm的p型半導體。

該第一實施例並不適用於該第一半導體的崩潰強度大於該第二半導體的情況。若是該第一半導體的崩潰強度大於該第二半導體的崩潰強度，則可參照圖2之根據本發明第二實施例之RRAM記憶元件200的剖面結構示意圖，增設一第二側壁160於該第一側壁140與該電阻切換層130的預設圖案的側面之間。該第二側壁160係由一第三半導體所組成，該第三半導體的崩潰強度大於該第二半導體的崩潰強度。該第二側壁160可用以提高該電阻切換層130的圍繞側壁之崩潰強度。此外，該第三半導體的導電性型相同於該第一半導體的導電性型，而與該第一側壁140的第二半導體分屬不同的導電性型，因此在該第二及第三半導體的介面形成一pn接面，以侷限該RRAM記憶元件200中電流的流動，以減小相鄰的RRAM記憶元件的讀取干擾或交擾。如同第一實施例的說明，該第一及第三半導體可以是n型或本質半導體且該第二氧化物為p型半導體，或是該第一及第三半導體為p型半導體且該第二半導體為n型或本質半導體。此外，為了使該第二實施例可正常的操作，該電阻切換層130的高度H1、該第一側壁140的高度H2及該第二側壁160的厚度T3可依據其崩潰強度而滿足下列的關係式：

E1×H1=E2×H2+E3×T3　(1)

其中E1、E2及E3分別為該電阻切換層130、該第一側壁140及該第二側壁160的崩潰強度。本實施例的其他部分皆類同於上述的第一實施例，在此不在贅述。

如上所述，本實施例的該第一及第三半導體並未限定是相同或不同的物質組成；然而考量元件的製作成本，以下舉一範例，其第一及第三半導體皆為氧化鉿，而第二半導體則為氧化鎳，其中氧化鉿為崩潰強度0.5V/nm的n型半導體，而該氧化鎳為崩潰強度0.24V/nm的p型半導體。倘若該電阻切換層130及該第一側壁140的高度皆為10nm，則依據上式(1)可得知該第二側壁160的厚度須大於或等於5.2nm。

更進一步者，圖3為根據該第二實施例的另一範例之RRAM記憶元件201的剖面結構示意圖。本範例是在圖2的基礎上，考量該第二側壁160的製程便利性，而使該第二側壁160為保形地(conformally)成長於該下電極120及該電阻切換層130的預設圖案的側面上，則為了使本範例元件可正常操作，該電阻切換層130的高度H1、該第一側壁140的高度H2及該第二側壁160的厚度T3的關係可為：

E1×H1=E2×H2+2×E3×T3　(2)

其中H2=H1-T3。因此，若該第一及第三半導體亦為氧化鉿，且該第二半導體為氧化鎳，倘若該電阻切換層130高度為10nm，則依據上式(2)可得知該第二側壁160的厚度須大於或等於3.42nm。

以下的實施例說明本發明之RRAM記憶元件的製作程序。請參照圖4至10，分別為根據本發明第三實施例依照製程順序先後的元件結構剖面圖。上述各個結構剖面圖的左側繪示本RRAM記憶元件本身，而右側則為該RRAM記憶元件外接電路所需的接線墊(bonding pad)；但以下的說明係針對該RRAM記憶元件為主。本RRAM記憶元件可製作於一具有一下電極120的基板110上，該下電極120為氮化鈦/鈦(TiN/Ti)所形成的導電電極，如圖4所示。首先，形成一氧化鉿薄膜作為電阻切換層130，並於該電阻切換層130上形成一導電層151，如圖5所示，其中該氧化鈦為一n型半導體且具有多個可電壓調控的電阻態，該導電層151為氮化鈦/鈦(TiN/Ti)的多層導電結構。成長該電阻切換層130及導電層151的方式可以是物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(Atomic Layer Deposition,ALD)等習知技術，或其他的薄膜成長技術。

接著，藉由微顯影蝕刻技術(photolithography)使該電阻切換層及導電層形成一預設的圖案。該預設圖案可以是圓形或方形，但不以此為限，亦可以是其他的形狀。若該預設圖案為圓形，則該電阻切換層130將會是柱狀。此外，該預設圖案的臨界尺寸會隨技術節點(Technology Node)愈來愈小，而達成較佳的元件操作特性。該預設圖案的圖案化可經由習知的微顯影蝕刻技術對光阻層的曝光及顯影，形成該預設圖案的蝕刻遮罩，並以乾式或濕式的蝕刻技術移除該預設圖案之外的區域，而保留該薄膜層的該預設圖案的區域，最後再將該圖案化的光阻去除。

接著，以上述的第一實施例為例，將形成一第一側壁160於該電阻切換層130的該預設圖案的側面上，其中本實施例採用氧化鎳作為該第一側壁160的組成材料，其作用為一p型半導體，以侷限該RRAM記憶元件中的電流流動，且氧化鎳的崩潰強度大於氧化鈦，可使本RRAM記憶元件能正常操作。如圖7所示，該第一側壁140的實際製程包括：保形地鍍一鎳金屬層於上述的半成品基板的周面上，再施以氧電漿以進行該鎳金屬層的電漿氧化，形成氧化鎳的第一側壁140。

接著，形成一氧化物或氮化物的保護層170於上述的半成品基板上。如圖8所示，該保護層170的厚度將會超過該導電層151，其成長方式亦可以是物理氣相沉積(PVD)、化學氣相沉積(CVD)、或其他習知的薄膜成長技術。考量後續上電極製作的便利性，此時會接著施以化學機械研磨(CMP)或其他的研磨技術，如圖9所示，並以該導電層151為研磨停止點而將多餘的該氧化物或氮化物保護層去除；而在圖9右側的接線墊部份，則又另蝕刻該接線墊的接線貫孔153。最後，形成於一鋁銅/氮化鉭(AlCu/TaN)層於完成上述的半成品基板上，以作為上電極150，如圖10所示，即完成本實施例的RRAM記憶元件。本實施例的其他部分皆類同於上述的第一實施例，在此不在贅述。

相對於上述的第二實施例的RRAM記憶元件，在該電阻切換層130的側面與該第一側壁160之間還包含該第二側壁160，且該電阻切換層130及該第二側壁160的組成材料皆為氧化鉿，則在上述製程的第一側壁160形成步驟之前，請參照圖7，將會先保形地成長一層氧化鉿於上述的半成品基板的周面上，以作為該第二側壁160。請注意，該第一側壁140的氧化鎳製程並沒有氫氣的參與，此可有效的避免氫對氧化鉿組成的第二側壁160所形成薄膜電容的不良影響；且在鎳的電漿氧化可防止習知的氧化矽保護層沉積製程中可能發生的鈦被侵蝕氧化。本實施例的其他部分皆類同於上述的第二及第三實施例，而關於其電阻切換層130的高度、該第一側壁140的高度及該第二側壁160的厚度的設計關係，亦同於第二實施例，在此不在贅述。

綜上所述，本發明實施例所揭示的RRAM記憶元件的側壁保護結構，確能有效防止其中介電質材料內含的氧空缺的干擾、侷限絲狀結構的形成區域、及避免該側壁保護結構可能產生的寄生電容。唯以上所述者，包含：特徵、步驟、結構、及其它類似的效果，僅為本發明之實施範例，亦可為該領域所屬的技藝人士在依本發明申請專利範圍進行均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況，當不能以之限制本發明的範圍。

100/200/201．．．RRAM記憶元件

110．．．基板

120．．．下電極

130．．．電阻切換層

140．．．第一側壁

150．．．上電極

151．．．導電層

153．．．接線貫孔

160/161．．．第二側壁

170．．．保護層

H1．．．電阻切換層130的高度

H2．．．第一側壁140的高度

T3．．．第二側壁160的厚度

圖1為根據本發明第一實施例之RRAM記憶元件的剖面結構示意圖。

圖2為根據本發明第二實施例之RRAM記憶元件的剖面結構示意圖。

圖3為根據該第二實施例的另一範例之RRAM記憶元件的剖面結構示意圖。

圖4至圖10分別為根據本發明第三實施例依照製程順序先後的RRAM記憶元件結構剖面圖。

201．．．RRAM記憶元件

110．．．基板

120．．．下電極

130．．．電阻切換層

140．．．第一側壁

150．．．上電極

161．．．第二側壁

H1．．．電阻切換層130的高度

H2．．．第一側壁140的高度

T3．．．第二側壁160的厚度

Claims (17)

1. 一種電阻式隨機存取記憶體(RRAM)元件，可形成於一上電極及一下電極之間，該記憶體元件包括：一電阻切換層，係以一第一半導體於該下電極上形成一預設的圖案，該第一半導體包含一第一氧化物且具有多個可電壓調控的電阻態；一第一側壁，係以一第二半導體形成於該預設圖案的側面上，該第二半導體包含一第二氧化物；以及一第二側壁，係以一第三半導體形成於該第一側壁與該電阻切換層的預設圖案的側面之間；其中，該第一半導體的導電性型不同於該第二半導體的導電性型。
2. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該第一側壁用以保護該電阻切換層。
3. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該第一半導體的崩潰強度小於該第二半導體的崩潰強度。
4. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該第一氧化物為氧化鈦，該第二氧化物為氧化鎳。
5. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該第三半導體包含一第三氧化物，且其導電性型相同於該第一半導體的導電性型。
6. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該第一及第三半導體的崩潰強度大於該第二半導體 的崩潰強度。
7. 如申請專利範圍第5項之電阻式隨機存取記憶體元件，其中該第一及第三氧化物為氧化鉿，該第二氧化物為氧化鎳。
8. 如申請專利範圍第1項之電阻式隨機存取記憶體元件，其中該電阻切換層的預設圖案為圓形或方形。
9. 一種製作電阻式隨機存取記憶體(RRAM)元件的方法，該元件可製作於一具有一下電極的基板上，該方法包括下列步驟：依序形成一電阻切換層及一導電層於該下電極上，該電阻切換層包含一第一半導體，該第一半導體包含一第一氧化物且具有多個可電壓調控的電阻態；藉由微顯影蝕刻技術(photolithography)使該電阻切換層及導電層形成一預設的圖案；依序形成一第二側壁及一第一側壁於該預設圖案的側面上，該第一側壁包含一第二半導體，該第二半導體包含一第二氧化物，且該第二側壁包含一第三半導體；形成一氧化物或氮化物的保護層於基板上，該保護層覆蓋該預設圖案之外的區域；及形成於一上電極於完成上述步驟的該基板上；其中，該第一半導體的導電性型不同於該第二半導體的導電性型。
10. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該第一側壁用以保護該電阻切換層。
11. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元 件的方法，其中該第一半導體的崩潰強度小於該第二半導體的崩潰強度。
12. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該第一氧化物為氧化鈦，該第二氧化物為氧化鎳。
13. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該第三半導體包含一第三氧化物，且其導電性型相同於該第一半導體的導電性型。
14. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該第一及第三半導體的崩潰強度大於該第二半導體的崩潰強度。
15. 如申請專利範圍第13項之製作電阻式隨機存取記憶體元件的方法，其中該第一及第三氧化物為氧化鉿，該第二氧化物為氧化鎳。
16. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該電阻切換層的預設圖案為圓形或方形。
17. 如申請專利範圍第9項之製作電阻式隨機存取記憶體元件的方法，其中該第一側壁形成的步驟包括：形成一鎳金屬層於該預設圖案的側面上；及提供氧電漿以進行該鎳金屬層的電漿氧化，以形成一氧化鎳材料所組成的該第一側壁。