CN104810048B

CN104810048B - 电阻式存储装置、电阻式存储装置的操作方法

Info

Publication number: CN104810048B
Application number: CN201410041741.4A
Authority: CN
Inventors: 侯拓宏; 徐崇威; 周群策
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2014-01-28
Filing date: 2014-01-28
Publication date: 2018-07-10
Anticipated expiration: 2034-01-28
Also published as: CN104810048A

Abstract

本发明提供了一种电阻式存储装置、电阻式存储装置的操作方法，该电阻式存储装置包括：一具有多个垂直结构的3D存储单元阵列，3D存储单元阵列的存储单元位于上述垂直结构的侧壁，上述存储单元的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。此外，本发明的第一部分存储单元在温度为90℃～100℃的可靠度可大于10¹⁵，可作为一工作存储装置，且第二部分存储单元有较佳的持久度，使其持久度足够好可作为一储存存储装置。

Description

电阻式存储装置、电阻式存储装置的操作方法

技术领域

本发明是关于一种存储器装置，且特别关于一种电阻式存储装置、电阻式存储装置的操作方法。

背景技术

随着集成电路功能性的增加，对存储器的需求亦随之增加。设计者已着眼于减少存储器元件的尺寸，并于单位区域内堆叠更多的存储器元件，以达到更多的容量并使每位所需的成本更低。在最近几十年中，由于光刻技术的进步，快闪存储器已广泛用作大容量且不昂贵的非易失性存储器，其可在电源关闭时仍储存数据。此外，快闪存储器可通过三维(3D)交错阵列来达到高密度，例如使用垂直NAND存储单元堆叠。然而，已发现的是，快闪存储器的尺寸微缩会随成本增高而受限。

设计者正在寻找下一代的非易失性存储器，例如磁阻式随机存取存储器(Magnetoresistive Random Access Memory，MRAM)、相变化随机存取存储器(PhaseChange Random Access Memory，PCRAM)、导电桥接式随机存取存储器(ConductiveBridging Random Access Memory，CBRAM)及电阻式随机存取存储器(Resistive RandomAccess Memory，RRAM)，以增加写入速度及减少功耗。在上述种类的非易失性存储器中，RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的快闪存储器。

虽然RRAM交错阵列的结构简单，但在制造上仍有许多问题待解决，特别是其3D交错阵列。如无法形成3D交错阵列，就高容量的数据储存装置来说，RRAM的每位成本有可能无法与3D NAND存储器竞争。

此外，传统的计算装置，其工作存储器(working memory)和储存存储器(storagememory)使用不同的存储装置(例如工作存储器使用随机存取存储器，储存存储器使用快闪存储器)，无法使得装置尺寸有效的微缩。

发明内容

本发明要解决的技术问题为：提供一种电阻式存储装置、电阻式存储装置的操作方法，以解决上述问题。

本发明解决问题的技术方案为：提供一种电阻式存储装置，包括：一基底；一存储单元阵列，包括沿基底表面垂直方向延伸的多个垂直结构；多个第一导线，其中上述第一导线中相邻的两第一导线间设置一绝缘层；一第一电阻转换层和一第二电阻转换层，设置于上述垂直结构的侧壁上；多个第二导线，沿与上述第一导线垂直的方向延伸；其中存储单元阵列包括多个存储单元；其中上述存储单元的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。

本发明还提供一种电阻式存储装置，包括：一具有多个垂直结构的3D存储单元阵列，3D存储单元阵列的存储单元位于上述垂直结构的侧壁，上述存储单元阵列的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元阵列的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。

本发明另提供一种电阻式存储装置的操作方法，包括：提供一具有多个垂直结构的3D存储单元阵列，该3D存储单元阵列的存储单元位于上述垂直结构的侧壁上；于上述3D存储单元阵列的第一部分施加一第一电压，使第一部分的3D存储单元阵列作为一工作存储器；及于上述3D存储单元阵列的第二部分施加一第二电压，使第二部分的3D存储单元阵列作为一储存存储器。

此外，本发明电阻式存储装置的第一部分存储单元在温度为90℃～100℃的可靠度可大于10¹⁵，可作为一工作存储装置，且第二部分存储单元有较佳的持久度，使其持久度足够好可作为一储存存储装置。

附图说明

图1显示一由1D1R或1S1R存储单元堆叠结构所形成的理想RRAM3D交错阵列。

图2A显示本发明一实施例3D RRAM存储单元结构立体示意图。

图2B显示本发明一实施例3D RRAM存储单元结构剖面图。

图3显示本发明实施例的RRAM的电流对电压图。

图4显示本发明实施例电阻式存储器装置不同施加电压下持久度与温度的关系。

图5显示本发明实施例电阻式存储器装置不同设定电压可靠度与温度的关系。

图6显示本发明实施例存储单元阵列配置示意图。

符号说明：

102～导线；

104～导线；

106～水平轴；

108～图案化金属层；

110～方向；

300～基底；

301～电阻式存储装置；

302～第二导线；

304～第一导线；

306～第一绝缘层；

308～第二绝缘层；

310～第三绝缘层；

312～第一电阻转换层；

314～第二电阻转换层；

316～存储单元；

316～存储单元阵列；

704～第一部分存储单元；

706～第二部分存储单元；

708～位线；

710～字线；

712～第一控制电路；

714～第二控制电路；

716～第三控制电路；

718～第四控制电路。

具体实施方式

电阻式存储装置交错阵列理论上可容许4F²的最小单元尺寸(其中F为最小元件尺寸)，且低温制造工艺可容许存储器阵列的堆叠达到前所未有的集成密度。然而，在1R结构中(仅具有一电阻元件)，会有潜行电流(sneak current)通过相邻未被选择的存储单元，而严重地影响读取边境(read margin)，且限制交错阵列的最大尺寸低于64位。

此问题可通过增加非线性选择装置与这些电阻转换元件串联予以解决。例如，已发展出一二极管搭配一电阻(1D1R)、一选择器搭配一电阻(1S1R)、一双极结型晶体管搭配一电阻(1BJT1R)、一MOSFET晶体管搭配一电阻(1T1R)等存储单元结构。在上述存储单元结构中，1BJT1R结构及1T1R结构过于复杂且需高温制造工艺而较不适用，且互补式电阻转换元件(CRS)存储单元结构亦有破坏性读出的问题。因此，1D1R结构及1S1R结构较适合3D交错阵列的运用。

然而，1D1R及1S1R的3D交错阵列仍不易于制造。1D1R及1S1R存储单元结构基本上由一金属-绝缘体-金属-绝缘体-金属(MIMIM)结构形成。图1显示一由1D1R或1S1R存储单元堆叠结构所形成的理想RRAM3D交错阵列。1D1R及1S1R存储单元结构的MIMIM结构形成于导线102及104之间并沿一水平轴106延伸，此水平轴106垂直于导线102及104的侧壁。然而，RRAM3D交错阵列通常形成于半导体基材中。在形成导线102之后，光刻制造工艺仅能自方向110进行。自方向110进行的光刻制造工艺可能无法形成如图1所示的图案化金属层108，因而使得1D1R及1S1R存储单元结构的3D交错阵列无法被实际应用。

图2A显示本发明一实施例3D RRAM存储单元结构立体示意图。图2B显示本发明一实施例3D RRAM存储单元结构剖面图。本发明存储单元为1R结构，不需中间金属层，故RRAM3D交错阵列可被制造。并且，由于在此所述的1R存储单元结构具有自限流及自整流的特性，其亦可解决传统RRAM3D交错阵列的1R存储单元的潜行电流的问题。

请参照图2A和图2B，此RRAM301可包含一组彼此平行的第一导线304及一组彼此平行的第二导线302。RRAM存储单元316结构形成于这些彼此平行的第一导线304及彼此平行的第二导线302的交错点之间。

在一实施例中，第一导线304可作为字线，第二导线302可为位线，或反之亦可。第一导线304及第二导线302的金属元素可选自下列组成的族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge或前述的合金。例如，在一实施例中，第一导线304可为Ti层，且第二导线302可为Ta层。在另一实施例中，第一导线304可为Ta层，且第二导线302可为Ti层。

一第一绝缘层306可形成于基底300和第一导线304间，相邻的第一导线304间形成第二绝缘层308。最上层的第一导线304上可形成一第三绝缘层310。在一些实施例中，第一绝缘层306、第二绝缘层308和第三绝缘层310为氧化硅、氮化硅或氮氧化硅。在另一些实施例中，第一绝缘层306、第二绝缘层308和第三绝缘层310可以为高介电常数材料，例如Ta₂O₅、HfO₂、HSiO_x、Al₂O₃、InO₂、La₂O₃、ZrO₂或TaO₂。第一绝缘层306、第二绝缘层308和第三绝缘层310可以为相同的材料，或在另一些实施例中包括不同的材料。

在一些实施例中，第一导线304、第一绝缘层306、第二绝缘层308和第三绝缘层310构成一垂直于基底300表面的垂直结构。本发明于图2A和图2B的实施例揭示于垂直结构中包括三层导线，但本发明不限于此，本发明可以包括更多导线(例如四层导线或更多)或更少导线的垂直结构(例如两层导线或更少)。

第一电阻转换层312和第二电阻转换层314可形成于第一导线304和第一、第二和第三绝缘层306、308、310的侧壁上。第一电阻转换层312可由一具有第一能隙的绝缘体形成。第二电阻转换层314可由一具有第二能隙的绝缘体形成，且第二能隙较第一能隙大。在一些实施例中，第一能隙及第二能隙可为约1eV至约9eV。在一些实施例中，第二能隙可较第一能隙大至少约0.5eV。

在一些实施例中，第一电阻转换层312由TiO₂形成，且第二电阻转换层314由Ta₂O₅形成。在另一些实施例中，第一电阻转换层312由Ta₂O₅形成，第二电阻转换层314由HfO₂形成。

在一些实施例中，第一电阻转换层312可由沉积方法形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。第二电阻转换层314可由合适的沉积方法形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。在一些实施例中，第一电阻转换层312的厚度可为约1nm至约80nm。第二电阻转换层314的厚度可为约1nm至约80nm。

各RRAM存储单元316结构形成于第一电阻转换层312及第二电阻转换层314与第一导线304直接接触之处。亦即，如图2A和图2B所示，各RRAM存储单元316结构位于包括第一导线304和第一、第二和第三绝缘层306、308、310的垂直结构侧壁上第一电阻转换层312及第二电阻转换层314中。在一些实施例中，第一导线304为电阻式存储装置的下电极层，第二导线302为该电阻式存储装置的上电极层。

在一些实施例中，本发明的RRAM3D交错阵列仅包含1R存储单元316结构。因为本发明的1R存储单元316结构不需中间金属层，故RRAM3D交错阵列可被制造。并且，由于在此所述的1R存储单元316结构具有自限流及自整流的特性，其亦可解决传统RRAM3D交错阵列的1R存储单元316的潜行电流的问题。因此，本发明所述的RRAM3D交错阵列可用于下一代的非易失性存储器，且具有极大的潜力可取代快闪式存储器装置。

图3显示依照本发明实施例的RRAM的电流对电压图。在此实施例中，此RRAM由一Ti电极、一TiO₂层、一Ta₂O₅层及一Ta电极依续堆叠形成，其中TiO2层的厚度为60nm，且Ta₂O₅层的厚度为20nm。在图3中，HRS_Read@-2V：施加电压为-2V的高阻态(High resistancestate,HRS)读取值；LRS_Read@-2V：施加电压为-2V的低阻态(Low resistance state,LRS)读取值。

如图3所示，本发明实施例的RRAM可看出明显的自整流特性。此外，该RRAM为一双极型(bipolar)的RRAM，其可通过施予一正电压而转换至设定(set)状态，且通过施予一负电压而转换至重设(reset)状态。该RRAM可被约+5V的最小电压转换至设定状态及被约-4V的最小电压转换至重设状态(+/-2V的电压用以进行读取而非用以设定或重设此装置)。并且，当负电压增加时(甚至增加至-4V)，本发明的RRAM可具有一小于约10^-4安培的电流限制极限(current compliance limit level)。

图4显示本发明实施例电阻式存储器装置不同施加电压下保久度与温度上述转换后的关系。与温度的关系。由图4可以得知，当施加电压增加，本发明实施例电阻式存储器装置可以得到较佳的持久度。

在图4和图5中，“q/kT（1/eV）”含义为：k：波兹曼常数，T：绝对温度°K，q：电荷电量1.6*10^-19库伦。

图5显示本发明实施例电阻式存储器装置不同设定电压(set voltage)下可靠度与温度上述转换后的关系。由图5可以得知，本发明实施例电阻式存储器装置可得到相当良好的可靠度。当设定电压为6V～7V时，在室温下可靠度可达>10¹⁵循环次数。因此，本发明电阻式存储器装置可作为一工作存储装置。

如图5所示，当设定电压增加，本发明实施例电阻式存储器装置可靠度变的较差。但根据图4，较高的施加电压可得到较佳持久度。

根据上述，本发明可控制操作电压，于操作电压小于崩溃电压和大于起始电压的区间内，使得存储单元阵列中部分的存储单元施加第一操作电压，作为一工作存储装置，而另一部分的存储单元施加第二操作电压，作为一储存存储装置。

以下配合图6描述本发明实施例存储单元阵列配置示意图。本实施例将电阻式存储装置301的存储单元阵列316分成第一部分存储单元704和第二部分存储单元706。

在一些实施例中，第一部分存储单元704占存储单元阵列316的30%～70%，第二部分存储单元706占存储单元阵列316的30%～70%。

举例来说，在一些实施例中，第一部分存储单元704可以为70%，第二部分存储单元706可以为30%，或另于一些实施例中，第一部分存储单元704可以为50%，第二部分存储单元706可以为50%，或第一部分存储单元704可以为30%，第二部分存储单元706可以为70%。第一部分存储单元704和第二部分存储单元706的比例可依产品的需求调整为更多或更少，本发明不特别限定于第一部分存储单元704和第二部分存储单元706所占的比例。在一些实施例中，第一部分存储单元704和第二部分存储单元706皆为图2A和图2B的3D RRAM存储单元316，使得本发明存储装置可达到高密度的需求，且因为第一部分存储单元704和第二部分存储单元706皆为相同的存储单元，其开关的时间是相同的。

第一部分存储单元704经由位线708连接于第一控制电路712，且由字线710连接于第二控制电路714。第二部分存储单元706经由位线708连接于第三控制电路716，且由字线710连接于第四控制电路718。通过第一控制电路712、第二控制电路714、第三控制电路716和第四控制电路718的运作，使得第一部分存储单元704和第二部分存储单元706的设定电压不同：于设定电压小于崩溃电压和大于起始电压的区间内，存储单元阵列316中第一部分存储单元704施加第一操作电压，作为一工作存储装置，而第二部分存储单元706施加第二操作电压，作为一储存存储装置。

在一些实施例中，第一电压为脉冲(Pulse)约6V～7V，第二电压为直流(DC)约5V～6V。例如，在一范例中，第一部分存储单元704的设定电压为8V，第二部分存储单元706的设定电压为5V。因此，第一部分存储单元704在温度为90℃～100℃的可靠度可大于10¹⁵，可作为一工作存储装置，且第二部分存储单元706有较佳的持久度，使其持久度足够好，可作为一储存存储装置。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。再者，本发明的保护范围并未局限于说明书内所述特定实施例中的制造工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的制造工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大体相同功能或获得大体相同结果皆可使用于本发明中。因此，本发明的保护范围应以较宽广的范围或意义来解读。

Claims

1.一种电阻式存储装置，其特征在于，该电阻式存储装置包括：

一基底；

一存储单元阵列，包括沿该基底表面垂直方向延伸的多个垂直结构；

多个第一导线，其中，所述第一导线中相邻的两第一导线间设置一绝缘层；

一第一电阻转换层和一第二电阻转换层，设置于所述垂直结构的侧壁上；及

多个第二导线，沿与所述第一导线垂直的方向延伸；

其中，该存储单元阵列包括多个存储单元；

其中，所述存储单元的第一部分施加一第一电压，使该第一部分的存储单元作为工作存储器，所述存储单元的第二部分施加小于该第一电压的一第二电压，使该第二部分的存储单元作为储存存储器，其中该第一部分的存储单元位于该第一电阻转换层和该第二电阻转换层两者的一第一区中，且该第二部分的存储单元位于该第一电阻转换层和该第二电阻转换层两者的一第二区中。

2.根据权利要求1所述的电阻式存储装置，其特征在于，该第一电压为脉冲6V～7V。

3.根据权利要求1所述的电阻式存储装置，其特征在于，该第二电压为直流5V～6V。

4.根据权利要求1所述的电阻式存储装置，其特征在于，该第一部分的存储单元占该存储单元阵列的30％～70％。

5.根据权利要求1所述的电阻式存储装置，其特征在于，该第二部分存储单元占该存储单元阵列的30％～70％。

6.根据权利要求1所述的电阻式存储装置，其特征在于，该第一电压较该第二电压小。

7.根据权利要求1所述的电阻式存储装置，其特征在于，所述第一导线和所述第二导线包括Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge或前述的合金。

8.一种电阻式存储装置的操作方法，其特征在于，该电阻式存储装置的操作方法包括：

提供一3D存储单元阵列，具有多个垂直结构，该3D存储单元阵列的存储单元位于所述垂直结构的侧壁上的一第一电阻转换层和一第二电阻转换层中；

于所述3D存储单元的第一部分施加一第一电压，使该第一部分的3D存储单元作为一工作存储器，其中该第一部分的3D存储单元位于该第一电阻转换层和该第二电阻转换层两者的一第一区中；及

于所述3D存储单元的第二部分施加小于该第一电压的一第二电压，使该第二部分的3D存储单元作为一储存存储器，其中该第二部分的3D存储单元位于该第一电阻转换层和该第二电阻转换层两者的一第二区中。

9.根据权利要求8所述的电阻式存储装置的操作方法，其特征在于，该第一电压为脉冲6V～7V。

10.根据权利要求8所述的电阻式存储装置的操作方法，其特征在于，该第二电压为直流5V～6V。

11.根据权利要求8所述的电阻式存储装置的操作方法，其特征在于，该第一部分的存储单元占该存储单元阵列的30％～70％。

12.根据权利要求8所述的电阻式存储装置的操作方法，其特征在于，该第二部分的存储单元占该存储单元阵列的30％～70％。