TWI492434B - 自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列 - Google Patents

自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列 Download PDF

Info

Publication number
TWI492434B
TWI492434B TW102139709A TW102139709A TWI492434B TW I492434 B TWI492434 B TW I492434B TW 102139709 A TW102139709 A TW 102139709A TW 102139709 A TW102139709 A TW 102139709A TW I492434 B TWI492434 B TW I492434B
Authority
TW
Taiwan
Prior art keywords
conversion layer
resistance conversion
rram
metal element
memory cell
Prior art date
Application number
TW102139709A
Other languages
English (en)
Other versions
TW201424070A (zh
Inventor
Tuo Hung Hou
Chung Wei Hsu
I Ting Wang
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of TW201424070A publication Critical patent/TW201424070A/zh
Application granted granted Critical
Publication of TWI492434B publication Critical patent/TWI492434B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

自整流電阻式隨機存取記憶體(RRAM)之記憶胞結構及其3D交錯陣列
本揭露實施例係關於一種記憶體裝置，且特別關於一種電阻式隨機存取記憶體及前述之3D交錯陣列。
隨著積體電路功能性之增加，對記憶體之需求亦隨之增加。設計者已著眼於減少記憶體元件之尺寸，並於單位區域內堆疊更多的記憶體元件，以達到更多的容量並使每位元所需的成本更低。在最近幾十年中，由於微影技術的進步，快閃記憶體已廣泛用作大容量且不昂貴的非揮發性記憶體，其可在電源關閉時仍儲存資料。此外，快閃記憶體可藉由3D交錯陣列來達到高密度，例如使用垂直NAND記憶胞堆疊。然而，已發現的是，快閃記憶體之尺寸微縮會隨成本增高而受限
設計者正在尋找下一代的非揮發性記憶體，例如磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)、相變化隨機存取記憶體(Phase Change Random Access Memory，PCRAM)、導電橋接式隨機存取記憶體(Conductive Bridging Random Access Memory，CBRAM)及電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)，以增加寫入速度及減少功耗。在上述種類的非揮發性 記憶體中，RRAM之結構簡單、且具有簡單的交錯陣列及可於低溫製造，使得RRAM具有最佳的潛力來取代現有的快閃記憶體。RRAM之單位元件僅由一絕緣體及兩金屬電極組成。
雖然RRAM交錯陣列之結構簡單，但在製造上仍有許多問題待解決，特別是其3D交錯陣列。如無法形成3D交錯陣列，就高容量的資料儲存裝置來說，RRAM的每位元成本有可能無法與3D NAND記憶體競爭。
RRAM交錯陣列理論上可容許4F2 之最小單元胞尺寸(其中F為最小元件尺寸)，且低溫製程可容許記憶體陣列之堆疊達到前所未有的積體密度。然而，在1R結構中(僅具有一電阻元件)，會有潛電流(sneak current)通過相鄰未被選擇之記憶胞，而嚴重地影響讀取裕量(read margin)，且限制交錯陣列之最大尺寸低於64位元。此問題可藉由增加非線性選擇裝置與這些電阻轉換元件串聯予以解決。例如，已發展出一二極體搭配一電阻(1D1R)、一選擇器搭配一電阻(1S1R)、一雙極性接面電晶體搭配一電阻(1BJT1R)、一MOSFET電晶體搭配一電阻(1T1R)等記憶胞結構。在上述記憶胞結構中，1BJT1R結構及1T1R結構過於複雜且需高溫製程而較不適用，且互補式電阻轉換元件(CRS)記憶胞結構亦有破壞性讀出的問題。因此，1D1R結構及1S1R結構較適合3D交錯陣列之運用。
然而，1D1R及1S1R之3D交錯陣列仍不易於製造。1D1R及1S1R記憶胞結構基本上係由一金屬-絕緣體-金屬-絕緣體-金屬(MIMIM)結構形成。第1圖顯示一由1D1R或1S1R記憶胞堆疊結構所形成之理想RRAM 3D交錯陣列。1D1R及1S1R記憶 胞結構之MIMIM結構係形成於導線102及104之間並沿一水平軸106延伸，此水平軸106係垂直於導線102及104之側壁。然而，RRAM 3D交錯陣列係通常形成於半導體基材中。在形成導線102之後，微影製程僅能自方向110進行。自方向110進行的微影製程可能無法形成如第1圖所示之圖案化金屬層108，因而使得1D1R及1S1R記憶胞結構之3D交錯陣列無法被實際應用。
本揭露係提供一種自整流RRAM記憶胞結構，包含：一第一電極層，由一第一金屬元素形成；一第二電極層，由一此與第一金屬元素不同之第二金屬元素形成；一第一電阻轉換層及一第二電阻轉換層夾設於此第一電極層及此第二電極層之間，其中此第一電阻轉換層及此第二電阻轉換層形成一歐姆接觸，且此第一電阻轉換層具有一第一能隙，此第二電阻轉換層具有一第二能隙，此第一能隙小於此第二能隙。
本揭露實施例亦提供一種RRAM 3D交錯陣列，包含：一組彼此平行之垂直導線，由一第一金屬元素形成；一組彼此平行之水平導線，由一與此第一金屬元素不同之第二金屬元素形成；一第一電阻轉換層，形成於此組彼此平行之垂直導線之側壁上；以及一第二電阻轉換層，形成於此組彼此平行之水平導線之側壁上，其中此第一電阻轉換層及此第二電阻轉換層係形成歐姆接觸於此組彼此平行之垂直導線及此組彼此平行之水平導線之交會處，且此第一電阻轉換層具有一第一能隙，此第二電阻轉換層具有一第二能隙，此第一能隙小於此第二能隙。
102‧‧‧導線
104‧‧‧導線
108‧‧‧圖案化金屬層
110‧‧‧微影製程
202‧‧‧第一電極層
204‧‧‧第一電阻轉換層
206‧‧‧第二電阻轉換層
208‧‧‧第二電極層
302‧‧‧相互平行之水平導線
304‧‧‧第一電阻轉換層
306‧‧‧第二電阻轉換層
308‧‧‧相互平行之垂直導線
第1圖顯示一具有1D1R或1S1R記憶胞結構之理想RRAM 3D交錯陣列之示意圖。
第2圖顯示一RRAM之本揭露實施例之記憶胞結構。
第3圖顯示依照本揭露一實施例之用於3D交錯陣列之RRAM記憶胞結構之應用之示意圖。
第4圖顯示依照本揭露一實施列之RRAM之電流對電壓之圖示。
以下將詳述本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此技藝人士自本揭露書之申請專利範圍中所能推及的所有實施方式皆屬本揭露書所欲揭露之內容。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本揭露係提供一RRAM記憶胞結構，其不具有選擇器，但可表現出類似於1D1R或1S1R記憶胞結構之自整流及自選擇之特性。此外，本揭露之RRAM記憶胞結構可應用於RRAM 3D交錯陣列
第2圖顯示為依照本揭露之電阻式隨機存取記憶體(RRAM)之記憶胞結構。此RRAM之記憶胞包含一第一電極層202、一第一電阻轉換層204、一第二電阻轉換層206及一第二電極層208。第一電阻轉換層204及第二電阻轉換層206可夾設於第一電極層202及第二電極層208之間。在某些實施例中，第一電阻轉換層204可鄰接第一電極層202，且第二電阻轉換層206可鄰接第二電極層208。第一電阻轉換層204可與第二電阻轉換層206直接接觸，並形成歐姆接觸。
第一電極層202可包含一金屬元素。在一實施例中，第一電極層202之金屬元素之氧化物可為能隙相對較小之絕緣材料。第二電極層208可包含另一金屬元素(不同於第一電極層202之金屬元素)。在一實施例中，第二電極層208之金屬元素之氧化物可為能隙相對較大之絕緣材料。第一電極層202及第二電極層208之金屬元素可擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。例如，在一實施例中，第一電極層202可為Ti層，且第二電極層208可為Ta層。在另一實施例中，第一電極層202可為Ta層，且第二電極層208可為Hf層。
第一電阻轉換層204可由一具有第一能隙之絕緣體形成。第二電阻轉換層206可由一具有第二能隙之絕緣體形成，且第二能隙較第一能隙大。在一實施例中，第一能隙及第二能隙可為約1eV至約9eV。在某些實施例中，第二能隙可較第一能隙大至少約0.5eV。
在某些實施例中，第一電阻轉換層204可由第一電極層202之金屬元素之氧化物形成，且第二電阻轉換層206可由第二電極層208之金屬元素之氧化物形成。例如，在一實施例中，當第一電極層202由Ti形成時，第一電阻轉換層204係由TiO2 形成，且當第二電極層208由Ta形成時，第二電阻轉換層206係由Ta2 O5 形成。在另一實施例中，當第一電極層202由Ta形成時，第一電阻轉換層204係由Ta2 O5 形成，且當第二電極層208由Hf形成時，第二電阻轉換層206係由HfO2 形成。此RRAM記憶胞結構之各膜層之各種材料皆可使用目前於工業上廣泛應用之材料。
在一實施例中，第一電阻轉換層204可由直接氧化第一電極層202之外部部分形成。例如，第一電阻轉換層204可直接藉由熱氧化法或雷射氧化法自第一電極層202形成。在其他實施例中，第一電阻轉換層204可由任意沉積方法形成，例如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強式化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)、物理氣相沉積(PVD)或其他合適沉積方式。第二電阻轉換層206可由任意合適之沉積方法形成，例如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強式化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)、物理氣相沉積(PVD)或其他合適沉積方式。在某些實施例中，第一電阻轉換層204之厚度可為約1nm至約80nm。第二電阻轉換層206之厚度可為約1nm至約80nm
此RRAM記憶胞結構可為一雙極型(bipolar)的RRAM。在施予一約1V之最小非負偏壓時，此RRAM記憶胞結 構可位於設定狀態(set state)，且當施予一約-1V之最小負偏壓時，此RRAM記憶胞結構可位於重設狀態(reset state)。
此外，本揭露所述之RRAM記憶胞結構具有自限流(self-compliance)及自整流(self-rectifying)之特性。電流在正極性時被重整，有效抑制潛電流。例如，本揭露所述之RRAM記憶胞結構可具有一小於約10-4 之電流限制極限(current compliance limit level)。在偏壓約±2V時，此RRAM記憶胞結構可具有一大於約105 整流比(current rectification ratio)(例如限流水平對整流水平之比例)。在某些實施例中，由於第二電阻轉換層206之能隙較第一電阻轉換層204之能隙大，流向第二電極層208之電流流經第二電阻轉換層206時，係會被第二電阻轉換層206重整。流向第一電阻轉換層204之電流則可輕易通過第一電阻轉換層204。
因此，此RRAM記憶胞結構可僅為1R記憶胞結構，且顯現類於似傳統與非線性選擇器連接之電阻器(例如1T1R、1D1R、1S1R、1BJT1R)之性質。此外，此RRAM記憶胞結構可免去初始形成步驟(forming-free)，即此RRAM記憶胞結構可不需初始形成電壓以作活化。通常而言，初始形成電壓之電壓較大，有時會傷害RRAM記憶胞結構。此可免去初始形成步驟之RRAM記憶胞結構因而具有較佳的可靠度。
第3圖顯示RRAM記憶胞結構依照本揭露一實施例應用至3D交錯陣列之示意圖。此RRAM 3D交錯陣列可包含一組彼此平行之水平導線302(例如朝第3圖之Y軸延伸)及一組彼此平行之垂直導線308(例如朝第3圖之Z軸延伸)。RRAM記憶 胞結構之陣列係形成於這些彼此平行之水平導線302及彼此平行之水平導線308之交錯點之間。每一RRAM記憶胞結構可沿一水平方向設置(此水平方向係垂直於導線302及導線308之延伸方向)。
在一實施例中，這些彼此平行之水平導線302可用作於RRAM記憶胞結構之第一電極層，且這些彼此平行之垂直導線308可用作於RRAM記憶胞結構之第二電極層。導線302及導線308可各自由與前述實施例之第一電極層202及第二電極層208相同或相似之材料形成。或者，導線302及導線308可各自由與前述實施例之第二電極層208及第一電極層202相同或相似之材料形成。在一實施例中，導線302可作為位元線，導線308可為字線，或反之亦可。
第一電阻轉換層304可形成於這些彼此平行之水平導線302上並可包覆該些水平導線302之側壁，且第二電阻轉換層306可形成於這些彼此平行之垂直導線308之側壁上並可包覆該些垂直導線308之側壁。易言之，每一RRAM記憶胞結構係形成於第一電阻轉換層304及第二電阻轉換層306所直接接觸之處。在一實施例中，第一電阻轉換層304及第二電阻轉換層306可各自由與前述實施例中之第一電阻轉換層204及第二電阻轉換層206由相同或相似之材料形成。或者，第一電阻轉換層304及第二電阻轉換層306可各自由與前述實施例中之第二電阻轉換層206及第一電阻轉換層204由相同或相似之材料形成。在某些實施例中，RRAM記憶胞結構之3D交錯陣列係形成於半導體基材中。
如第3圖所示，RRAM 3D交錯陣列僅包含1R記憶胞結構。因為本揭露的1R記憶胞結構不需中間金屬層，故RRAM 3D交錯陣列可被輕易製造。並且，由於在此所述之1R記憶胞結構係具有自限流及自整流之特性，其亦可解決傳統RRAM 3D交錯陣列之1R記憶胞之潛電流的問題。因此，本揭露所述之RRAM 3D交錯陣列係可用於下一世代之非揮發性記憶體，且具有極大的潛力可取代快閃式記憶體裝置。
第4圖顯示依照本揭露實施例之RRAM之電流對電壓圖。在此實施例中，此RRAM係由一Ti電極、一TiO2 層、一Ta2 O5 層及一Ta電極依續堆疊形成，其中TiO2 層之厚度為60nm，且Ta2 O5 層之厚度為20nm。
如第4圖所示，本揭露實施例之RRAM可看出明顯的自整流特性。此外，該RRAM係為一雙極型(bipolar)的RRAM，其可藉由施予一正電壓而轉換至設定(set)狀態，且藉由施予一負電壓而轉換至重設(reset)狀態。該RRAM可被約+5V之最小電壓轉換至設定狀態及被約-4V之最小電壓轉換至重設狀態(+/-2V之電壓係用以進行讀取而非用以設定或重設此裝置)。並且，當負電壓增加時(甚至增加至-4V)，本揭露之RRAM可具有一小於約10-4 之電流限制極限(current compliance limit level)。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。再者，本發明之保護範圍並未侷限於說明書內所述特定實施例中的 製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結果皆可使用於本發明中。因此，本發明之保護範圍應以較寬廣的範圍或意義來解讀。
202‧‧‧第一電極層
204‧‧‧第一電阻轉換層
206‧‧‧第二電阻轉換層
208‧‧‧第二電極層

Claims (16)

  1. 一種自整流RRAM記憶胞結構，包含：一第一電極層，由一第一金屬元素形成；一第二電極層，由一與該第一金屬元素不同之第二金屬元素形成；一第一電阻轉換層及一第二電阻轉換層夾設於該第一電極層及該第二電極層之間，其中該第一電阻轉換層及該第二電阻轉換層形成一歐姆接觸，且該第一電阻轉換層具有一第一能隙，該第二電阻轉換層具有一第二能隙，該第一能隙小於該第二能隙。
  2. 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該第一電阻轉換層係由該第一金屬元素之氧化物形成，且該第二電阻轉換層係由該第二金屬元素之氧化物形成。
  3. 如申請專利範圍第2項所述之自整流RRAM記憶胞結構，其其中該第一電阻轉換層係為該第一電極層之熱氧化產物或雷射氧化產物。
  4. 如申請專利範圍第3項所述之自整流RRAM記憶胞結構，其中該第一金屬元素及該第二金屬元素係擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。
  5. 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該自整流RRAM記憶胞結構係為一雙極型(bipolar)的RRAM。
  6. 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其 中該第二能隙較該第一能隙大至少約0.5eV。
  7. 如申請專利範圍第1項所述之自整流RRAM記憶胞結構，其中該第一電阻轉換層係為Ti層，該第二電阻轉換層係為Ta層。
  8. 一種RRAM 3D交錯陣列，包含：一組彼此平行之垂直導線，由一第一金屬元素形成；一組彼此平行之水平導線，由一與該第一金屬元素不同之第二金屬元素形成；一第一電阻轉換層，形成於該組彼此平行之垂直導線之側壁上；以及一第二電阻轉換層，形成於該組彼此平行之水平導線之側壁上，其中該第一電阻轉換層及該第二電阻轉換層係形成歐姆接觸於該組彼此平行之垂直導線及該組彼此平行之水平導線之交會處，且該第一電阻轉換層具有一第一能隙，該第二電阻轉換層具有一第二能隙，該第一能隙小於該第二能隙。
  9. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一電阻轉換層係由該第一金屬元素之氧化物形成，且該第二電阻轉換層係由該第二金屬元素之氧化層形成。
  10. 如申請專利範圍第9項所述之RRAM 3D交錯陣列，其中該第一電阻轉換層係為熱氧化產物。
  11. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一金屬元素及該第二金屬元素係擇自下列組成之族群：Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述之合金。
  12. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第二能隙較該第一能隙大至少約0.5eV。
  13. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該組彼此平行之水平導線係為位元線，且該組彼此平行之垂直導線係為字線。
  14. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該組彼此平行之水平導線係為字線，且該組彼此平行之垂直導線係為位元線。
  15. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一電阻轉換層包覆該組彼此平行之垂直導線之側壁，且該第二電阻轉換層包覆該組彼此平行之水平導線之側壁。
  16. 如申請專利範圍第8項所述之RRAM 3D交錯陣列，其中該第一金屬元素為Ti，該第二金屬元素為Ta。
TW102139709A 2012-12-10 2013-11-01 自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列 TWI492434B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261735397P 2012-12-10 2012-12-10

Publications (2)

Publication Number Publication Date
TW201424070A TW201424070A (zh) 2014-06-16
TWI492434B true TWI492434B (zh) 2015-07-11

Family

ID=50879956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139709A TWI492434B (zh) 2012-12-10 2013-11-01 自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列

Country Status (5)

Country Link
US (1) US9059391B2 (zh)
JP (1) JP5756847B2 (zh)
KR (1) KR101514814B1 (zh)
CN (1) CN103872245B (zh)
TW (1) TWI492434B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529987B (zh) 2014-08-27 2016-04-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列
CN105470277B (zh) * 2014-09-11 2019-02-15 华邦电子股份有限公司 自整流电阻式随机存取存储器存储单元结构及3d交错阵列
TWI553925B (zh) 2014-09-26 2016-10-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體記憶胞結構
CN105489754B (zh) * 2014-10-08 2019-07-26 华邦电子股份有限公司 自整流电阻式随机存储器存储单元结构
FR3027450B1 (fr) 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
WO2016101246A1 (zh) * 2014-12-26 2016-06-30 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
JP6581370B2 (ja) 2015-03-19 2019-09-25 東芝メモリ株式会社 不揮発性記憶装置及びその製造方法
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
CN105161615B (zh) * 2015-09-06 2019-04-09 中南大学 一种基于纤维衬底的忆阻器及其制备方法
CN105552219B (zh) * 2015-12-10 2019-02-01 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
CN105336852B (zh) * 2015-12-10 2018-05-01 上海交通大学 带有自整流效应的rram存储单元结构及其制备方法
CN106919723A (zh) * 2015-12-24 2017-07-04 中国科学院微电子研究所 三维集成阻变存储器的热效应评估及降低热串扰的方法
KR102511693B1 (ko) * 2016-03-22 2023-03-20 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
WO2018009182A1 (en) * 2016-07-06 2018-01-11 Intel Corporation Resistive ram with electroforming functionality
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
US10686014B2 (en) 2018-06-26 2020-06-16 International Business Machines Corporation Semiconductor memory device having a vertical active region
US10658590B2 (en) 2018-09-21 2020-05-19 International Business Machines Corporation Techniques for forming RRAM cells
KR20200127712A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 가변 저항 메모리 소자
US10658583B1 (en) 2019-05-29 2020-05-19 International Business Machines Corporation Forming RRAM cell structure with filament confinement
US11877524B2 (en) 2021-09-08 2024-01-16 International Business Machines Corporation Nanotip filament confinement
US11812675B2 (en) 2021-09-21 2023-11-07 International Business Machines Corporation Filament confinement in resistive random access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272962A1 (en) * 2008-05-01 2009-11-05 Pragati Kumar Reduction of forming voltage in semiconductor devices
US20110096595A1 (en) * 2008-06-20 2011-04-28 Masayuki Terai Semiconductor memory device and operation method thereof
US20120088328A1 (en) * 2008-05-01 2012-04-12 Intermolecular, Inc. Non-volatile resistive-switching memories

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215741B2 (ja) 2008-06-09 2013-06-19 シャープ株式会社 可変抵抗素子
JP2010016075A (ja) 2008-07-02 2010-01-21 Fujitsu Ltd 記憶装置及び半導体装置
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8737111B2 (en) * 2010-06-18 2014-05-27 Sandisk 3D Llc Memory cell with resistance-switching layers
JP5156060B2 (ja) * 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
JP5680927B2 (ja) * 2010-10-01 2015-03-04 シャープ株式会社 可変抵抗素子、及び、不揮発性半導体記憶装置
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9018692B2 (en) * 2011-01-19 2015-04-28 Macronix International Co., Ltd. Low cost scalable 3D memory
KR20120094339A (ko) * 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5648126B2 (ja) * 2011-06-10 2015-01-07 株式会社アルバック 抵抗変化素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272962A1 (en) * 2008-05-01 2009-11-05 Pragati Kumar Reduction of forming voltage in semiconductor devices
US20120088328A1 (en) * 2008-05-01 2012-04-12 Intermolecular, Inc. Non-volatile resistive-switching memories
US20110096595A1 (en) * 2008-06-20 2011-04-28 Masayuki Terai Semiconductor memory device and operation method thereof

Also Published As

Publication number Publication date
KR101514814B1 (ko) 2015-04-23
US20140158967A1 (en) 2014-06-12
KR20140074823A (ko) 2014-06-18
JP2014116605A (ja) 2014-06-26
CN103872245B (zh) 2017-08-04
JP5756847B2 (ja) 2015-07-29
CN103872245A (zh) 2014-06-18
US9059391B2 (en) 2015-06-16
TW201424070A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI492434B (zh) 自整流電阻式隨機存取記憶體（ｒｒａｍ）之記憶胞結構及其３ｄ交錯陣列
TWI529987B (zh) 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列
JP6791845B2 (ja) スイッチ素子および記憶装置
JP5457961B2 (ja) 半導体記憶装置
JP6151650B2 (ja) 記憶装置
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
TW201737519A (zh) 記憶體裝置、其製造方法以及包含上述的電子設備
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
JPWO2018203459A1 (ja) 選択素子および記憶装置
TWI450392B (zh) 具有高功函數電極的金氧電阻基半導體記憶體裝置
JP2007081363A (ja) 相変化メモリ及びその動作方法
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
US20210036221A1 (en) Switching device and storage unit, and memory system
Chen et al. Resistance switching for RRAM applications
WO2016052097A1 (ja) スイッチ素子および記憶装置
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
CN104810048B (zh) 电阻式存储装置、电阻式存储装置的操作方法
TWI597824B (zh) 電阻式記憶裝置、電阻式記憶裝置之操作方法
CN105470277B (zh) 自整流电阻式随机存取存储器存储单元结构及3d交错阵列
US20140322884A1 (en) Nonvolatile resistive memory element with a silicon-based switching layer
KR20130142411A (ko) 저항성 메모리 소자