CN111799370B - 存储器装置及其制造方法 - Google Patents

存储器装置及其制造方法 Download PDF

Info

Publication number
CN111799370B
CN111799370B CN201910279365.5A CN201910279365A CN111799370B CN 111799370 B CN111799370 B CN 111799370B CN 201910279365 A CN201910279365 A CN 201910279365A CN 111799370 B CN111799370 B CN 111799370B
Authority
CN
China
Prior art keywords
layer
electrode
memory device
cap layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910279365.5A
Other languages
English (en)
Other versions
CN111799370A (zh
Inventor
吴伯伦
蔡世宁
许博砚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910279365.5A priority Critical patent/CN111799370B/zh
Publication of CN111799370A publication Critical patent/CN111799370A/zh
Application granted granted Critical
Publication of CN111799370B publication Critical patent/CN111799370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器装置及其制造方法,存储器装置包含第一电极、电阻转态层、盖层、保护层以及第二电极。电阻转态层设置于第一电极上方。盖层设置于电阻转态层上方,其中盖层的底表面小于电阻转态层的顶表面。保护层设置于电阻转态层上方且环绕盖层。第二电极的至少一部分设置于盖层上方且覆盖保护层。本发明可通过在存储器装置设置环绕盖层的保护层,以避免后续制造工艺损伤盖层,进而改善存储器装置的可靠度并增加制造工艺宽裕度。

Description

存储器装置及其制造方法
技术领域
本发明是关于半导体制造技术,特别是有关于存储器装置及其制造方法。
背景技术
随着半导体装置尺寸的微缩,制造半导体装置的难度也大幅提升,半导体装置的制造工艺期间可能产生不想要的缺陷,这些缺陷可能会造成装置的效能降低或损坏。因此,必须持续改善半导体装置,以提升良率并改善制造工艺宽裕度。
发明内容
本发明揭露一种存储器装置及其制造方法,其特别适用于非易失性存储器,例如可变电阻式存储器(RRAM)。
本发明提供一存储器装置,包含电阻转态层(resistive switching layer),设置于第一电极上方;盖层,设置于电阻转态层上方,其中盖层的底表面小于电阻转态层的顶表面;保护层,设置于电阻转态层上方且环绕盖层;以及第二电极,其至少一部分设置于盖层上方且覆盖保护层。
本发明提供一存储器装置的制造方法,包含形成一第一电极;在第一电极上方形成电阻转态层;在电阻转态层上方形成盖层,其中盖层的底表面小于电阻转态层的顶表面;在电阻转态层上方形成保护层,其中保护层环绕盖层;在盖层上方形成第二电极,其中第二电极覆盖保护层;在第二电极上方形成遮罩层;以及以遮罩层作为刻蚀遮罩进行刻蚀制造工艺,使得第一电极、电阻转态层、盖层、保护层、第二电极和遮罩层的侧壁共平面。
基于上述,本发明可通过在存储器装置设置环绕盖层的保护层,以避免后续制造工艺损伤盖层,进而改善存储器装置的可靠度并增加制造工艺宽裕度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。其中,为了简化说明,不同的实施例中可能使用重复参考数字及/或字母,然其并非用以限定不同实施例的间的关系。
附图说明
图1A~图1G是根据一些实施例绘示在制造存储器装置的各个阶段的剖面示意图。
图2A~图2C是根据一些实施例绘示在制造存储器装置的各个阶段的剖面示意图。
图3A~图3E是根据一些实施例绘示在制造存储器装置的各个阶段的剖面示意图。
附图标号:
100、200、300~存储器装置
102~层间介电层
104~第一接触插塞
114、120、220、320~阻挡层
116~第二电极
118~遮罩层
106~第一电极
108~电阻转态层
110~阻挡层
112~盖层
122~第二接触插塞
210~间隔物
210L~间隔层
310~开口
具体实施方式
图1A~图1G是根据一些实施例绘示在制造存储器装置100的各个阶段的剖面示意图。请参照图1A,存储器装置100包含层间介电层102。在一些实施例中,层间介电层102的材料包含氧化物、介电常数小于约3.9的低介电常数(low-k)介电材料或介电常数小于约2的极低介电常数(Extreme low-k,ELK)介电材料,例如氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼硅酸盐玻璃(borosilicate glass,BSG)、硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)、未掺杂的硅酸盐玻璃(undoped silicate glass,USG)、氟硅酸盐玻璃(fluorinated silicate glass,FSG)等类似材料或其组合。
然后,在层间介电层102中形成第一接触插塞104。在一些实施例中,可在层间介电层102上设置遮罩层(未绘示),并以其作为刻蚀遮罩进行刻蚀制造工艺,以在层间介电层102刻蚀出开口。接着,在开口中填入第一接触插塞104的材料,并进行一平坦化制造工艺,以形成第一接触插塞104。举例而言,遮罩层可以包含光刻胶,例如正型光刻胶或负型光刻胶。在一些实施例中,遮罩层可以包含硬遮罩,且可由氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述的组合形成。遮罩层可以是单层或多层结构。形成遮罩层的方法可以包含沉积制造工艺、光刻制造工艺等。上述刻蚀制造工艺可以包含干式刻蚀制造工艺、湿式刻蚀制造工艺或前述的组合。在开口中填入第一接触插塞104材料的方法例如可以包含物理气相沉积制造工艺、化学气相沉积制造工艺、原子层沉积制造工艺、蒸发或任何合适的沉积制造工艺。在一些实施例中,第一接触插塞104的材料可以包含铜、铝、钨或任何合适的导电材料。
然后,如图1A所示,在层间介电层102和第一接触插塞104上依序形成第一电极106、电阻转态层108、阻挡层110、及盖层112。形成第一电极106、电阻转态层108、阻挡层110及盖层112的方法可以包含物理气相沉积制造工艺、化学气相沉积制造工艺、原子层沉积制造工艺、蒸发或任何合适的沉积制造工艺。
在一些实施例中,第一电极106的材料包含金属或金属氮化物。举例来说,第一电极106的材料可以包含铂、氮化钛、金、钛、钽、氮化钽、钨、氮化钨、铜等类似材料或其组合,且第一电极106可以包含单层结构或多层结构。在一些实施例中,电阻转态层108的材料可以包含过渡金属氧化物,例如氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼、氧化铜等类似材料或其组合。在一些实施例中,阻挡层110的材料包含二氧化硅、氮氧化硅、氧化钇、氧化镧、氧化镨、氧化镝、氧化钽、氧化铝、氧化铪、氧化钛、氧化锆、氧化钆、氧化铈、氧化钪等类似材料或其组合。在一些实施例中,盖层112的材料可以包含金属或金属氮化物。举例来说,盖层112的材料可以包含铂、氮化钛、金、钛、钽、氮化钽、钨、氮化钨、铜等类似材料或其组合,且盖层112可以包含单层结构或多层结构。
特别说明的是,当对存储器装置100施加正向电压时,电阻转态层108中的氧离子迁移至其上方的电极,并在电阻转态层108中形成氧空缺导电丝,使电阻转态层108转换为低电阻状态。反之,对存储器装置100施加反向电压时,氧离子回到电阻转态层108中并与电阻转态层108中的氧空缺结合,导致氧空缺导电丝消失,使电阻转态层108转换为高电阻状态。存储器装置100通过上述方式转换电阻值以进行数据的储存或读取,达到存储功能。
接着,如图1B所示,将盖层112图案化,以移除盖层112的外围部分。在一些实施例中,可在盖层112上设置遮罩层(未绘示),接着使用上述遮罩层作为刻蚀遮罩进行刻蚀制造工艺,以形成具有预定尺寸的盖层112。遮罩层的材料和形成方式以及刻蚀制造工艺的范例与图1A使用的遮罩层类似,故不再赘述。
特别说明的是,在图案化制造工艺之后,盖层112的底表面小于电阻转态层108的顶表面。由于盖层112的宽度缩减,可以提升在其中形成导电丝的位置的稳定性,改善存储器装置100的数据保持(retention)特性。
然后,如图1C所示,在盖层112上顺应性地形成阻挡层114以覆盖盖层112的顶表面和侧壁。阻挡层114的材料和形成方式与阻挡层110类似,故不再赘述。
然后,如图1D所示,在盖层112上形成第二电极116,并在第二电极116上形成遮罩层118。第二电极116的材料和形成方式与第一电极106类似,故不再赘述。遮罩层的材料和形成方式以及刻蚀制造工艺的范例与图1A使用的遮罩层类似,故不再赘述。在形成第二电极116之后,阻挡层114位于盖层112和第二电极116之间且延伸至第二电极116下方。
特别说明的是,如图1D所示,第二电极116位于电阻转态层108上方,且第二电极116的一部分环绕盖层112,此部分可以作为保护层保护盖层112,使盖层112不会受到后续制造工艺的损伤。举例来说,电阻转态层108的材料较不易被刻蚀,因此通常需要使用强度较大的刻蚀制造工艺,若在露出盖层112的侧壁的情况下进行刻蚀制造工艺,此刻蚀制造工艺容易对盖层112造成损伤并且形成缺陷。因此,第二电极116包含延伸至盖层112的顶表面下方以环绕盖层112的第一部分以及设置于盖层112上方且覆盖第一部分的第二部分,第一部分使得盖层112与进行刻蚀制造工艺的位置隔开,以保护盖层112免于受到刻蚀制造工艺的影响。
接着,请参照图1E,进行光刻制造工艺,使遮罩层118图案化。然后,使用图案化的遮罩层118作为刻蚀遮罩进行刻蚀制造工艺,以使遮罩层118的侧壁、第二电极116的侧壁、阻挡层114及110的侧壁、电阻转态层108的侧壁、第一电极106的侧壁和层间介电层102的上部的侧壁共平面。刻蚀制造工艺可以包括干式刻蚀制造工艺或湿式刻蚀制造工艺。在一些实施例中,第二电极116环绕盖层112的部分作为保护层,使盖层112的侧壁不会被此刻蚀制造工艺损伤。
然后,如图1F所示,在遮罩层118的侧壁、第二电极116的侧壁、阻挡层114及110的侧壁、电阻转态层108的侧壁、第一电极106的侧壁和层间介电层102的侧壁上顺应性地形成阻挡层120。阻挡层120的材料和形成方法与阻挡层110类似,不再赘述。
然后,如图1G所示,刻蚀出穿过阻挡层120、遮罩层118和第二电极116的开口,接着在开口中形成第二接触插塞122。在一些实施例中,可以通过设置遮罩层(未绘示)覆盖阻挡层120并露出第二接触插塞122的预定位置,并以其作为刻蚀遮罩进行刻蚀制造工艺以形成开口,然后在上述开口中沉积第二接触插塞122的材料,以形成第二接触插塞122。遮罩层的材料和形成方式以及刻蚀制造工艺与图1A使用的遮罩层类似,故不再赘述。第二接触插塞122的材料和形成方式与第一接触插塞104类似,故不再赘述。在一些实施例中,如图1G所示,第二接触插塞122穿过阻挡层120和遮罩层118并且延伸进入第二电极116,使得第二接触插塞122的底表面位于第二电极116内,但本发明不限于此,第二接触插塞122也可以具有其他深度。
在本实施例中,本发明在盖层112的周围设置保护层,其中保护层包含第二电极116的一部分,其延伸至盖层112的顶表面之下并且环绕盖层112,此部分可用于隔开盖层112与刻蚀制造工艺进行的位置,使盖层112免于受到刻蚀制造工艺的影响,提升存储器装置100的可靠度。此外,第二电极116的一部分环绕盖层112可限缩导电丝的形成位置,进而改善存储器装置100的数据保持。
图2A~图2C是根据一些其他实施例绘示在制造存储器装置200的各个阶段的剖面示意图。图2A~图2C是接续图1C的制造工艺,图中以相同符号描述相似器件,如未特别说明,这些器件的材料和形成方法如前所述,故不再赘述。与前述实施例不同的是,本实施例设置间隔物作为保护层,提升对盖层112的保护。
如图2A所示,在阻挡层114上形成间隔物210的材料,并进行平坦化制造工艺,以移除间隔物的材料及阻挡层114覆盖盖层112的顶表面的部分,形成间隔物210。其中,盖层112的顶表面和间隔物210的顶表面共平面。在一些实施例中,间隔物210的材料可以包含介电材料,例如氧化硅、氮化硅、氮氧化硅、旋涂式玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂氟的硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、四乙氧基硅烷氧化物、低介电常数介电材料等类似或其组合。在一些实施例中,形成间隔物210的方法可包含化学气相沉积、原子层沉积、旋转涂布或任何合适的沉积制造工艺。如图2A所示,间隔物210环绕盖层112,且阻挡层114位于盖层112和间隔物210之间且延伸至间隔物210下方。
接着,请参照图2B,在间隔物210、阻挡层114和盖层112上形成阻挡层220,阻挡层220覆盖间隔物210的顶表面和盖层112的顶表面。然后,继续在阻挡层220上方依序形成第二电极116和遮罩层118。如图2B所示,第二电极116的至少一部分设置于盖层112上方且覆盖间隔物210。
接着,请参照图2C,进行光刻制造工艺,使遮罩层118图案化。然后,使用图案化的遮罩层118作为刻蚀遮罩进行刻蚀制造工艺,使遮罩层118的侧壁、第二电极116的侧壁、间隔物210远离盖层112的侧壁、阻挡层220、114、110的侧壁、电阻转态层108的侧壁、第一电极106的侧壁和层间介电层102的上部的侧壁共平面,并且在这些侧壁上顺应性地形成阻挡层120。
接着,请再参照图2C,刻蚀出穿过阻挡层120、遮罩层118和第二电极116的开口,并在开口中形成第二接触插塞122。此处,刻蚀出开口并于开口中形成第二接触插塞122的方法与图1G类似,在此不再赘述。
在本实施例中,本发明在盖层112的周围设置保护层,其中保护层包含间隔物210,其环绕盖层112以将盖层112与刻蚀制造工艺进行的位置隔开,使得盖层112免于受到刻蚀制造工艺的影响,提升存储器装置200的可靠度。此外,间隔物210环绕盖层112可限缩导电丝的形成位置,改善存储器装置200的数据保持。另外,相较于以第二电极116的一部分作为保护层,间隔物210可以选择更不易被刻蚀的材料,进一步提升存储器装置200的可靠度。
图3A~图3E是根据一些其他实施例绘示在制造存储器装置300的各个阶段的剖面示意图。图3A~图3E与图1A~图1C、图2A~图2C所示的实施例类似,差异在于系以不同制造工艺顺序形成作为保护层的间隔物210,图中以相同符号描述相似器件,如未特别说明,这些器件的材料和形成方法如前所述,故不再赘述。
在本实施例中,如图3A所示,在阻挡层110上形成间隔层210L。形成间隔层210L的方法可包含化学气相沉积、原子层沉积、旋转涂布或任何合适的沉积制造工艺。而间隔层210L的材料与前述实施例的间隔物210相同,在此不再赘述。
然后,如图3B所示,刻蚀出穿过间隔层210L的开口310。在形成开口310之后,间隔层210L形成间隔物210。开口310的位置对应后续形成盖层112的位置。在一些实施例中,可以通过设置遮罩层(未绘示)覆盖间隔层210L并露出开口310的预定位置,接着以其作为刻蚀遮罩进行刻蚀制造工艺以形成开口310。
接着,如图3C所示,在间隔层210上及开口310中顺应性地形成阻挡层320。然后,请参照图3D,在阻挡层320上形成盖层112,并进行一平坦化制造工艺,使间隔层210、阻挡层320及盖层112的顶面共平面。如图3D所示,本实施例的阻挡层320位于盖层112和保护层210之间,且阻挡层320延伸至盖层112下方。
然后,请参照图3E,在间隔物210、阻挡层320和盖层112上方依序形成阻挡层220、第二电极116和遮罩层118。然后,类似于图2C,进行光刻及刻蚀制造工艺,使遮罩层118的侧壁、第二电极116的侧壁、间隔物210远离盖层112的侧壁、阻挡层220及110的侧壁、电阻转态层108的侧壁、第一电极106的侧壁和层间介电层102的上部的侧壁共平面,并且顺应性地形成阻挡层120。
接着,请再参照图3E,刻蚀出穿过阻挡层120、遮罩层118和第二电极116的开口,并在开口中形成第二接触插塞122。此处,刻蚀出开口并于开口中形成第二接触插塞122的方法与图1G类似,在此不再赘述。
在本实施例中,本发明在盖层112的周围设置保护层,其中保护层包含间隔物210,其环绕盖层112以将盖层112与刻蚀制造工艺进行的位置隔开,使得盖层112免于受到刻蚀制造工艺的影响,提升存储器装置300的可靠度。相较于以第二电极116的一部分作为保护层,间隔物210可以选择更不易被刻蚀的材料,进一步提升存储器装置200的可靠度。
综上所述,本发明在存储器装置设置环绕盖层的保护层,保护层可用于盖层与刻蚀制造工艺进行的位置隔开,以避免后续制造工艺损伤盖层,进而提升存储器装置的可靠度及制造工艺宽裕度。此外,根据一些实施例,保护层环绕盖层可以限缩导电丝的形成位置,提升导电丝的位置的稳定性,进而改善存储器装置的数据保持。
在一些实施例中,保护层包含第二电极的一部分,相较于以间隔物作为保护层,需要的制造工艺较少。在另一些实施例中,保护层包含间隔物,相较于以第二电极的一部分作为保护层,间隔物可以选择更不易被刻蚀的材料,进一步降低盖层被刻蚀的可能性,提升存储器装置的可靠度。
虽然本发明实施例已以多个实施例描述如上,但这些实施例并非用于限定本发明实施例。本发明所属技术领域中技术人员可在未悖离本发明实施例的精神和范围下进行适当的改变、取代和替换。因此,本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种存储器装置,其特征在于,包括:
一电阻转态层,设置于一第一电极上方;
一盖层,设置于所述电阻转态层上方,其中所述盖层的底表面小于所述电阻转态层的顶表面;
一保护层,设置于所述电阻转态层上方且环绕所述盖层;以及
一第二电极,其至少一部分设置于所述盖层上方且覆盖所述保护层,其中所述第二电极的顶表面大于所述盖层的顶表面。
2.如权利要求1所述的存储器装置,其特征在于,所述保护层的材料与所述第二电极的材料相同。
3.如权利要求1所述的存储器装置,其特征在于,所述保护层包括一间隔物,且所述间隔物包括介电材料。
4.如权利要求1所述的存储器装置,其特征在于,所述保护层远离所述盖层的一侧壁与所述第二电极的一侧壁以及所述第一电极的一侧壁共平面。
5.如权利要求4所述的存储器装置,其特征在于,所述保护层的所述侧壁与所述电阻转态层的一侧壁共平面。
6.如权利要求4所述的存储器装置,其特征在于,还包括一遮罩层设置于所述第二电极上方,其中所述遮罩层的一侧壁与所述保护层的所述侧壁共平面。
7.如权利要求1所述的存储器装置,其特征在于,还包括一阻挡层设置于所述盖层和所述保护层之间。
8.如权利要求7所述的存储器装置,其特征在于,所述阻挡层延伸至所述盖层下方。
9.如权利要求7所述的存储器装置,其特征在于,所述阻挡层延伸至所述保护层下方。
10.如权利要求9所述的存储器装置,其特征在于,所述阻挡层覆盖所述盖层的所述顶表面。
11.如权利要求1所述的存储器装置,其特征在于,所述盖层包括金属、金属氮化物或前述的组合。
12.一种存储器装置的制造方法,其特征在于,包括:
形成一第一电极;
在所述第一电极上方形成一电阻转态层;
在所述电阻转态层上方形成一盖层,其中所述盖层的底表面小于所述电阻转态层的顶表面;
在所述电阻转态层上方形成一保护层,其中所述保护层环绕所述盖层;
在所述盖层上方形成一第二电极,其中所述第二电极覆盖所述保护层,且所述第二电极的顶表面大于所述盖层的顶表面;
在所述第二电极上方形成一遮罩层;以及
以所述遮罩层作为刻蚀遮罩进行刻蚀制造工艺,使得所述第一电极、所述电阻转态层、所述保护层、所述第二电极和所述遮罩层的侧壁共平面。
13.如权利要求12所述的存储器装置的制造方法,其特征在于,所述保护层包括所述第二电极的一部分,且所述第二电极的所述部分的形成包括:
在形成所述盖层之后,移除所述盖层的一外围部分;以及
在所述盖层上方形成所述第二电极,且所述第二电极的所述部分延伸至所述盖层的所述顶表面下方以环绕所述盖层。
14.如权利要求13所述的存储器装置的制造方法,其特征在于,还包括:
在移除所述盖层的所述外围部分之后,在所述盖层和所述电阻转态层上顺应性地形成一阻挡层;以及
在形成所述第二电极之后,所述阻挡层位于所述盖层和所述第二电极之间。
15.如权利要求12所述的存储器装置的制造方法,其特征在于,所述保护层包括一间隔物,其中所述间隔物包括介电材料,且所述间隔物的形成包括:
在形成盖层之后,移除所述盖层的一外围部分;
在所述电阻转态层上方形成所述间隔物,且所述间隔物环绕所述盖层;以及
进行一平坦化制造工艺,使得所述盖层的所述顶表面与所述间隔物的顶表面共平面。
16.如权利要求15所述的存储器装置的制造方法,其特征在于,还包括:
在移除所述盖层的所述外围部分之后,在所述盖层和所述电阻转态层上顺应性地形成一阻挡层;以及
在形成所述间隔物之后,所述阻挡层位于所述盖层和所述间隔物之间。
17.如权利要求12所述的存储器装置的制造方法,其特征在于,所述保护层包括一间隔物,其中所述间隔物包括介电材料,且所述间隔物的形成包括:
在所述电阻转态层上方形成所述间隔物;
移除所述间隔物的一部分以形成一开口;
在所述开口内形成所述盖层;以及
进行一平坦化制造工艺,使得所述盖层的顶表面与所述间隔物的顶表面共平面。
18.如权利要求17所述的存储器装置的制造方法,其特征在于,还包括:
在形成所述开口之后,在所述开口内和所述间隔物上顺应性地形成一阻挡层;以及
在所述开口的剩余部分内形成所述盖层,且所述阻挡层位于所述盖层和所述间隔物之间。
19.如权利要求12所述的存储器装置的制造方法,其特征在于,所述盖层包括金属、金属氮化物或前述的组合。
20.如权利要求12所述的存储器装置的制造方法,其特征在于,还包括在所述第一电极、所述电阻转态层、所述保护层、所述第二电极和所述遮罩层的所述侧壁上形成一阻挡层。
CN201910279365.5A 2019-04-09 2019-04-09 存储器装置及其制造方法 Active CN111799370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910279365.5A CN111799370B (zh) 2019-04-09 2019-04-09 存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910279365.5A CN111799370B (zh) 2019-04-09 2019-04-09 存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111799370A CN111799370A (zh) 2020-10-20
CN111799370B true CN111799370B (zh) 2023-10-27

Family

ID=72805076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910279365.5A Active CN111799370B (zh) 2019-04-09 2019-04-09 存储器装置及其制造方法

Country Status (1)

Country Link
CN (1) CN111799370B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN106158899A (zh) * 2014-08-28 2016-11-23 台湾积体电路制造股份有限公司 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
US9653682B1 (en) * 2016-02-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory structure
US9954166B1 (en) * 2016-11-28 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory device with a composite top electrode
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8963114B2 (en) * 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
CN106158899A (zh) * 2014-08-28 2016-11-23 台湾积体电路制造股份有限公司 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
US9653682B1 (en) * 2016-02-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory structure
US9954166B1 (en) * 2016-11-28 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory device with a composite top electrode
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN111799370A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US11944021B2 (en) Metal landing on top electrode of RRAM
US10862029B2 (en) Top electrode for device structures in interconnect
CN109119532B (zh) 电阻式随机存取存储器装置
KR101625762B1 (ko) 바닥 전극을 갖는 rram 셀
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
KR101626225B1 (ko) Rram을 위한 보호 측벽 기술
CN111092152B (zh) 存储单元和用于制造存储单元的方法
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
US11018299B2 (en) Memory cell having resistance variable film and method of making the same
CN110875353B (zh) 存储器装置及其形成方法
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US11296147B2 (en) Method for manufacturing memory device having spacer
US9299927B2 (en) Memory cell having resistance variable film and method of making the same
KR102649182B1 (ko) 메모리 디바이스 및 이를 제조하는 방법
CN115666136A (zh) 存储单元的制造方法
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
CN111799370B (zh) 存储器装置及其制造方法
CN110890461B (zh) 嵌入式磁阻式随机存取存储器的制造方法
US20220085288A1 (en) Rram bottom electrode
US11011702B2 (en) Memory devices and methods for forming the same
TW202034548A (zh) 記憶體裝置及其製造方法
CN112259682A (zh) 存储器装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant