CN109119532B - 电阻式随机存取存储器装置 - Google Patents

电阻式随机存取存储器装置 Download PDF

Info

Publication number
CN109119532B
CN109119532B CN201711246858.6A CN201711246858A CN109119532B CN 109119532 B CN109119532 B CN 109119532B CN 201711246858 A CN201711246858 A CN 201711246858A CN 109119532 B CN109119532 B CN 109119532B
Authority
CN
China
Prior art keywords
layer
metal
sub
metals
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711246858.6A
Other languages
English (en)
Other versions
CN109119532A (zh
Inventor
金海光
林杏莲
蔡正原
朱文定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109119532A publication Critical patent/CN109119532A/zh
Application granted granted Critical
Publication of CN109119532B publication Critical patent/CN109119532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例涉及电阻式随机存取存储器装置。在一些实施例中，电阻式随机存取存储器装置包含下电极设置于导电下部内连线层上，上电极位于下电极之上，以及多层数据存储结构介于下电极与上电极之间。多层数据存储结构具有第一和第二子层。第一子层具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧。非零第二浓度小于第一浓度，并且使得形成于第二子层内的导电细丝宽于形成于第一子层内的导电细丝。

Description

电阻式随机存取存储器装置
技术领域
本公开实施例涉及电阻式随机存取存储器装置的制造技术，且具体涉及具有多层数据存储结构的电阻式随机存取存储器装置及其形成方法。
背景技术
许多现代的电子装置含有配置来存储数据的电子存储器。电子存储器可以是挥发性存储器或非挥发性存储器。挥发性存储器在供电时存储数据，而非挥发性记忆能在移除供电时存储数据。针对下一代非挥发性存储器技术，电阻式随机存取存储器(resistiverandom access memory，RRAM)是很有希望的候选者，因为电阻式随机存取存储器的结构简单并且相容于互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)逻辑制造工艺。
发明内容
本公开的一些实施例提供电阻式随机存取存储器装置。此电阻式随机存取存储器装置包含下电极在导电下部内连线结构上，上电极在下电极上，以及多层数据存储结构介于下电极和上电极之间。多层数据存储结构包含第一子层和第二子层。第一子层具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度和氧。第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度和氧，其中非零第二浓度小于第一浓度。
本公开的一些实施例提供电阻式随机存取存储器装置。此电阻式随机存取存储器装置包含下电极位于被下部层间介电层包围的下部内连线层上，上电极位于下电极上，多层数据存储结构介于下电极和上电极之间，且多层数据存储结构包含多个子层，这些子层各自具有来自于第一组金属的金属，来自于第二组金属的金属，第二组金属的金属不同于第一组金属中的那些金属，以及氧。此电阻式随机存取存储器装置还包含盖层介于上电极和下电极之间，并且其中这些子层具有来自于第二组金属的金属的浓度随着与盖层的距离减少而减少
本公开的一些实施例提供电阻式随机存取存储器装置的形成方法。此方法包含在下部内连线层上形成一或多个下电极膜，在一或多个下电极膜上方形成具有可变电阻的多层数据存储元件，其中多层数据存储元件包含多个子层，这些子层各自具有来自于第一组金属的金属、来自于第二组金属的金属以及氧，且其中这些子层具有来自于第二组金属的金属的浓度随着与一或多个下电极膜的距离改变而改变。此方法还包含在多层数据存储元件上形成上电极膜，以及将上电极膜图案化以形成上电极，将多层数据存储元件图案化以形成多层数据存储结构，以及将一或多个下电极膜图案化以形成下电极。
附图说明
通过以下的详述配合所附附图，可以更加理解本公开实施例的观点。值得注意的是，根据业界标准惯例，各个不同部件(feature)未必按照比例绘制。事实上，为了讨论的明确易懂，各个不同部件的尺寸可随意增加或减少。
图1说明具有多层数据存储结构的电阻式随机存取存储器(RRAM)装置的一些实施例的剖面示意图，多层数据存储结构配置为提供耐久性和数据保留的良好平衡。
图2说明一些实施例的曲线图，其显示电阻式随机存取存储器(RRAM)装置的多层数据存储结构内的金属和氧浓度为位置的函数。
图3A至图3B说明包括电阻式随机存取存储器(RRAM)装置的集成芯片的一些其他的实施例，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
图4说明包括电阻式随机存取存储器(RRAM)装置的集成芯片的一些其他的实施例的剖面示意图，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
图5说明包括电阻式随机存取存储器(RRAM)装置的集成芯片的一些其他的实施例的剖面示意图，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
图6说明包括电阻式随机存取存储器(RRAM)装置的集成芯片的一些实施例的剖面示意图，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
图7至图17说明一些实施例的剖面示意图，其显示形成包括电阻式随机存取存储器(RRAM)装置的集成芯片的方法，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
图18说明形成包括电阻式随机存取存储器(RRAM)装置的集成芯片的方法的一些实施例的流程图，此电阻式随机存取存储器(RRAM)具有多层数据存储结构。
附图标记说明：
100、300、400、500、600～集成芯片；
101、301、401、620～电阻式随机存取存储器装置；
102～基底；
104～层间介电结构；
106、402～下部内连线层；
108、408～下电极；
110、302、414、502～多层数据存储结构；
112、304、416、504、1002～第一子层；
114、306、418、506、1004～第二子层；
116、420～上电极；
118～上部内连线层；
200、310～曲线图；
202、312～第一金属的浓度；
204、314～第二金属的浓度；
206、316～氧浓度；
208～第一区；
210、318～第二区；
210a、318a～第一子区；
210b、318b～第二子区；
212～第三区；
308～第三子层；
318c～第三子区；
404～下部层间介电层；
406、702～下部介电层；
410～第一下电极层；
412～第二下电极层；
421～阻挡层；
422～侧壁间隔物；
424～掩模层；
426～上部介电层；
428～上部层间介电层；
429～上部内连线结构；
430～上部金属通孔；
432～上部金属线；
508～盖层；
602～半导体基底；
603～晶体管；
604～阱区；
605～沟道区；
606s～源极区；
606d～漏极区；
608～栅极结构；
610～栅极介电层；
612～栅极电极；
614～隔离区；
616a～接触件；
616b～金属线层；
616c～金属通孔层；
618～第一层间介电结构；
700、800、900、1000、1100、1200、1300、1400、1500、1600、1700～剖面示意图；
802～第一掩模层；
804～第一蚀刻剂；
806～开口；
901～下电极结构；
902～第一下电极膜；
904～第二下电极膜；
1001～多层数据存储元件；
1102～盖膜；
1202～上电极膜；
1302～第二蚀刻剂；
1502～第三蚀刻剂；
1800～方法；
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822、1824、1826、1828～动作；
C1、C2～峰值；
d～距离；
SL～源极线；
t、t1、t2、tn～厚度；
WL～字线。
具体实施方式
以下内容提供许多不同的实施例或范例，用于实施本公开实施例的不同部件。以下描述了组件和配置的具体范例，以简化本公开实施例。当然，这些仅仅是范例，并非意图限制本公开实施例。举例而言，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开实施例可能在许多范例中重复参照的标号和/或字母。这些重复的目的是为了简化和清楚，其本身并非用于表示各种实施例和/或所讨论的配置之间的关系。
再者，在以下叙述中可使用空间上相关措辞，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语，以便描述一元件或部件与其他元件或其他部件之间如图所示的关系。此空间相关措辞除了包含附图所描绘的方位，还包含装置在使用或操作中的不同方位。装置可以朝其他方位定位(旋转90度或在其他方位)，且在此使用的空间相关描述可依此相应地解读。
电阻式随机存取存储器(resistive random access memory，RRAM)装置配置成通过在对应于不同数据状态的不同电阻值之间切换来存储数据。为了实现这样的“电阻切换”(resistive swithcing)，电阻式随机存取存储器(RRAM)装置具有下电极，其与上电极被具有可变电阻的数据存储层隔开。电阻切换允许电阻式随机存取存储器(RRAM)装置在高电阻状态与低电阻状态之间改变数据存储层的电阻值，其中高电阻状态对应于第一数据状态(例如，“0”)，且低电阻状态对应于第二数据状态(例如，“1”)。
数据存储层通常包括高介电常数(high-k)的介电材料，此介电材料能回应施加的偏压而改变其内电阻。目前有各种高介电常数的介电材料用于电阻式随机存取存储器(RRAM)装置。不同的高介电常数的介电材料提供具有不同特性的电阻式随机存取存储器(RRAM)装置。举例而言，一些高介电常数的介电材料可提供良好的耐久性，而其他高介电常数的介电材料可提供良好的数据保留。然而，可理解的是，大部分高介电常数的介电材料无法同时提供良好的耐久性和良好的数据保留。
本公开实施例涉及具有多层介电质数据存储结构的电阻式随机存取存储器(RRAM)装置以及其形成方法，此多层介电质数据存储结构配置为提供良好的耐久性和数据保留。在一些实施例中，电阻式随机存取存储器(RRAM)装置包括下电极设置于被下部层间介电层(inter-level dielectric layer)围绕的下部内连线层上。上电极设置于下电极上，且多层数据存储结构介于下电极与上电极之间。多层数据存储结构具有第一和第二子层。第一子层具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层具有来于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧。非零第二浓度小于第一浓度，并且使得在第二子层内形成的导电细丝(conductive filament)宽于在第一子层内形成的导电细丝。在不同子层内的导电细丝的宽度使多层数据存储结构能够对电阻式随机存取存储器(RRAM)装置提供耐久性和数据保留的良好平衡。
图1说明包含电阻式随机存取存储器(RRAM)装置的集成芯片100的一些实施例的剖面示意图，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构，其配置为提供耐久性和数据保留的良好平衡。
集成芯片100包含电阻式随机存取存储器装置101，其被层间介电(inter-leveldielectric，ILD)结构104围绕且排列于基底102之上。电阻式随机存取存储器装置101包括下电极108、多层数据存储结构110和上电极116。下电极108与基底102被一或多个下部内连线层106(例如金属通孔(via)和/或金属线)分开。多层数据存储结构110排列于下电极108上。上电极116设置于多层数据存储结构110与上部内连线层118(例如金属通孔和/或金属线)之间。
多层数据存储结构110配置为通过在高电阻状态与低电阻状态之间经历可逆的变化来存储数据状态，高电阻状态与第一数据状态(例如，“0”)相关联，低电阻状态与第二数据状态(例如，“1”)相关联。举例而言，为了在多层数据存储结构110内达到低电阻状态，可对下电极108和上电极116施加第一组偏压条件。第一组偏压条件可驱使氧从多层数据存储结构110到上电极116，借此形成跨越多层数据存储结构110的氧空缺的导电细丝。或者，为了在多层数据存储结构110内达到高电阻状态，可对下电极108和上电极116施加第二组偏压条件。第二组偏压条件可通过驱使氧从上电极116到多层数据存储结构110来破坏导电细丝。
多层数据存储结构110包括多个子层112至114，其各自具有来自于第一组金属(A)的金属、来自于第二组金属(B)的金属以及氧，第二组金属(B)与第一组金属(A)不同。在一些实施例中，在第一组金属(A)内的金属不在第二组金属(B)内，反之亦然。这些子层112至114具有来自于第二组金属的金属浓度，其随着与下电极108的距离改变而改变(也就是，这些子层112至114各自包括具有不同浓度的B的ABO，B的浓度随着与下电极108的距离改变而改变)。在一些实施例中，子层内的来自于第二组金属的金属浓度可与子层内的氧空缺的密度成比例关系(例如，第一子层112具有来自于第二组金属的金属的第一浓度，第二子层114具有来自于第二组金属的金属的第二浓度，其中第一子层112具有较高的氧空缺密度，且第二浓度低于第一浓度)。
在一些实施例中，这些子层112至114具有来自于第二组金属的金属浓度，这些金属浓度随着与下电极108的距离增加而减少。举例而言，多层数据存储结构110可包括第一子层112和在第一子层112上的第二子层114。第一子层112具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层114具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧，其中非零第二浓度低于第一浓度。在一些实施例中，第一金属可包括与第三金属相同的元素，并且第二金属可包括与第四金属相同的元素。在其他实施例中，第一金属可包括与第三金属不同的元素，并且第二金属可包括与第四金属不同的元素。
因为非零第二浓度小于第一浓度，所以在第一子层112内可形成相对窄的导电细丝(例如，由高的空缺密度产生)，并且在第二子层114内可形成较宽的导电细丝。在第一子层112内的相对窄的导电细丝提供良好的数据保留，但其耐久性相对较差，而在第二子层114内的较宽的导电细丝提供良好的耐久性，但其数据保留相对较差。因此，通过使用具有来自于第二组金属的不同金属浓度的多个子层，多层数据存储结构110可以对电阻式随机存取存储器装置101提供耐久性和数据保留的良好平衡。
图2说明曲线图200，其显示电阻式随机存取存储器装置的多层数据存储结构内的金属和氧浓度为位置的函数的一些实施例。沿着曲线图200的x轴说明电阻式随机存取存储器装置内的位置；沿着曲线图200的y轴说明来自于第一组金属的第一金属的浓度202、来自于第二组金属的第二金属的浓度204以及氧浓度206。
如曲线图200所示，在第二区210内的第一金属的浓度202和第二金属的浓度204大于在第一区208内或在第三区212内的第一金属的浓度202和第二金属的浓度204，其中第二区210对应于多层数据存储结构(例如，图1的多层数据存储结构110)，第一区208对应于下电极(例如，图1的下电极108)，且第三区212对应于上电极(例如，图1的上电极116)。在第二区210内，第一子区210a内的第二金属的浓度204具有峰值C2大于第二子区210b内的第二金属的浓度204的峰值C1，其中第一子区210a对应于第一子层(例如，图1的第一子层112)，且第二子区210b对应于第二子层(例如，图1的第二子层114)。在一些实施例中，第二子区210b内的第一金属的浓度202可大于第一子区210a内的第一金属的浓度202。
在一些实施例中，第一子区210a内的第二金属的浓度204可在约50％至约100％之间的第一范围内。在一些其他的实施例中，在第一子区210a内的第二金属的浓度204可在约50％至约80％之间的第一范围内。在一些实施例中，第二子区210b内的第二金属的浓度204可在约30％至约60％之间的第二范围内。在一些其他的实施例中，第二子区210b内的第二金属的浓度204可在约50％至约60％之间的第二范围内。
图3A至图3B说明包括电阻式随机存取存储器(RRAM)装置的集成芯片芯片300的一些其他的实施例，此电阻式随机存取存储器(RRAM)装置具有多层数据存储结构。
集成芯片300包括具有多层数据存储结构302的电阻式随机存取存储器装置301，此多层数据存储结构302包括排列于下电极108和上电极116之间的多个子层304至308。多层数据存储结构302包括第一子层304、排列于第一子层304上的第二子层306以及排列于第二子层306上的第三子层308。第一子层304、第二子层306和第三子层308各自地包括来自于第一组金属的金属、来自于第二组金属的金属以及氧。第一子层304具有来自于第二组金属的金属的第一浓度，第二子层306具有来自于第二组金属的金属的第二浓度，第二浓度低于第一浓度，并且第三子层308具有来自于第二组金属的金属的第三浓度，第三浓度低于第二浓度。
在一些实施例中，第一子层304内的来自于第一组金属的金属与第二子层306内和第三子层308内的来自于第一组金属的金属为相同元素。相似地，第一子层304内的来自于第二组金属的金属可与第二子层306内和第三子层308内的来自于第二组金属的金属为相同元素。或者，第一子层304内的来自于第一组金属的金属可与第二子层306内和/或第三子层308内的来自于第一组金属的金属为不同元素。相似地，第一子层304内的来自于第二组金属的金属可与第二子层306内和/或第三子层308内的来自于第二组金属的金属为不同元素。
在一些实施例中，一或多个附加的子层(未显示)可以排列于第二子层306和第三子层308之间，此一或多个附加的子层具有来自于第二组金属的金属浓度，其介于第二浓度和第三浓度之间，并且随着与第二子层306的距离增加而减少。
在一些实施例中，多层数据存储结构302的厚度t可在约20埃(angstrom)至约100埃之间的范围内。在一些实施例中，这些子层304至308的厚度(t1…tn)可在约5埃至约50埃之间的范围内。
图3B说明一些实施例的曲线图310，其显示在电阻式随机存取存储器装置301内的金属和氧的浓度为位置的函数。沿着曲线图310的x轴说明在电阻式随机存取存储器装置301内的位置；沿着曲线图310的y轴说明来自于第一组金属的第一金属的浓度312、来自于第二组金属的第二金属的浓度314以及氧浓度316。
如曲线图310所示，在对应于多层数据存储结构302的第二区318内，第一子区318a内的第二金属的浓度314大于第二子区318b内的第二金属的浓度314，并且第二子区318b内的第二金属的浓度314大于第三子区318c内的第二金属的浓度314。
图4说明包括电阻式随机存取存储器装置的集成芯片400的一些其他实施例的剖面示意图，此电阻式随机存取存储器装置具有多层数据存储结构。
集成芯片400包括排列于下部内连线层402上的电阻式随机存取存储器装置401。下部内连线层402被下部层间介电层(ILD)404围绕。在一些实施例中，下部内连线层402可包括设置于电阻式随机存取存储器装置401与基底102之间的多个内连线层(例如，金属线、通孔等)中的一个。下部内连线层402可包括导电金属，例如铜、铝和/或钨。下部介电层406位于下部内连线层402之上。
电阻式随机存取存储器装置401包括下电极408、具有可变电阻的多层数据存储结构414以及上电极420。下电极408自下部介电层406上方延伸至下部内连线层402。在一些实施例中，下电极408可包括第一下电极层410和排列于第一下电极层410上的第二下电极层412。在一些实施例中，下电极408和上电极420可包括金属，例如钽(Ta)和/或钛(Ti)和/或氮化钛(TiN)和/或氮化钽(TaN)。在一些实施例中，第一下电极层410可包括扩散阻挡层(例如氮化钽)，并且第二下电极层412可包括金属(例如，钛、氮化钛)。
多层数据存储结构414位于下电极408上。在一些实施例中，多层数据存储结构414可直接接触下电极408。多层数据存储结构414包括多个子层416至418。这些子层416至418各自地具有来自于第一组金属的金属、来自于第二组金属的金属以及氧。在一些实施例中，第一组金属可包括钛(titanium)、铪(hafnium)和锆(zirconium)，并且第二组金属可包括铝(aluminum)、钽(tantalum)、钒(vanadium)、钇(yttrium)和镧(lanthanum)。在一些这样的实施例中，举例而言，第一子层416可包括氧化钛铝、氧化铪钽或氧化锆镧，并且第二子层418可包括氧化钛铝、氧化铪钽或氧化锆镧。
这些子层416至418具有来自于第二组金属的一或多个金属的浓度，其随着与下电极408的距离改变(例如，增加)而改变(例如，减少)。举例而言，在一些实施例中，这些子层416至418包括第一子层416和第二子层418，其中第一子层416具有来自于第二组金属的金属的第一浓度，第二子层418具有来自于第二组金属的金属的第二浓度。第一浓度配置为使得相对窄的导电细丝形成于第一子层416内(例如，因为在第一子层416内的高空缺密度)，这提供电阻式随机存取存储器装置401具有良好的数据保留(例如良好的切换容许度(switching window)，较少的拖尾(tailing))，并且第二浓度配置为使得较宽的导电细丝形成于第二子层418内，这提供电阻式随机存取存储器装置401具有良好的耐久性(例如，在循环过程中较少的失效位元(bits))。
在一些实施例中，这些子层416至418的各自的一个子层内的来自于第二组金属的金属浓度可大致上为恒定的。在这样的实施例中，这些子层416至418内的来自于第二组金属的金属浓度可随着与下电极408的距离增加而阶梯式(step-wise manner)渐少。在其他实施例中，这些子层416至418的各自的一个子层内的来自于第二组金属的金属浓度可具有梯度的(gradient)浓度。在一些实施例中，这些子层416至418内的来自于第二组金属的金属的梯度浓度可采用阶梯式(step-wise manner)分开。在其他实施例中，这些子层416至418内的来自于第二组金属的金属的梯度浓度可通过分段连续函数(piecewisecontinuous function)定义。
在一些实施例中，多个子层416至418可以是相同材料。举例而言，多个子层416至418可包括具有不同铝浓度的多个氧化钛铝层。在其他实施例中，多个子层416至418可包括不同材料。举例而言，多个子层416至418可包括氧化钛铝的第一子层416以及氧化铪钽的第二子层418。在这样的实施例中，在多个子层416至418内的来自于第二组金属(例如铝和钽)的金属浓度在垂直于下电极408的上表面的方向上减少。
在一些实施例中，可在上电极420上设置掩模层424。在一些实施例中，掩模层424可包括氮氧化硅(SiON)硬掩模层、二氧化硅(SiO2)硬掩模层或等离子体增强氮化硅(plasma enhanced SiN，PE-SiN)硬掩模。在一些实施例中，在上电极420和掩模层424的两侧设置侧壁间隔物422。在掩模层424上方于围绕上部内连线结构429接触上电极420的位置设置上部层间介电层428。上部内连线结构429包括上部金属通孔430，其穿过掩模层424自上电极420延伸至上部金属线432。
在一些实施例中，在电阻式随机存取存储器装置401上设置上部介电层426。上部介电层426自邻接掩模层424的顶面的第一位置持续地延伸至邻接下部介电层406的顶面的第二位置。上部介电层426将电阻式随机存取存储器装置401与上部层间介电层428隔开。在一些实施例中，上部介电层426可包括例如氮化硅或氧化硅。
图5说明包括电阻式随机存取存储器装置的集成芯片500的一些其他实施例的剖面示意图，此电阻式随机存取存储器装置具有多层数据存储结构。
集成芯片500包括具有盖层508的电阻式随机存取存储器装501，盖层508安排于多层数据存储结构502与上电极420之间。盖层508配置为存储氧，这可促进在多层数据存储结构502内的电阻变化。在一些实施例中，盖层508可包括金属或氧浓度相对低的金属氧化物。举例而言，在一些实施例中，盖层508可包括金属，例如钛(Ti)、钽(Ta)、锆(Zr)、铪(hf)、铂(Pt)和/或铝(Al)。在其他实施例中，盖层508可包括金属氧化物，例如氧化钛(TiO)、氧化钽(TaO)、氧化铝(AlO)、氧化铪(HfO)、氧化锆(ZrO)、氧化锗(GeO)、氧化铯(CeO)。
多层数据存储结构502具有多个子层504至506，这些子层504至506具有来自于第二组金属的一或多种金属的浓度，金属浓度随着与盖层508的距离渐少而减少。举例而言，因为盖层508安排于多层数据存储结构502上方，所以第一子层504具有来自于第二组金属的金属的第一浓度，其大于第二子层506内的来自于第二组金属的金属的第二浓度。在一些实施例中，盖层508直接接触多个子层504至506中的具有来自于第二组金属的最高金属浓度的一层。
在另一些实施例中，盖层508可安排于下电极408与多层数据存储结构502之间。在这样的实施例中，因为盖层508安排于多层数据存储结构502下方，并且因为这些子层的第一金属的浓度随着与盖层的距离减少而减少，所以第一子层502具有来自于第二组金属的金属的第一浓度，其小于在第二子层504内的来自于第二组金属的金属的第二浓度。
在一些实施例中，在多层数据存储结构502内的多个子层504至506可具有彼此横向偏移的最外侧壁。举例而言，在一些实施例中，多个子层504至506中最上一层可具有最外侧壁，其自多层数据存储结构502的最外侧壁横向退后设置距离d。
图6说明包括电阻式随机存取存储器装置的集成芯片600的一些实施例的剖面示意图，此电阻式随机存取存储器装置具有多层数据存储结构。
集成芯片600包括设置于半导体基底602内的阱区604。在阱区604内安排晶体管603。晶体管603包括源极区606s，源极区606s与漏极区606d被沟道区605隔开。在沟道区605上安排栅极结构608。栅极结构608包括栅极电极612，栅极电极612与沟道区605被栅极介电层610隔开。在一些实施例中，可在半导体基底602内的隔离区614(例如，浅沟槽隔离区)之间安排晶体管603。
在半导体基底602上安排第一层间介电结构618。在一些实施例中，第一层间介电结构618可包括一或多层的氧化物、低介电常数(low-k)介电质或极低介电常数(ultralow-k)介电质。多个内连线层包含接触件616a、金属线层616b以及金属通孔层616c被第一层间介电结构618围绕。在一些实施例中，多个接触件616a、金属线层616b以及金属通孔层616c可包括铜、钨和/或铝。金属线层616b包括源极线SL，源极线SL包括电性耦接至源极区606s的第一内连接线路。在一些实施例中，可在第二金属线层中安排源极线SL，源极线SL通过接触件616a、第一金属线层和第一金属通孔层连接至源极区606s。金属线层616b还包括字线(word line)WL，字线WL包括电性耦接至栅极电极612的第二内连接线路。在一些实施例中，可在第一金属线层b中安排字线WL，字线WL通过接触件的方式连接至栅极电极612。
在第一层间介电结构618上方安排电阻式随机存取存储器装置620。电阻式随机存取存储器装置620包括下电极408，下电极408与第一层间介电结构618被下部介电层406垂直地隔开。下电极408通过多个内连线层直接连接至漏极区606d。电阻式随机存取存储器装置620还包括位于下电极408上方的多层数据存储结构414，以及设置于多层数据存储结构414上方的上电极420。多层数据存储结构414包括多个子层，这些子层各自地具有来自于第一组金属的金属、来自于第二组金属的金属以及氧。在一些实施例中，这些子层具有来自于第二组金属的一或多个金属浓度，其随着与下电极408的距离增加而渐少。
在一些实施例中，可在上电极420的上表面内设置凹陷，凹陷位于下部介电层406内的开口正上方的位置。可采用阻挡层421(例如，抗反射层)填充凹陷。在一些这样的实施例中，上部金属通孔430在从凹陷横向偏移的位置接触上电极420的上表面。
图7至图17说明一些实施例的剖面示意图700至1700，其显示包含电阻式随机存取存储器装置的集成芯片的形成方法，此电阻式随机存取存储器装置具有多层数据存储结构，其配置为提供耐久性和数据保留的良好平衡。尽管图7至图17是关于方法的描述，可理解的是，图7至图17中所公开的结构并不受限于这样的方法，而是可以视为独立于此方法之外的结构。
如图7的剖面示意图700所示，在基底102上的下部层间介电层404内形成下部内连线层402。基底102可以是任何种类的半导体本体(例如，硅、SiGe、绝缘体上的硅(silicon-on-insulator，SOI)等)，例如半导体晶片和/或晶片上的一或多个裸晶(die)，以及与其相关联的任何其他种类的半导体和/或外延层。在一些实施例中，可通过选择性蚀刻下部层间介电层404(例如氧化物、低介电常数介电质或极低介电常数介电质)在下部层间介电层404内定义出开口。接着，沉积金属(例如铜、铝等)来填充开口，并且实施平坦化工艺(例如化学机械研磨工艺(chemical mechanical planarization process))移除多余的金属，以形成下部内连线层402。
在下部内连线层402和下部层间介电层404上形成下部介电层702。在一些实施例中，下部介电层702可包括氮化硅(SiN)、碳化硅(SiC)或相似的复合介电膜。在一些实施例中，可经由沉积技术(例如，物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)、等离子体增强化学气相沉积(plasma-enhancedCVD，PE-CVD)、原子层沉积(atomic layer deposition，ALD)、溅镀(sputtering))形成下部介电层702至其厚度在约200埃至约300埃之间的范围内。
如图8的剖面示意图800所示，在下部介电层702(图7)上形成第一掩模层802。接着，在未被第一掩模层802覆盖的区域中将下部介电层702(图7)选择性地暴露于第一蚀刻剂804(例如，干式蚀刻剂)。第一蚀刻剂804在下部介电层406中定义出开口806，开口806穿过下部介电层406延伸至下部内连线层402。
如图9的剖面示意图900所示，在下部内连线层402和下部介电层406上形成下电极结构901。在一些实施例中，通过沉积一或多个下电极膜902至904形成下电极结构901。
举例而言，可通过沉积第一下电极膜902，并且接续形成第二下电极膜904在第一下电极膜902上来形成下电极结构901。第一下电极膜902自开口806内延伸至覆盖下部介电层406的位置。在一些实施例中，第一下电极膜902可包括例如氮化钽(TaN)或氮化钛(TiN)。后续可实施平坦化工艺(例如化学机械研磨工艺)。在一些实施例中，平坦化工艺使得第一下电极膜902在下部介电层406上的厚度在约100埃至约300埃之间的范围内。在第一下电极膜902上形成第二下电极膜904。在一些实施例中，第二下电极膜904可包括钽(Ta)、钛(Ti)、氮化钛(TiN)、氮化铪(HfN)或氮化钽(TaN)。在一些实施例中，可形成第二下电极膜904的厚度在约100埃至约200埃之间的范围内。
如图10所示，在下电极结构901上形成多层数据存储元件1001。多层数据存储元件1001包含多个子层1002至1004。多个子层1002至1004各自地具有来自于第一组金属的金属、来自于第二组金属的金属以及氧，第二组金属不同于第一组金属。在一些实施例中，第一组金属内的金属不在第二组金属中。多个子层1002至1004具有来自于第二组金属的金属浓度，其在垂直于下电极结构901的上表面的方向上减少。
在一些实施例中，多个子层1002至1004可具有来自于第二组金属的金属浓度，其随着与盖层的距离减少而减少。举例而言，在盖层形成于多层数据存储元件1001上(如图11所示)的一些实施例中，多个子层1002至1004具有来自于第二组金属的金属浓度，其随着与下电极结构901的距离增加而减少。在盖层形成于多层数据存储元件1001下方(未显示)的其他实施例中，多个子层1002至1004可具有来自于第二组金属的金属浓度，其随着与下电极结构901的距离减少而减少。
在各种实施例中，多层数据存储元件1001可包括双层结构(也就是具有两个子层)或多层结构(也就是具有三个或更多的子层)。举例而言，在一些实施例中，多个子层1002至1004可包括形成于下电极结构901上的第一子层1002和形成于第一子层1002上的第二子层1004。第一子层1002具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层1004具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧。在一些实施例中，第一浓度可在约50％至约100％之间的第一范围内，且第二浓度在约30％至约60％之间的第二范围内。
在一些实施例中，第一组金属可包括钛、铪和锆，并且第二组金属可包括铝、钽和镧。在一些这样的实施例中，举例而言，第一子层1002可包括氧化钛铝、氧化铪钽或氧化锆镧，并且第二子层1004可包括氧化钛铝、氧化铪钽或氧化锆镧。
在一些实施例中，多个子层1002至1004可以是相同材料。举例而言，多个子层1002至1004可以为氧化钛铝层，其中铝浓度随着与盖层的距离减少而减少。在其他实施例中，多个子层1002至1004可以是不同材料。举例而言，多个子层可以是氧化钛铝的第一子层以及氧化铪钽的第二子层，其中铝浓度和钽浓度随着与盖层的距离减少而减少。
可经由沉积技术(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PE-CVD)、溅镀、原子层沉积(ALD)等)形成多个子层1002至1004。在一些实施例中，可形成多层数据存储元件1001的厚度t在约20埃至约100之间的范围内。在一些实施例中，可通过分开的沉积工艺形成多个子层1002至1004的厚度t1至t2在约5埃至约50埃之间的范围内。在一些实施例中，可原位(in-situ)沉积(例如，不破坏工艺腔室的真空)多个子层1002至1004。
如图11的剖面示意图1100所示，在一些实施例中，可在多层数据存储元件1001上形成盖膜1102。在各种实施例中，盖膜1102可包括钛(Ti)、钽(Ta)、铪(Hf)、铝(Al)或相似的材料。在另一些实施例中，可在形成多层数据存储元件1001的前形成盖膜1102，使得盖膜1102介于下电极结构901与多层数据存储元件1001之间。在一些实施例中，可经由沉积技术(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PE-CVD)、溅镀、原子层沉积(ALD)等)形成盖膜1002。
如图12的剖面示意图1200所示，在多层数据存储元件1001上形成上电极膜1202。在一些实施例中，上电极膜1202可包括金属，例如钛(Ti)和/或钽(Ta)。在一些实施例中，可经由沉积技术(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PE-CVD)、溅镀(sputtering)、原子层沉积(ALD)等)形成上电极膜1202。
如图13的剖面示意图1300所示，对上电极膜1202(图12)实施第一图案化工艺。在一些实施例中，第一图案化工艺包括在上电极膜1202(图12)上形成掩模层1304，并且之后将上电极膜1202(图12)暴露于第二蚀刻剂1302，第二蚀刻剂1302用以通过选择性地移除上电极膜1202(图12)未被遮住的部分来定义上电极420。在一些实施例中，第二蚀刻剂1302也可移除盖膜1102(图12)未被遮住的部分。
在各种实施例中，第二蚀刻剂1302可包括具有蚀刻化学品的干式蚀刻剂，蚀刻化学品包括含氟物质(例如，CF4、CHF3、C4F8等)，或者第二蚀刻剂1302可包括湿式蚀刻剂，湿式蚀刻剂包括氢氟酸(hydrofluoric acid，HF)。在一些实施例中，第一图案化工艺可减少掩模层1304的厚度。举例而言，在一些实施例中，第一图案化工艺可将掩模层1304的厚度减少约70％至约85％之间的范围(例如，自约550埃减少至约100埃)。
在一些实施例中，上电极膜1202(图12)的过蚀刻可造成部分的多层数据存储元件1001被蚀刻。举例而言，在一些实施例中，部分的第二子层1004可被蚀刻移除，使得第二子层1004的侧壁自多层数据存储元件1001的最外侧壁(例如，自第一子层1002的最外侧壁)横向退缩。
如图14的剖面示意图1400所示，可在上电极420的两侧上形成侧壁间隔物422。在一些实施例中，形成侧壁间隔物422可通过使用沉积技术(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PE-CVD)、原子层沉积(ALD)、溅镀等)在基底102上沉积间隔物层，随后蚀刻间隔物层以自水平表面移除间隔物层，留下沿着上电极420的两侧的间隔物层做为侧壁间隔物422。在各种实施例中，间隔物层可包括氮化硅、二氧化硅(SiO2)、氮氧化硅(例如，SiON)或相似材料。在各种实施例中，可形成间隔物层422的厚度在约400埃至约600埃之间的范围内。
如图15的剖面示意图1500所示，实施第二图案化工艺以定义多层数据存储结构414和下电极408。在一些实施例中，根据包括掩模层1304和侧壁间隔物422的掩模，第二图案化工艺选择性地将多层数据存储元件1001(图14)和下电极结构901(图14)暴露于第三蚀刻剂1502。第三蚀刻剂1502用以移除多层数据存储元件1001(图4)和下电极结构901(图14)未被遮住的部分。在各种实施例中，第三蚀刻剂1502可包括干式蚀刻剂或湿式蚀刻剂。
在一些实施例中，第二图案化工艺可减少下部介电层406的未被遮住区域的厚度。举例而言，在一些实施例中，第二图案化工艺可将下部介电层406的未被遮住区域的厚度减少约20％至约35％之间的范围(例如，自约270埃减少至约220埃)。减少下部介电层406的未被遮住区域的厚度使得下部介电层406在下电极408的下方的厚度大于其在下电极408之外的厚度。
如图16的剖面示意图1600所示，在基底102上方形成上部介电层426。随后在上部介电层426上形成上部层间介电层428。上部介电层426具有邻接下电极408、多层数据存储结构414、侧壁间隔物422和掩模层424的第一侧，以及邻接上部层间介电层428的第二侧。
如图17的剖面示意图1700所示，在邻接上电极420的位置形成上部内连线结构429。在一些实施例中，上部内连线结构429包括上部金属通孔430和上部金属线432。在一些实施例中，形成上部内连线结构429可通过蚀刻上部层间介电层428来形成开口，开口穿过上部介电层426和掩模层424延伸至上电极420。接着将金属(例如，铜和/或铝)填充开口以形成上部金属通孔430和上部金属线432。
图18说明形成包括电阻式随机存取存储器装置的集成芯片的方法1800的一些实施例的流程图，此电阻式随机存取存储器装置具有多层数据存储结构。
尽管以下以一系列的动作或事件说明和描述方法1800，但可以理解是，并未将这样的动作和事件的说明顺序解释为限定的意味。举例而言，一些动作可与在此说明和/或描述以外的其他动作或事件以不同的顺序发生和/或同时发生。此外，并非所有说明的动作都用来实施在此所述的一或多个观点或实施例。再者，在此所述的一或多的动作可用一或多个分开的动作或阶段来实施。
在动作1802，在被下部层间介电层围绕的下部内连线层上形成下部介电层，下部层间介电层设置于半导体基底上。图7说明对应于动作1802的一些实施例的剖面示意图700。
在动作1804，选择性蚀刻下部介电层以定义开口，开口穿过下部介电层延伸至暴露出下部内连线层。图8说明对应于动作1804的一些实施例的剖面示意图800。
在动作1806，在下部内连线层和下部介电层上形成具有一或多个下电极膜的下电极结构。图9说明对应于动作1806的一些实施例的剖面示意图900。
在动作1808，在下电极结构上形成多层介电数据存储元件。多层介电数据存储元件包括多个子层各自地具有来自于第一组金属的金属和来自于第二组金属的金属的。这些子层具有来自于第二组金属的金属浓度，其随着与一或多个下电极膜的距离改变而改变。图10说明对应于动作1808的一些实施例的剖面示意图1000。
在一些实施例中，可根据动作1810至1812形成多层介电数据存储元件。在动作1810，在一或多个下电极膜上形成第一子层。第一子层具有来自于第一组金属的第一金属和来自于第二组金属的第二金属的第一浓度以及氧。在动作1812，在第一子层上形成第二子层。第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧，非零第二浓度小于第一浓度。
在动作1814，在一些实施例中，在多层介电数据存储元件上形成盖膜。图11说明对应于动作1814的一些实施例的剖面示意图1100。
在动作1816，在盖膜上形成上电极膜。图12说明对应于动作1816的一些实施例的剖面示意图1200。
在动作1818，对上电极膜和盖膜实施第一图案化工艺。第一图案化工艺定义上电极。图13说明对应于动作1818的一些实施例的剖面示意图1300。
在动作1820，在多层介电数据存储元件和上电极的两侧上形成侧壁间隔物。图14说明对应于动作1820的一些实施例的剖面示意图1400。
在动作1822，使用第二图案化工艺将多层介电数据存储元件和下电极结构选择性图案化，以定义多层介电质数据存储结构和下电极。图15说明对应于动作1822的一些实施例的剖面示意图1500。
在动作1824，在下部层间介电层上形成上部层间介电层。图16说明对应于动作1824的一些实施例的剖面示意图1600。
在动作1826，在上电极上形成上部内连线层。图17说明对应于动作1826的一些实施例的剖面示意图1700。
因此，本公开实施例涉及具有多层数据存储结构的电阻式随机存取存储器装置以及相关的形成方法，多层数据存储结构配置成提供电阻式随机存取装置具有耐久性和数据保留的良好平衡。
在一些实施例中，本公开实施例涉及电阻式随机存取存储器装置。此电阻式随机存取存储器装置包含下电极位于导电下部内连线结构上，上电极位于下电极上，以及多层数据存储结构介于下电极和上电极之间。多层数据存储结构包含第一子层和第二子层。第一子层具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧。非零第二浓度小于第一浓度。
在一些实施例中，此电阻式随机存取存储器装置还包含盖层介于多层数据存储结构和上电极之间，其中第二子层介于第一子层与盖层之间。
在一些实施例中，此电阻式随机存取存储器装置还包含盖层介于多层数据存储结构和下电极之间，其中第二子层介于第一子层与盖层之间。
在一些实施例中，来自于第一组金属的第一金属与来自于第一组金属的第三金属为相同的元素，并且来自于第二组金属的第二金属与来自于第二组金属的第四金属为相同的元素。
在一些实施例中，来自于第一组金属的第一金属与来自于第一组金属的第三金属为不同的元素，或者来自于第二组金属的第二金属与来自于第二组金属的第四金属为不同的元素。
在一些实施例中，第一组金属包括钛、铪以及锆，且第二组金属包括铝、钽、钒、钇以及镧。
在一些实施例中，第一子层包括氧化钛铝、氧化铪钽或氧化锆镧。
在一些实施例中，第一浓度在约50％至约100％之间的第一范围内，且非零第二浓度在约30％至约60％之间的第二范围内。
在一些实施例中，第一子层接触下电极的上表面，且第二子层接触上电极的下表面。
在一些实施例中，第二子层的最外侧壁自多层数据存储结构的最外侧壁横向地退缩。
在一些实施例中，多层数据存储结构还包括第三子层介于第一子层与第二子层之间，且第三子层具有来自于第二金属的第五金属的第三浓度，第三浓度小于第一浓度且大于非零第二浓度。
在一些实施例中，本公开实施例涉及电阻式随机存取存储器装置。此电阻式随机存取存储器装置包含下电极在被下部层间介电层围绕的下部内连线层上，上电极在下电极上，以及多层数据存储结构介于下电极与上电极之间。多层数据存储结构包含多个子层，这些子层各自地具有来自于第一组金属的金属，来自于第二组金属的金属，第二组金属的金属不同于第一组金属中的那些金属，以及氧。此电阻式随机存取存储器装置还包含盖层介于上电极与下电极之间，这些子层的来自于第二组金属的金属浓度随着与盖层的距离减少而减少。
在一些实施例中，第一组金属包含铝、钽以及镧，且第二组金属包含钛、铪以及锆。
在一些实施例中，这些子层包含第一子层，其具有来自于第一组金属的第一金属、来自于第二组金属的第二金属以及氧，其中第一子层具有来自于第二组金属的第二金属的第一浓度。这些子层还包含在第一子层上的第二子层，其具有来自于第一组金属的第三金属、来自于第二组金属的第四金属以及氧，其中第二子层具有来自于第二组金属的第四金属的非零第二浓度，非零第二浓度小于第一浓度。
在一些实施例中，第一子层具有第一氧空缺密度，第二子层具有第二氧空缺密度，且第二氧空缺密度小于第一氧空缺密度。
在一些实施例中，第一子层具有来自于第一组金属的第一金属的非零第三浓度，第二子层具有来自于第一组金属的第三金属的第四浓度，且第四浓度大于非零第三浓度。
在一些实施例中，来自于第二组金属的第二金属与来自于第二组金属的第四金属为相同的元素。
在一些实施例中，盖层直接接触这些子层中具有来自于第二组金属的最高金属浓度的一层。
在一些实施例中，本公开实施例涉及电阻式随机存取存储器装置的形成方法。此方法包含在下部内连线层上形成一或多个下电极膜，以及在一或多个下电极膜上方形成具有可变电阻的多层数据存储元件。多层数据存储元件包含多个子层，这些子层各自地具有来自于第一组金属的金属、来自于第二组金属的金属以及氧，这些子层的来自于第二组金属的金属浓度随着与一或多个下电极膜的距离改变而改变。此方法还包含在多层数据存储元件上形成上电极膜，将上电极膜图案化以形成上电极，将多层数据存储元件图案化以形成多层数据存储结构，以及将一或多个下电极膜图案化以形成下电极。
在一些实施例中，形成多层数据存储元件包含形成第一子层，其具有来自于第一组金属的第一金属、来自于第二组金属的第二金属以及氧，其中第一子层具有来自于第二组金属的第二金属的第一浓度；以及在第一子层上形成第二子层，其中第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属以及氧，其中第二子层具有来自于第二组金属的第四金属的非零第二浓度，非零第二浓度小于第一浓度。
前述概述了一些实施例的部件，使得本领域普通技术人员可以更加理解本公开实施例的观点。本领域普通技术人员应可理解，他们可以轻易使用本公开实施例作为基础，设计或修改其他的工艺或是结构，以实现与在此介绍的实施例相同的目的和/或达到与在此介绍的实施例相同的优点。举例而言，虽然本公开实施例将氧阻挡层描述为在多层上电极内，然而可理解的是，氧阻挡层并不限于在上电极内。更确切地说，氧阻挡层也可以或替代地存在于多层下电极内。
本领域普通技术人员也应理解，此类等效的结构并不悖离本公开实施例的构思与范畴，并且在不悖离本公开实施例的构思与范畴的情况下，在此可以做各种的改变、取代和替换。因此，本公开的保护范围当视后附的权利要求书所界定为准。

Claims (60)

1.一种电阻式随机存取存储器装置，包括：
一下电极，位于一导电下部内连线层上；
一上电极，位于该下电极上；以及
一多层数据存储结构，介于该下电极与该上电极之间，其中该多层数据存储结构包括：
一第一子层，具有来自于一第一组金属的一第一金属、来自于一第二组金属的一第二金属的一第一浓度和氧；以及
一第二子层，具有来自于该第一组金属的一第三金属、来自于该第二金属的一第四金属的一非零第二浓度和氧，其中该非零第二浓度小于该第一浓度。
2.如权利要求1的电阻式随机存取存储器装置，还包括：
一盖层，介于该多层数据存储结构和该上电极之间，其中该第二子层介于该第一子层与该盖层之间。
3.如权利要求1的电阻式随机存取存储器装置，还包括：
一盖层，介于该多层数据存储结构和该下电极之间，其中该第二子层介于该第一子层与该盖层之间。
4.如权利要求1的电阻式随机存取存储器装置，其中：
来自于该第一组金属的该第一金属与来自于该第一组金属的该第三金属为相同的元素；以及
来自于该第二组金属的该第二金属与来自于该第二组金属的该第四金属为相同的元素。
5.如权利要求1的电阻式随机存取存储器装置，其中：
来自于该第一组金属的该第一金属与来自于该第一组金属的该第三金属为不同的元素；或者
来自于该第二组金属的该第二金属与来自于该第二组金属的该第四金属为不同的元素。
6.如权利要求1的电阻式随机存取存储器装置，其中：
该第一组金属包括钛、铪以及锆；以及
该第二组金属包括铝、钽、钒、钇以及镧。
7.权利要求1的电阻式随机存取存储器装置，其中该第一子层包括氧化钛铝、氧化铪钽或氧化锆镧。
8.如权利要求1的电阻式随机存取存储器装置，其中：
该第一浓度在50％至100％的间的一第一范围内；以及
该非零第二浓度在30％至60％之间的一第二范围内。
9.如权利要求1的电阻式随机存取存储器装置，其中该第一子层接触该下电极的一上表面，且该第二子层接触该上电极的一下表面。
10.如权利要求1的电阻式随机存取存储器装置，其中该第二子层的一最外侧壁自该多层数据存储结构的一最外侧壁横向地退缩。
11.如权利要求1的电阻式随机存取存储器装置，其中该多层数据存储结构还包括：
一第三子层，介于该第一子层与该第二子层之间，且该第三子层具有来自于该第二组金属的一第五金属的一第三浓度，该第三浓度小于该第一浓度且大于该非零第二浓度。
12.一种电阻式随机存取存储器装置，包括：
一下电极，位于被一下部层间介电层所围绕的一下部内连线层上；
一上电极，位于该下电极上；
一多层数据存储结构，介于该下电极与该上电极之间，且包含多个子层，该多个子层各自地具有来自于一第一组金属的金属、来自于一第二组金属的金属以及氧，该第二组金属所具有的金属不同于该第一组金属中的那些金属；
一盖层，介于该上电极与该下电极之间；以及
其中该多个子层所具有的来自于该第二组金属的金属浓度，随着与该盖层的距离减少而减少。
13.如权利要求12的电阻式随机存取存储器装置，其中：
该第一组金属包含铝、钽以及镧；以及
该第二组金属包含钛、铪以及锆。
14.如权利要求12的电阻式随机存取存储器装置，其中该多个子层包含：
一第一子层，具有来自于该第一组金属的一第一金属、来自于该第二组金属的一第二金属以及氧，其中该第一子层具有来自于该第二组金属的该第二金属的一第一浓度；以及
一第二子层，具有来自于该第一组金属的一第三金属、来自于该第二组金属的一第四金属以及氧，其中该第二子层具有来自于该第二组金属的该第四金属的一非零第二浓度，该非零第二浓度小于该第一浓度。
15.如权利要求14的电阻式随机存取存储器装置，其中该第一子层具有一第一氧空缺密度，该第二子层具有一第二氧空缺密度，且该第二氧空缺密度小于该第一氧空缺密度。
16.如权利要求14的电阻式随机存取存储器装置，其中该第一子层具有来自于该第一组金属的该第一金属的一非零第三浓度，该第二子层具有来自于该第一组金属的该第三金属的一第四浓度，且该第四浓度大于该非零第三浓度。
17.如权利要求14的电阻式随机存取存储器装置，其中来自于该第二组金属的该第二金属与来自于该第二组金属的该第四金属为相同的元素。
18.如权利要求12的电阻式随机存取存储器装置，其中该盖层直接接触该多个子层中具有来自于该第二组金属的最高金属浓度的一层。
19.一种电阻式随机存取存储器装置的形成方法，包括：
在一下部内连线层上形成一或多个下电极膜；
在该一或多个下电极膜上方形成具有一可变电阻的一多层数据存储元件，其中该多层数据存储元件包含多个子层，该多个子层各自地具有来自于一第一组金属的金属、来自于一第二组金属的金属以及氧，且其中该多个子层所具有的来自于该第二组金属的金属浓度，随着与该一或多个下电极膜的距离改变而改变；
在该多层数据存储元件上形成一上电极膜；以及
将该上电极膜图案化以形成一上电极，将该多层数据存储元件图案化以形成一多层数据存储结构，并且将该一或多个下电极膜图案化以形成一下电极。
20.如权利要求19的电阻式随机存取存储器装置的形成方法，其中该多层数据存储元件的形成包括：
形成一第一子层，具有来自于该第一组金属的一第一金属、来自于该第二组金属的一第二金属以及氧，其中该第一子层具有来自于该第二组金属的该第二金属的一第一浓度；以及
在该第一子层上形成一第二子层，其中该第二子层具有来自于该第一组金属的一第三金属、来自于该第二组金属的一第四金属以及氧，其中该第二子层具有来自于该第二组金属的该第四金属的一非零第二浓度，该非零第二浓度小于该第一浓度。
21.一种电阻式随机存取存储器装置，包括：
一下电极，位于一导电内连线上；
一上电极，位于该下电极上；以及
一数据存储结构，被设置于该上电极与该下电极之间，且包括多个金属氧化物层，其中该多个金属氧化物层包括来自于一第一组金属的一或多个金属，来自于该第一组金属的该一或多个金属的浓度，随着与该下电极的距离增加而改变。
22.如权利要求21的电阻式随机存取存储器装置，其中该数据存储结构包括：
一第一子层，包含来自于该第一组金属的一第一金属的一第一浓度；以及
一第二子层，包含来自于该第一组金属的一第二金属的一第二浓度，该第二浓度低于该第一浓度。
23.如权利要求22的电阻式随机存取存储器装置，其中该第一浓度在50％至100％之间的一第一范围内，且该第二浓度在30％至60％之间的一第二范围内。
24.如权利要求22的电阻式随机存取存储器装置，其中该第一子层被配置以提供较该第二子层为佳的资料保留，以及提供较该第二子层为差的耐久性。
25.如权利要求22的电阻式随机存取存储器装置，其中该第一子层中的该第一金属与该第二子层中的该第二金属为相同的元素。
26.如权利要求21的电阻式随机存取存储器装置，还包括：
一或多个导电细丝，延伸穿过各个该多个金属氧化物层。
27.如权利要求21的电阻式随机存取存储器装置，其中该多个金属氧化物层各自地包含来自于该第一组金属的一第一金属以及来自于该第二组金属的一第二金属。
28.如权利要求27的电阻式随机存取存储器装置，其中：
该第一组金属包含钛、铪以及锆；以及
该第二组金属包含铝、钽以及镧。
29.如权利要求21的电阻式随机存取存储器装置，还包括：
一盖层，被设置于该数据存储结构与该上电极或该下电极之间。
30.一种存储器装置，包括：
一下电极，位于一导电内连线上；
一上电极，位于该下电极上；以及
一多层数据存储结构，位于该下电极与该上电极之间，其中该多层数据存储结构包含多个子层，该多个子层各自地具有来自于一第一组金属的一第一金属以及来自于一第二组金属的一第二金属，该第二组金属不同于该第一组金属，其中该第二金属的浓度随着与该下电极的距离变化而在非零数值之间改变。
31.如权利要求30的存储器装置，其中该第一金属的浓度随着与该下电极的距离增加而增加，且该第二金属的浓度随着与该下电极的距离增加而减少。
32.如权利要求30的存储器装置，其中该多个子层各自地具有氧。
33.如权利要求30的存储器装置，其中该多个子层为各自具有不同浓度的该第二金属的相同材料。
34.如权利要求30的存储器装置，其中该多个子层为各自具有不同浓度的该第二金属的不同材料。
35.如权利要求34的存储器装置，其中该多个子层具有不同的氧空缺密度。
36.一种电阻式随机存取存储器装置，包括：
一下电极，位于一导电内连线上；
一上电极，位于该下电极上；以及
一多层数据存储结构，被设置于该下电极与该上电极之间，且包括具有一第一金属与氧的一第一子层以及具有一第二金属与氧的一第二子层，其中该第一子层具有一第一浓度的该第一金属，而该第二子层具有一非零第二浓度的该第二金属，该非零第二浓度小于该第一浓度。
37.如权利要求36的电阻式随机存取存储器装置，其中该第一金属与该第二金属为相同材料。
38.如权利要求36的电阻式随机存取存储器装置，还包括：
一第一导电细丝，被设置于该第一子层中且具有一第一宽度；以及
一第二导电细丝，被设置于该第二子层中且具有不同于该第一宽度的一第二宽度。
39.如权利要求36的电阻式随机存取存储器装置，其中该第一子层接触该下电极的一上表面，且该第二子层接触该上电极的一下表面。
40.如权利要求36的电阻式随机存取存储器装置，其中该第一子层还包括一第三金属，且该第二子层还包括一第四金属，该第三金属及该第四金属为与该第一金属及该第二金属不同的元素。
41.一种电阻式随机存取存储器装置，包括：
一第一电极，位于一基板上；
一第二电极，位于该基板上；以及
一数据存储结构，被设置在该第一电极与该第二电极之间，且包含多个子层，其中该多个子层包括一或多个金属，该一或多个金属具有随着与该第一电极的距离增加而改变的非零浓度。
42.如权利要求41的电阻式随机存取存储器装置，其中该多个子层包括：
一第一子层，具有一第一浓度的一第一金属；以及
一第二子层，具有一非零第二浓度的该第一金属，该非零第二浓度小于该第一浓度。
43.如权利要求41的电阻式随机存取存储器装置，其中该多个子层包括：
一第一子层，具有一第一浓度的一第一金属；以及
一第二子层，具有一非零第二浓度的一第二金属，该非零第二浓度小于该第一浓度。
44.如权利要求43的电阻式随机存取存储器装置，其中该第一金属及该第二金属各自包括铝、钽及镧中的一者。
45.如权利要求43的电阻式随机存取存储器装置，其中：
该第一浓度在50％至100％之间的一第一范围内；以及
该非零第二浓度在30％至60％之间的一第二范围内。
46.如权利要求41的电阻式随机存取存储器装置，其中该一或多个金属的非零浓度由一连续函数所定义，该连续函数在该数据存储结构的一底部表面与该数据存储结构的一顶部表面之间延续。
47.如权利要求41的电阻式随机存取存储器装置，其中该一或多个金属的非零浓度在一位置处具有一最高浓度，该位置位于该数据存储结构的一底部表面之上以及该数据存储结构的一顶部表面之下。
48.一种电阻式随机存取存储器装置，包括：
一下电极，位于一基板上；
一上电极，位于该下电极上；以及
一数据存储结构，位于该下电极与该上电极之间，且包含具有一第一氧空缺密度的一第一子层以及具有一第二氧空缺密度的一第二子层，该第二氧空缺密度大于该第一氧空缺密度。
49.如权利要求48的电阻式随机存取存储器装置，还包括：
一盖层，被设置于该下电极与该上电极之间，其中该第二子层位于该盖层与该第一子层之间。
50.如权利要求48的电阻式随机存取存储器装置，其中该第一子层及该第二子层所具有的一金属的浓度随着与该下电极的距离改变而变化。
51.如权利要求48的电阻式随机存取存储器装置，其中该第一子层及该第二子层包括具有不同金属浓度的复数金属氧化物层。
52.一种存储器装置的形成方法，包括：
在一基板上沉积一下电极结构；
在该下电极结构上沉积多个子层，其中该多个子层包括来自于一第一组金属之一或多个金属的不同非零浓度；
在该多个子层上沉积一上电极结构；以及
图案化该上电极结构、该多个子层以及该下电极结构，以定义位于一下电极与一上电极之间的一数据存储层。
53.如权利要求52的存储器装置的形成方法，其中该多个子层各自具有氧。
54.如权利要求52的存储器装置的形成方法，其中该多个子层包括：
一第一子层，包含来自于该第一组金属的一第一金属的一第一浓度；以及
一第二子层，包含来自于该第一组金属的一第二金属的一第二浓度，其中该第二浓度低于该第一浓度。
55.如权利要求54的存储器装置的形成方法，其中该第一浓度在50％至100％之间的一第一范围内，且该第二浓度在30％至60％之间的一第二范围内。
56.如权利要求54的存储器装置的形成方法，其中该第一子层被配置以提供较该第二子层为佳的资料保留，以及提供较该第二子层为差的耐久性。
57.如权利要求52的存储器装置的形成方法，其中该多个子层各自包括一金属氧化物，该金属氧化物具有来自该第一组金属的一第一金属以及来自于一第二组金属的一第二金属，其中该第二组金属并未具有与该第一组金属相同的金属。
58.如权利要求57的存储器装置的形成方法，其中：
该第一组金属包含钛、铪以及锆；以及
该第二组金属包含铝、钽以及镧。
59.如权利要求52的存储器装置的形成方法，其中该多个子层包括具有一第一氧空缺密度的一第一子层，以及包括具有一第二氧空缺密度的一覆盖第二子层，其中该第二氧空缺密度小于该第一氧空缺密度。
60.如权利要求59的存储器装置的形成方法，还包括：
在该多个子层上沉积一盖层；以及
在该盖层上沉积该上电极结构。
CN201711246858.6A 2017-06-26 2017-12-01 电阻式随机存取存储器装置 Active CN109119532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/633,101 2017-06-26
US15/633,101 US10164182B1 (en) 2017-06-26 2017-06-26 Switching layer scheme to enhance RRAM performance

Publications (2)

Publication Number Publication Date
CN109119532A CN109119532A (zh) 2019-01-01
CN109119532B true CN109119532B (zh) 2023-06-20

Family

ID=64692235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711246858.6A Active CN109119532B (zh) 2017-06-26 2017-12-01 电阻式随机存取存储器装置

Country Status (3)

Country Link
US (6) US10164182B1 (zh)
CN (1) CN109119532B (zh)
TW (1) TWI728205B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164182B1 (en) * 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
CN109522753B (zh) * 2017-09-18 2020-11-06 清华大学 电路结构及其驱动方法、芯片及其认证方法、电子设备
US11489112B2 (en) * 2017-09-28 2022-11-01 Intel Corporation Resistive random access memory device and methods of fabrication
US11476416B2 (en) * 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN111106235B (zh) * 2018-10-29 2023-07-11 联华电子股份有限公司 半导体元件及其制作方法
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US11152568B2 (en) * 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US11165021B2 (en) * 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance
CN110854266A (zh) * 2019-11-27 2020-02-28 上海华力微电子有限公司 阻变存储器及其形成方法
CN110854267B (zh) * 2019-12-09 2023-09-22 上海华力微电子有限公司 阻变存储器及其制造方法
US11527713B2 (en) * 2020-01-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode via with low contact resistance
CN113611722A (zh) 2020-05-12 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式存储装置以及其制作方法
CN112331768B (zh) * 2020-11-13 2023-02-03 上海华力集成电路制造有限公司 制造rram器件及制备渐变绝缘层结构的方法
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US20220367493A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interface film to mitigate size effect of memory device
US11706930B2 (en) * 2021-05-27 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
CN106206449A (zh) * 2015-01-08 2016-12-07 台湾积体电路制造股份有限公司 具有优化的膜方案的高良率rram单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261635A1 (en) * 2011-04-12 2012-10-18 Feng Zhou Resistive random access memory (ram) cell and method for forming
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9172036B2 (en) 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9385316B2 (en) * 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US20180204845A1 (en) * 2016-04-16 2018-07-19 HangZhou HaiCun Information Technology Co., Ltd. Three-Dimensional Vertical Multiple-Time-Programmable Memory Comprising Multiple Re-programmable Sub-Layers
US10164182B1 (en) * 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US11165021B2 (en) * 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159083A (zh) * 2014-08-14 2016-11-23 台湾积体电路制造股份有限公司 用于rram结构的氧化物膜方案
CN106206449A (zh) * 2015-01-08 2016-12-07 台湾积体电路制造股份有限公司 具有优化的膜方案的高良率rram单元
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元

Also Published As

Publication number Publication date
US20200411756A1 (en) 2020-12-31
US20190115530A1 (en) 2019-04-18
US20220302381A1 (en) 2022-09-22
US11362271B2 (en) 2022-06-14
CN109119532A (zh) 2019-01-01
TWI728205B (zh) 2021-05-21
US20230276721A1 (en) 2023-08-31
US20180375022A1 (en) 2018-12-27
US10811600B2 (en) 2020-10-20
US20200052200A1 (en) 2020-02-13
TW201906086A (zh) 2019-02-01
US10505107B2 (en) 2019-12-10
US11683999B2 (en) 2023-06-20
US10164182B1 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN109119532B (zh) 电阻式随机存取存储器装置
US10903274B2 (en) Interconnect landing method for RRAM technology
KR102136177B1 (ko) Rram 성능 향상을 위한 전극 구조물
CN106252505B (zh) Rram器件和方法
US10109793B2 (en) Bottom electrode for RRAM structure
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
US9954166B1 (en) Embedded memory device with a composite top electrode
TWI695498B (zh) 積體晶片及其形成方法
KR102436169B1 (ko) 낮은 접촉 저항을 가지는 상부 전극 비아
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
US20230232621A1 (en) Memory device and method for manufacturing the same using hard mask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant