CN112331768B - 制造rram器件及制备渐变绝缘层结构的方法 - Google Patents
制造rram器件及制备渐变绝缘层结构的方法 Download PDFInfo
- Publication number
- CN112331768B CN112331768B CN202011266806.7A CN202011266806A CN112331768B CN 112331768 B CN112331768 B CN 112331768B CN 202011266806 A CN202011266806 A CN 202011266806A CN 112331768 B CN112331768 B CN 112331768B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- forming
- rram device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 72
- 230000008569 process Effects 0.000 claims abstract description 41
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- 239000001301 oxygen Substances 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 230000003247 decreasing effect Effects 0.000 claims description 15
- 238000005240 physical vapour deposition Methods 0.000 claims description 15
- 230000009467 reduction Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000007667 floating Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及制造RRAM器件的方法，涉及半导体集成电路制造技术，包括提供一晶圆片，在晶圆片上形成第一金属层；在第一金属层上方形成致密度逐渐减小的多层结构的金属层；对致密度逐渐减小的多层结构的金属层进行退火氧化工艺，形成绝缘氧化层；在绝缘氧化层上形成第二金属层；以及通过刻蚀工艺形成包括下电极‑绝缘层‑上电极的RRAM器件结构，而形成满足RRAM器件中氧化物绝缘层氧含量梯度变化的需求，以提高RRAM器件编程/擦写速度，以及耐久性。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种制备渐变绝缘层结构的方法。
背景技术
随着半导体技术节点的不断向前推进，目前主流的基于电荷存储机制的浮栅Flash存储器正面临着越来越多的技术挑战，如浮栅耦合、电荷泄漏、相邻单元之间的串扰等问题，因此急需寻找下一代非挥发性存储器。在这些研究之中，可逆的电致阻变随机存储器(Resistive Random Access Memory,RRAM)因其结构简单、功耗低、器件密度高，编程/擦写速度快，且与CMOS工艺兼容等一系列突出优点而成为替代多晶硅浮栅存储器的有力竞争者之一，其作为一种采用非电荷存储机制的存储器在32nm工艺节点以下具有很大的发展空间。
与传统浮栅Flash的电荷存储机制不同，RRAM的存储原理是利用某些材料在电激励作用下是否形成导电细丝以致出现不同电阻状态(高/低阻态)来实现0或1数据记录的，属于非电荷存储机制，因此可以解决Flash中因隧穿氧化层变薄而造成的电荷泄露问题。请参阅图1所示的典型的RRAM的结构示意图，其一般为简单的金属-绝缘层-金属的三明治结构，中间绝缘层是能产生导电细丝的阻变材料，而导电细丝则是由变阻材料中的氧空位在合适的电压下移动排列组成的。在n型氧化物中，氧化物中的氧离子在电场激励下从氧化物中分离出来，并在氧化物中形成氧空位。由于氧空位主要在阳极界面处生成，因此在电场和浓度梯度的作用下，不断产生的氧空位向阴极漂移与扩散，并在阴极处聚集成核，形成由阴极向阳极生长的圆锥形结构，最后在体内形成由氧空位组成的导电细丝，器件转变为低阻态。而擦除过程则与此相反，带负电的氧离子在电场的驱动下与氧空位复合，使得由氧空位形成的导电细丝断裂，从而使器件转变为高阻态。
基于上述原理，RRAM中的绝缘氧化物层一般被设计成非均质化学计量比，即呈现出一种靠近阳极表面含氧量更多，阴极表面含氧量较少的渐变结构，用以更加符合氧空位导电细丝圆锥形生长的浓度梯度特征。按此方法设计的RRAM器件，由于在阳极界面处的含氧量大，电激励作用下形成的氧空位也更多，其导电细丝形成/断裂速度更迅速，因而编程/擦写速度也更快；另一方面，梯度状的氧浓度分布也使得导电细丝导通上下电极时，器件电阻的变化具备一个渐变的缓冲过程(圆锥形导电细丝与阳极接触时由点及面)，不致于突然贯通形成类似短路的效果，提高了器件耐久性。
目前制备RRAM器件三明治结构中间绝缘氧化层的方式主要有两种：一是一步法形成，即采用物理气相沉积工艺，通过氧离子轰击金属靶材在反应腔中直接沉积出金属氧化物绝缘层。此种方法虽然步骤简单，节省了工时，但制备出的绝缘层组分固定，无法形成氧含量梯度变化的结构，对提高RRAM器件编程/擦写速度，以及耐久性没有帮助。
另一种方法同样是采用物理气相沉积工艺，所不同的是所沉积的是金属膜层，而金属氧化物绝缘层的形成则是通过后继的退火氧化步骤。此种方法虽然在步骤上相比前一种方法相对繁琐，却可以通过调节退火氧化工艺的参数达到形成氧含量梯度变化的绝缘层结构，这也是目前制备RRAM渐变氧化层结构的主流方法。然而该方法也有其较难克服的缺点，尤其是在氧化时间(深度)的控制上。氧化时间短，则形成的氧化物层过薄，达不到器件设计的要求；氧化时间长则易发生过氧化，整个金属薄膜大部分被氧化成为最高氧化态的氧化层，同样无法满足氧化层渐变浓度的要求。
发明内容
本发明在于提供一种制备渐变绝缘层结构的方法，包括：S1：提供一晶圆片，在晶圆片上形成第一金属层；S2：在第一金属层上方形成致密度逐渐减小的多层结构的金属层；S3：对致密度逐渐减小的多层结构的金属层进行退火氧化工艺，形成绝缘氧化层；S4：在绝缘氧化层上形成第二金属层；以及S5：通过刻蚀工艺形成包括下电极-绝缘层-上电极的RRAM器件结构。
更进一步的，晶圆片为已完成RRAM前工艺的晶圆片。
更进一步的，步骤S2中采用物理气相沉积工艺形成致密度逐渐减小的多层结构的金属层。
更进一步的，所述物理气相沉积工艺以从下至上溅射功率逐渐降低的方式逐层沉积金属层以形成致密度逐渐减小的多层结构的金属层。
更进一步的，从下至上每次溅射功率降低的幅度是上一次溅射功率的5％至20％之间。
更进一步的，致密度逐渐减小的多层结构的金属层的金属层的层数为2层至10层之间。
更进一步的，致密度逐渐减小的多层结构的金属层的各层形成步骤在同一个工艺程式中进行。
更进一步的，绝缘氧化层从下至上的氧含量梯度增加。
本发明还在于提供一种制备渐变绝缘层结构的方法，包括：S1：采用物理气相沉积工艺，以从下至上溅射功率逐渐降低的方式逐层沉积金属层以形成致密度逐渐减小的多层结构的金属层；以及S2：对致密度逐渐减小的多层结构的金属层进行退火氧化工艺，形成从下至上的氧含量梯度增加的绝缘氧化层。
更进一步的，从下至上每次溅射功率降低的幅度是上一次溅射功率的5％至20％之间。
如此，利用不同溅射功率下物理气相沉积金属膜层的致密度不同的特点，生长出具有致密度渐变特征的多层结构金属薄膜，在随后的退火氧化过程中，致密度越低的金属层越易被氧化，从而形成满足RRAM器件中氧化物绝缘层氧含量梯度变化的需求，以提高RRAM器件编程/擦写速度，以及耐久性。
附图说明
图1为典型的RRAM的结构示意图。
图2至图6为本发明一实施例的制造RRAM器件的示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明一实施例中，在于提供一种制造RRAM器件的方法，包括：S1：提供一晶圆片，在晶圆片上形成第一金属层；S2：在第一金属层上方形成致密度逐渐减小的多层结构的金属层；S3：对致密度逐渐减小的多层结构的金属层进行退火氧化工艺，形成绝缘氧化层；S4：在绝缘氧化层上形成第二金属层；以及S5：通过刻蚀工艺形成包括下电极-绝缘层-上电极的RRAM器件结构。
如此，利用不同溅射功率下物理气相沉积金属膜层的致密度不同的特点，生长出具有致密度渐变特征的多层结构金属薄膜，在随后的退火氧化过程中，致密度越低的金属层越易被氧化，从而形成满足RRAM器件中氧化物绝缘层氧含量梯度变化的需求，以提高RRAM器件编程/擦写速度，以及耐久性。
具体的，可参阅图2至图6的本发明一实施例的制造RRAM器件的示意图，具体的，本发明一实施例的制造RRAM器件的方法，包括：
S1：如图2所示，提供一晶圆片110，在晶圆片110上形成第一金属层120；
具体的，在一实施例中，晶圆片110为已完成RRAM前工艺的晶圆片。其中，在一实施例中，晶圆片110为硅晶圆片。
具体的，在一实施例中，第一金属层120为RRAM器件的金属下电极。
S2：如图3所示，在第一金属层120上方形成致密度逐渐减小的多层结构的金属层130；
具体的，在一实施例中，采用物理气相沉积工艺形成致密度逐渐减小的多层结构的金属层130。更具体的，所述物理气相沉积工艺以从下至上溅射功率逐渐降低的方式逐层沉积金属层以形成致密度逐渐减小的多层结构的金属层130。更进一步的，从下至上每次溅射功率降低的幅度是上一次溅射功率的5％至20％之间。
在一实施例中，致密度逐渐减小的多层结构的金属层130的金属层的层数为2层至10层之间。
在一实施例中，致密度逐渐减小的多层结构的金属层130的各层形成步骤在同一个工艺程式中进行。
S3：对致密度逐渐减小的多层结构的金属层130进行退火氧化工艺，形成如图4所示的绝缘氧化层230；
具体的，由于氧气对致密度越低的金属层更易被穿透氧化，并且物理气相沉积工艺的溅射功率可以在小范围内精确调整，因此该方法相当于在金属膜中预置了扩散梯度。在随后的退火氧化过程中，致密度越低的金属层越易被氧化，因此绝缘氧化层230从下至上的氧含量梯度增加，从而形成满足RRAM器件中氧化物绝缘层氧含量梯度变化的需求，以提高RRAM器件编程/擦写速度，以及耐久性。
并由于物理气相沉积工艺的溅射功率可以在小范围内精确调整，因此相比于传统的金属层沉积后氧化工艺，该方法对绝缘氧化层氧含量梯度的控制更优，不易出现氧化不足或过氧化问题。并且分层沉积步骤均可整合进同一个工艺程式，不会对步骤繁琐度造成增加。
S4：如图5所示，在绝缘氧化层230上形成第二金属层140；
具体的，在一实施例中，第二金属层140为RRAM器件的金属上电极。
S5：如图6所示，通过刻蚀工艺形成包括下电极-绝缘层-上电极的RRAM器件结构200。
具体的，可再参阅图3至图4的本发明一实施例的制造RRAM器件的示意图，本发明还提供一种制备渐变绝缘层结构的方法，包括：S1：如图3所示，采用物理气相沉积工艺，以从下至上溅射功率逐渐降低的方式逐层沉积金属层以形成致密度逐渐减小的多层结构的金属层130；以及S2：对致密度逐渐减小的多层结构的金属层130进行退火氧化工艺，形成如图4所示的从下至上的氧含量梯度增加的绝缘氧化层230。
更进一步的，从下至上每次溅射功率降低的幅度是上一次溅射功率的5％至20％之间。
在一实施例中，致密度逐渐减小的多层结构的金属层130的金属层的层数为2层至10层之间。
在一实施例中，致密度逐渐减小的多层结构的金属层130的各层形成步骤在同一个工艺程式中进行。
利用不同溅射功率下物理气相沉积金属膜层的致密度不同的特点，生长出具有致密度渐变特征的多层结构金属薄膜，在随后的退火氧化过程中，致密度越低的金属层越易被氧化，从而形成满足RRAM器件中氧化物绝缘层氧含量梯度变化的需求，以提高RRAM器件编程/擦写速度，以及耐久性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种制造RRAM器件的方法，其特征在于，包括：
S1：提供一晶圆片，在晶圆片上形成第一金属层；
S2：在第一金属层上方形成致密度逐渐减小的多层结构的金属层；
S3：对致密度逐渐减小的多层结构的金属层进行退火氧化工艺，形成从下至上的氧含量梯度增加的绝缘氧化层；
S4：在绝缘氧化层上形成第二金属层；以及
S5：通过刻蚀工艺形成包括下电极-绝缘层-上电极的RRAM器件结构。
2.根据权利要求1所述的制造RRAM器件的方法，其特征在于，晶圆片为已完成RRAM前工艺的晶圆片。
3.根据权利要求1所述的制造RRAM器件的方法，其特征在于，步骤S2中采用物理气相沉积工艺形成致密度逐渐减小的多层结构的金属层。
4.根据权利要求3所述的制造RRAM器件的方法，其特征在于，所述物理气相沉积工艺以从下至上溅射功率逐渐降低的方式逐层沉积金属层以形成致密度逐渐减小的多层结构的金属层。
5.根据权利要求4所述的制造RRAM器件的方法，其特征在于，从下至上每次溅射功率降低的幅度是上一次溅射功率的5％至20％之间。
6.根据权利要求1所述的制造RRAM器件的方法，其特征在于，致密度逐渐减小的多层结构的金属层的层数为2层至10层之间。
7.根据权利要求1所述的制造RRAM器件的方法，其特征在于，致密度逐渐减小的多层结构的金属层的各层形成步骤在同一个工艺程式中进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011266806.7A CN112331768B (zh) | 2020-11-13 | 2020-11-13 | 制造rram器件及制备渐变绝缘层结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011266806.7A CN112331768B (zh) | 2020-11-13 | 2020-11-13 | 制造rram器件及制备渐变绝缘层结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331768A CN112331768A (zh) | 2021-02-05 |
| CN112331768B true CN112331768B (zh) | 2023-02-03 |
Family
ID=74317556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011266806.7A Active CN112331768B (zh) | 2020-11-13 | 2020-11-13 | 制造rram器件及制备渐变绝缘层结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331768B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105383A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| CN101621114A (zh) * | 2009-07-21 | 2010-01-06 | 中国科学院上海硅酸盐研究所 | 一类氧化物多层梯度薄膜及其构建的rram元器件 |
| CN103606625A (zh) * | 2013-11-28 | 2014-02-26 | 北京大学 | 高一致性低功耗阻变存储器及制备方法 |
| CN105514263A (zh) * | 2014-09-23 | 2016-04-20 | 中芯国际集成电路制造(北京)有限公司 | 阻变式存储器单元及其制造方法和阻变式存储器 |
| US10164182B1 (en) * | 2017-06-26 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switching layer scheme to enhance RRAM performance |
| EP3731278A1 (en) * | 2019-04-26 | 2020-10-28 | INTEL Corporation | Resistive random-access memory devices and methods of fabrication |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8362454B2 (en) * | 2008-08-12 | 2013-01-29 | Industrial Technology Research Institute | Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same |
| US20170287555A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Resistive random access memory cell having bottom-side oel layer and/or optimized access signaling |
-
2020
- 2020-11-13 CN CN202011266806.7A patent/CN112331768B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105383A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| CN101621114A (zh) * | 2009-07-21 | 2010-01-06 | 中国科学院上海硅酸盐研究所 | 一类氧化物多层梯度薄膜及其构建的rram元器件 |
| CN103606625A (zh) * | 2013-11-28 | 2014-02-26 | 北京大学 | 高一致性低功耗阻变存储器及制备方法 |
| CN105514263A (zh) * | 2014-09-23 | 2016-04-20 | 中芯国际集成电路制造(北京)有限公司 | 阻变式存储器单元及其制造方法和阻变式存储器 |
| US10164182B1 (en) * | 2017-06-26 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switching layer scheme to enhance RRAM performance |
| EP3731278A1 (en) * | 2019-04-26 | 2020-10-28 | INTEL Corporation | Resistive random-access memory devices and methods of fabrication |
Non-Patent Citations (1)
| Title |
|---|
| "致密度对MoSi2材料高温氧化行为的影响";颜建辉等;《粉末冶金技术》;20061231;第24卷(第6期);第405页第1栏第5行-第406页第1栏倒数第1行 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331768A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8847192B2 (en) | Resistive switching devices having alloyed electrodes and methods of formation thereof | |
| US8710484B2 (en) | Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device | |
| US7615446B2 (en) | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof | |
| CN102576709B (zh) | 非易失性存储装置及其制造方法 | |
| KR101570903B1 (ko) | 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법 | |
| US20120235112A1 (en) | Resistive switching memory and method for manufacturing the same | |
| US20080007988A1 (en) | Non-volatile memory device including variable resistance material and method of fabricating the same | |
| WO2016123881A1 (zh) | 非挥发性阻变存储器件及其制备方法 | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| KR20190048659A (ko) | 강유전성 메모리 소자 및 이의 제조 방법 | |
| TWI612701B (zh) | 導電橋接式隨機存取記憶體及其製造方法 | |
| TW201143081A (en) | Memory element and memory device | |
| US20140264225A1 (en) | Resistance-variable memory device | |
| US11114504B1 (en) | Semiconductor device including variable resistance layer | |
| CN109411602A (zh) | 氧化钽基阻变存储器及其制造方法 | |
| US9917250B2 (en) | Switching device, method of fabricating the same, and resistive random access memory including the switching device as a selection device | |
| US20210257409A1 (en) | Nonvolatile memory device having resistance change layer and method of operating the same | |
| US20130228737A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing same | |
| CN101420012A (zh) | 嵌入纳米晶颗粒的非挥发电阻转变型存储器 | |
| US11145812B2 (en) | Resistive random access memory device | |
| US9831426B2 (en) | CBRAM device and manufacturing method thereof | |
| US11482667B2 (en) | Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers | |
| JPWO2010073897A1 (ja) | 抵抗変化素子 | |
| CN112331768B (zh) | 制造rram器件及制备渐变绝缘层结构的方法 | |
| US9118005B2 (en) | Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |