JP5537524B2

JP5537524B2 - 抵抗変化メモリ

Info

Publication number: JP5537524B2
Application number: JP2011207445A
Authority: JP
Inventors: 崎博久川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-22
Filing date: 2011-09-22
Publication date: 2014-07-02
Anticipated expiration: 2031-09-22
Also published as: US8969846B2; US20130075686A1; US20150008388A1; US8809830B2; JP2013069869A

Description

本発明の実施形態は、抵抗変化メモリに関する。

不揮発半導体記憶装置として、抵抗変化メモリが知られている。抵抗変化メモリは抵抗変化層を２つの電極で挟んだ２端子の抵抗変化素子を記憶素子とするメモリである。この抵抗変化メモリにおいては、電極間に印加した電圧の履歴によって抵抗変化層が高抵抗状態と低抵抗状態の間を可逆的に変化することを利用して情報の書き込みと消去を行う。２電極間の電圧を切っても抵抗変化層の抵抗状態は保持されるため、抵抗変化メモリは不揮発性メモリの一種である。

抵抗変化素子は抵抗変化層および電極の種類によっていくつかの種類に分類される。例えば、遷移金属酸化物の酸素欠損の移動を利用した酸化還元型抵抗変化素子および抵抗変化層の内部の金属等のイオンの移動を利用したイオン伝導型抵抗変化素子等がある。

Sung Hyun Jo and Wei Lu, Nano Letters 8, no.2, pp.392-397 (2008)

本発明が解決しようとする課題は、低電流動作が可能で、一方向整流性および良好なデータ保持特性を有する抵抗変化メモリを提供することである。

本実施形態の抵抗変化メモリは、金属イオン源を含むイオン源電極と、対向電極と、前記イオン源電極と前記対向電極との間に設けられたアモルファスシリコン膜と、前記アモルファスシリコン膜と前記イオン源電極との間に設けられたポリシリコン膜と、を有するメモリセルを備えていることを特徴とする。

第１実施形態による抵抗変化メモリを示す断面図。図１に示す切断線Ａ−Ａで切断した第１実施形態の抵抗変化メモリの断面図。ポリシリコン膜に形成されるフィラメントの本体部を説明する図。図４（ａ）、４（ｂ）、４（ｃ）は第１実施形態の抵抗変化メモリの動作を説明する図。第２実施形態による抵抗変化メモリを示す断面図。第３実施形態による抵抗変化メモリを示す断面図。

まず、本実施形態を説明する前に本実施形態に至った経緯を説明する。

イオン伝導型抵抗変化素子を記憶素子として有するクロスポイント型抵抗変化メモリ（以下、イオンメモリともいう）は、次世代ファイルメモリ向けに検討されている。しかし、このイオンメモリは、次の３つの要件
１）低電流動作
２）バイアス印加時には電流が流れ逆バイアス印加時に電流が流れないこと（一方向整流性）
３）良好なデータ保持特性
を同時に満たすことが難しい。

１）の要件を実現するためには、抵抗変化層を挟んだ２つの電極間に形成された伝導パス（フィラメント）の抵抗率の制御が重要である。このフィラメントは可動イオンにより形成されるが、低電流駆動のために高抵抗状態を維持するには、フィラメント太さを細くすることが必要である。しかし、細いフィラメントでは、フィラメントを構成しているイオンが熱擾乱によってフィラメントから脱離し、その結果伝導パスが不連続になってしまう可能性が高い。これは、メモリセルに電圧が印加されていないときに、オン状態（低抵抗状態）からオフ状態（高抵抗状態）への遷移が容易に起こってしまうことを意味する。言い換えると、細いフィラメントはデータ保持特性が悪いことを意味する。データ保持特性の改善を図るために伝導パスを太く形成すると、例えば抵抗変化素子に書き込みを行うための電流がμＡからｍＡのオーダーに増大してしまい、動作電圧が増大する。このため、消費電力が増大する。さらに、この太いフィラメントは逆方向バイアスを印加しても容易に分解されない。このため、一方向整流性のない記憶素子となってしまう。

以下に実施形態について図面を参照して説明する。

（第１実施形態）
第１実施形態による抵抗変化メモリを図１乃至図２を参照して説明する。図１は、第１実施形態の抵抗変化メモリの断面図を示し、図２は図１に示す切断面Ａ−Ａで切断した場合の断面図を示す。

この第１実施形態の抵抗変化メモリは、クロスポイント型抵抗変化メモリであって、第１配線１００と、この第１配線１００と交差する第２配線２００との間にメモリセル（抵抗変化素子）１０が設けられている。第１配線１００は、絶縁膜２に、上面が露出するように設けられている。

メモリセル１０は第１配線１００と第２配線２００との交差領域に設けられており、第１配線１００上に設けられた抵抗変化膜１２と、抵抗変化膜１２上に設けられ例えばＡｇからなるイオン源電極１８と、を備えている。この場合、第１配線１００が対向電極となる。なお、第１配線１００と抵抗変化膜１２との間に対向電極を設けてもよい。また、第１配線１００（対向電極）と、抵抗変化膜１２との間にはバリアメタル（図示せず）を設けてもよい。抵抗変化膜１２は、例えばＮ型の不純物がドープされたアモルファスシリコン膜１４と、アモルファスシリコン膜１４上に設けられたポリシリコン膜１６と、を有している。アモルファスシリコン膜１４にドープされる不純物として、例えば窒素等が挙げられる。この窒素は例えばＮ_２Ｏガスによって導入される。また、アモルファスシリコン膜１４の膜厚はポリシリコン膜１６の膜厚よりも薄くなるように構成されている。なお、アモルファスシリコン膜１４はシリコンの微結晶を含んでいてもよい。

そして、メモリセル１０の側部には例えばＳｉＯ_２からなる層間絶縁膜３０１９が設けられている。また、第２配線２００を覆うように層間絶縁膜４０が設けられている。なお、第２配線２００は、図示しない層間絶縁膜内に埋め込むように形成し、その後、第２配線を覆うように層間絶縁膜４０を形成してもよい。

次に、第１実施形態の抵抗変化メモリの動作について図３乃至図４（ｃ）を参照して説明する。まず、上述のように構成された抵抗変化メモリにおいて、第１配線１００と第２配線２００との間に電圧を印加し、フォーミングを行う。このフォーミングは、第１配線１００に対して第２配線２００に高い電位（フォーミング電圧）を印加することにより行う。このフォーミングを行うことによって、イオン源電極１８から金属イオン（例えばＡｇイオン）１８ａがポリシリコン膜１６に放出され、図３に示すように、ポリシリコン膜１６の粒界に沿ってＡｇイオン１８ａが移動し、Ａｇイオン１８ａからなるフィラメントの本体部１７ａが形成される（図４（ａ））。また、Ａｇイオン１８ａはアモルファスシリコン膜１４内にも拡散しアモルファスシリコン膜１４の結晶欠陥にトラップされる。このフォーミングによってフィラメントの本体部１７ａが形成された後は、第１配線１００と第２配線２００との間に印加する電圧によって、抵抗変化膜１２が高抵抗状態と低抵抗状態をスイッチングするようになる。ここでの抵抗変化膜１２の高抵抗状態はフィラメントの本体部１７ａの形成前の電気抵抗率よりも抵抗率が低い。

例えば、フォーミング後に、フォーミング電圧より低いが第１配線１００に対して第２配線２００に高い電位を印加すると、図４（ａ）に示すように、アモルファスシリコン膜１４内に拡散し、結晶欠陥にトラップされていたＡｇイオン１８ａがフィラメントの先端部１７ｂを形成する。すなわち、本体部１７ａと先端部１７ｂとからフィラメント１７が構成される。フィラメントの先端部１７ｂは逆ピラミッド形状となっている。すなわち、フィラメントの本体部１７ａから第１配線１００に近づくにつれて、Ａｇイオン１８ａの個数が少なくなるように分布する。この分布は、少なくとも１個のＡｇイオンを備えていている分布であってもよい。そして、第１配線１００からの電子が、フィラメントの先端部１７ｂを構成するＡｇイオン１８ａを介してホッピング伝導し、フィラメントの本体部１７ａに到達する。フィラメント１７の本体部１７ａに到達した電子は本体部１７ａ介してイオン源電極１８および第２配線２００に流れる。これにより、抵抗変化層１２は低抵抗状態（セット状態）となる。このように、アモルファスシリコン膜１４にはＡｇイオン１８ａからなるホッピング伝導部１７ｂが形成され、ポリシリコン膜１６にはＡｇイオン１８ａかなるメタリック伝導部１７ａが形成される。

図４（ａ）に示す状態において、第２配線２００に印加する電位を下げて第１配線１００に対して正電位となるようにすると、逆ピラミッド状の先端部１７ｂを構成していたＡｇイオン１８ａは、アモルファスシリコン膜１４中に拡散する。しかし、図４（ｂ）に示すように、拡散したＡｇイオン１８ａの多くは本体部１７ａの近くに存在する。このため、第１配線１００からの電子はアモルファスシリコン膜１４をトンネルし、本体部１７ａに到達する。そして、フィラメント１７の本体部１７ａに到達した電子は本体部１７ａ介してイオン源電極１８および第２配線２００に流れる。すなわち、図４（ｂ）に示す状態では、トンネル電流が流れる。このとき、抵抗変化層１２は低抵抗状態より高く、後述する高抵抗状態と同じかより低い抵抗を有する。図４（ｂ）に示すようにトンネル電流が流れる状態は弱リセット状態とも呼ばれる。

図４（ｂ）に示す状態において、第２配線２００の電位を第１配線１００の電位と同じかまたは低くすると、フィラメント１７の本体部１７ａの近くに存在していた多くのＡｇイオン１８ａは、本体部１７ａのそばを離れ、アモルファスシリコン膜１４中を広く分布する、すなわち分散するようになり、抵抗変化膜１２は高抵抗状態（リセット状態）となる。

なお、図４（ａ）乃至図４（ｃ）に示すいずれの状態においても、抵抗変化膜１２中のＡｇ原子（Ａｇイオン）の濃度は、イオン源電極１８に近い領域では高く、第１配線１００に近い領域では低く、その間の領域ではそれらの中間の値となる分布を有している。すなわち、イオン源電極１８から第１配線１００に向かうにつれてＡｇ原子の濃度は減少する分布を有する。

このように構成された第１実施形態の抵抗変化メモリにおいては、抵抗変化膜１２を流れる電流は、フィラメント１７の最も細い領域によって制限され、これにより低電流駆動が可能となる。

また、第１実施形態においては、フィラメント１７の先端部１７ｂにある金属イオン（原子）は、印加された逆バイアスによってフィラメント１７の本体部１７ａから脱離し、フィラメント１７の先端部１７ｂが形成しない（図４（ｃ））。つまり、第１配線１００に対して第２配線に印加する電位を正にすると、先端部１７ｂがアモルファスシリコン膜１４内に形成されて、電流が流れる。これに対して、第１配線１００に対して第２配線に印加する電位を同じかまたは負にすると、先端部１７ｂが形成されず、一方向整流性の実現が容易である。ここで、「比較的容易」ということは、フィラメントの本体部１７ａ中の金属イオン（原子）を印加電圧によって可動させ、そのフィラメントを不連続とせしめることに比べて容易であることを意味する。

また、第１実施形態においては、フィラメント１７の先端部１７ｂを対向電極１００の付近に配置しかつアモルファスシリコン膜１４の層厚をポリシリコン膜１６の膜厚よりも薄くしているので、先端部１７ｂの長さを本体部１７ａの長さに比べて短くすることができる。これにより、抵抗変化膜１２が一層のときのように抵抗変化膜全体に細いフィラメントができてしまう場合に比べて、大幅なデータ保持特性の改善が可能である。

また、第１実施形態においては、先端部１７ｂの長さが本体部１７ａの長さに比べて短いので、待機（Ｓｔａｎｄ−ｂｙ）状態のときに、フィラメント１７の先端部１７ｂが形成されなくなったとしても、読み出し時にアモルファスシリコン膜１４に印加される電界によって、金属イオン（原子）が本体部１７ａに比較的高速に再付着し、先端部１７ｂが再び形成され、伝導パスが連続となる。したがって、抵抗変化膜が一層である場合に比べて、フィラメント１７の再生にかかる時間を確実に短くすることができる。

更に、セット電圧（高抵抗状態から低抵抗状態にする電圧）はアモルファスシリコン膜１４の膜厚に依存するので、アモルファスシリコン膜１４の膜厚がポリシリコン膜１６よりも薄い本実施形態においては、アモルファスシリコン膜１４の膜厚のばらつきも小さくなる。このため、セット電圧のばらつきが減少する。

なお、本実施形態において、メモリセル１０の構成する膜の積層順序を逆にしてもよい。すなわち、第１配線１００上にイオン源電極１８を形成し、イオン源電極１８上にポリシリコン膜１６を形成し、ポリシリコン膜１６上にアモルファスシリコン膜１４を設け、アモルファスシリコン膜１４上に第２配線２００を形成してもよい。この場合、第２配線２００が対向電極となる。なお、第２配線２００と、アモルファスシリコン層１４との間に対向電極を設けてもよい。

また、第２配線２００の上方に、第２配線２００と交差する第３配線を設け、第２配線２００と第３配線との交差領域に、本実施形態に係るメモリセル１０と逆の順序で積層されたメモリセルを設けてもよい。

以上説明したように、第１実施形態によれば、低電流動作が可能で、一方向整流性および良好なデータ保持特性を有する抵抗変化メモリを提供することができる。

（第２実施形態）
第２実施形態による抵抗変化メモリの断面図を図５に示す。この第２実施形態の抵抗変化メモリは、図１に示す第１実施形態において、アモルファスシリコン膜１４として、例えばＮ型の不純物がドープされたアモルファスシリコン層１４ａ、１４ｂの２層構造を有する構成としたものである。なお、アモルファスシリコン層１４ａ、１４ｂは微結晶シリコンを含んでいてもよい。アモルファスシリコン層１４ａが第１配線１００上に形成され、アモルファスシリコン層１４ｂはアモルファスシリコン層１４ａ上に形成される。そして、アモルファスシリコン層１４ａのグレインサイズはアモルファスシリコン層１４ｂのグレインサイズよりも大きい。

このように構成された第２実施形態の抵抗変化メモリにおいては、より小さいグレインサイズを持つアモルファスシリコン層１４ｂによって、ポリシリコン膜１６中に存在している金属イオンがアモルファスシリコン層１４ａ中へ拡散することを抑制できる。つまり小さいグレインサイズを持つアモルファスシリコン層１４ｂがフィルターのような役割を果たして、ポリシリコン膜１６から大きなグレインサイズを持つアモルファスシリコン層１４ａへ容易に金属イオンが拡散できないようにしている。そのことで、大きなグレインサイズを持つアモルファスシリコン層１４ａ中に太いフィラメントが形成されにくくなる。

なお、第２実施形態においても、抵抗変化層１２中のＡｇ原子（Ａｇイオン）の濃度は、イオン源電極１８に近い領域では高く、第１配線１００に近い領域では低く、その間の領域ではそれらの中間の値となる分布を有している。すなわち、イオン源電極１８から第１配線１００に向かうにつれてＡｇ原子の濃度は減少する分布を有する。

この第２実施形態も第１実施形態と同様に、低電流動作が可能で、一方向整流性および良好なデータ保持特性を有する抵抗変化メモリを提供することができる。

（第３実施形態）
第３実施形態による抵抗変化メモリの断面図を図６に示す。この第３実施形態の抵抗変化メモリは、図１に示す第１実施形態において、アモルファスシリコン膜１４として、アモルファスシリコン層とシリコン微結晶層との積層構造を有する積層膜１５に置き換えた構成としたものである。積層膜１５は、例えばＮ型の不純物がドープされたアモルファスシリコン層１５ａ、シリコン微結晶層１５ｂ、例えばＮ型の不純物がドープされたアモルファスシリコン層１５ｃ、およびシリコン微結晶層１５ｄがこの順序で積層された構成を有している。シリコン微結晶層はシリコン微結晶を有し、シリコン微結晶は、例えばグレインサイズが１ｎｍ〜２．５ｎｍのグレインを有するシリコンを意味する。アモルファスシリコン層１５ａ、１５ｃはシリコン微結晶を含んでいてもよい。

シリコン微結晶層１５ｂ、１５ｄによってＡｇの拡散を抑制する。アモルファスシリコン層１５ａのグレインサイズはポリシリコン膜１６のグレインサイズよりも小さく、アモルファスシリコン層１５ｃのグレインサイズよりも大きい。アモルファスシリコン層１５ｃのグレインサイズはシリコン微結晶層１５ｂ、１５ｄのグレインサイズよりも大きい。また、アモルファスシリコン層１５ａの結晶欠陥密度は、アモルファスシリコン層１５ｃの結晶欠陥密度よりも大きいため、伝導パスを形成するＡｇイオンが容易に脱離し抜け、ホッピング障壁が小さい。このため、シリコン層１５ａ中に形成されたフィラメントは不連続になりやすいが、アモルファスシリコン層１５ａに膜厚は十分に薄いので、トンネル現象によって電流は流れる。

セット電圧により、Ａｇイオンがアモルファスシリコン層１５ｃの結晶欠陥にトラップされ、飛び石状の伝導パスが形成されるので、アモルファスシリコン層１５ｃにはホッピング伝導部が形成される。

なお、積層膜１５は、アモルファスシリコン層１５ａ、１５ｃにドープされる不純物、例えば、Ｎ_２Ｏの量を調整することにより形成することができる。例えば、積層膜１５は、Ｎ_２Ｏの流量を、アモルファスシリコン層を形成するときに少なくし、シリコン微結晶層を形成するときに大きくするように形成すればよい。

また、第３実施形態においても、抵抗変化層１２中のＡｇ原子（Ａｇイオン）の濃度は、イオン源電極１８に近い領域では高く、第１配線１００に近い領域では低く、その間の領域ではそれらの中間の値となる分布を有している。すなわち、イオン源電極１８から第１配線１００に向かうにつれてＡｇ原子の濃度は減少する分布を有する。

この第３実施形態も第１実施形態と同様に、低電流動作が可能で、一方向整流性および良好なデータ保持特性を有する抵抗変化メモリを提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

２絶縁膜
１０メモリセル
１２抵抗変化膜
１４アモルファスシリコン膜
１４ａアモルファスシリコン層
１４ｂアモルファスシリコン層
１５積層膜
１５ａアモルファスシリコン層
１５ｂシリコン微結晶層
１５ｃアモルファスシリコン層
１５ｄシリコン微結晶層
１６ポリシリコン膜
１７フィラメント
１７ａ本体部（メタリック伝導部）
１７ｂ先端部（ホッピング伝導部）
１８イオン源電極
３０層間絶縁膜
４０層間絶縁膜
１００第１配線
２００第２配線

Claims

金属イオン源を含むイオン源電極と、
対向電極と、
前記イオン源電極と前記対向電極との間に設けられたアモルファスシリコン膜と、
前記アモルファスシリコン膜と前記イオン源電極との間に設けられ、前記金属イオン源を含むフィラメント本体部を有するポリシリコン膜と、
を有するメモリセルを備え、
前記ポリシリコン膜および前記アモルファスシリコン膜中の前記金属イオン源の濃度は、前記イオン源電極から前記対向電極に向かうにつれて減少する抵抗変化メモリ。
前記アモルファスシリコン膜は、第１アモルファスシリコン層と、前記第１アモルファスシリコン層と前記ポリシリコン膜との間に設けられ前記第１アモルファスシリコン層よりもグレインサイズが小さい第２アモルファスシリコン層と、を備えている請求項１記載の抵抗変化メモリ。
前記第１アモルファスシリコン層と前記第２アモルファスシリコン層との間に設けられた第１シリコン微結晶層と、前記第２アモルファスシリコン層と前記ポリシリコン膜との間に設けられた第２シリコン微結晶層と、を更に備えている請求項２記載の抵抗変化メモリ。
前記ポリシリコン膜中の金属イオン濃度は前記アモルファスシリコン膜中の濃度よりも高い請求項１乃至３のいずれかに記載の抵抗変化メモリ。
前記アモルファスシリコン膜の膜厚は前記ポリシリコン膜の膜厚より薄い請求項１乃至４のいずれかに記載の抵抗変化メモリ。