CN105826466A - 改进的电阻式随机存取存储器（rram）结构 - Google Patents

改进的电阻式随机存取存储器（rram）结构 Download PDF

Info

Publication number
CN105826466A
CN105826466A CN201510755878.0A CN201510755878A CN105826466A CN 105826466 A CN105826466 A CN 105826466A CN 201510755878 A CN201510755878 A CN 201510755878A CN 105826466 A CN105826466 A CN 105826466A
Authority
CN
China
Prior art keywords
layer
oxide
rram
basic unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510755878.0A
Other languages
English (en)
Other versions
CN105826466B (zh
Inventor
金海光
蔡嘉雄
梁晋玮
蔡正原
林杏莲
杨晋杰
朱文定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105826466A publication Critical patent/CN105826466A/zh
Application granted granted Critical
Publication of CN105826466B publication Critical patent/CN105826466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供了具有基于V族氧化物和氧化铪的高κ层的电阻式随机存取存储器(RRAM)单元。RRAM单元包括底部电极层；V族氧化物层，布置在底部电极层上方；和氧化铪基层，布置在V族氧化物层上方并且邻接V族氧化物层。RRAM单元还包括覆盖层，布置在氧化铪基层上方并且邻接氧化铪基层；以及顶部电极层，布置在覆盖层上方。还提供了一种用于制备RRAM单元的方法。本发明实施例涉及改进的电阻式随机存取存储器(RRAM)结构。

Description

改进的电阻式随机存取存储器（RRAM）结构
技术领域
本发明实施例涉及改进的电阻式随机存取存储器(RRAM)结构。
背景技术
许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在断电的情况下存储数据，而易失性存储器不能在断电的情况下存储数据。电阻式随机存取存储器(RRAM)由于其简单的结构和它的与互补金属氧化物半导体(CMOS)逻辑制造工艺的兼容性，是一种用于下一代非易失性存储器的有前途的候选者。
发明内容
根据本发明的一些实施例，提供了一种电阻式随机存取存储器(RRAM)单元，包括：底部电极层；V族氧化物层，布置在所述底部电极层上方；氧化铪基层，布置在所述V族氧化物层上方并且邻接所述V族氧化物层；覆盖层，布置在所述氧化铪基层上方并且邻接所述氧化铪基层；以及顶部电极层，布置在所述覆盖层上方。
根据本发明的另一些实施例，还提供了一种用于制造电阻式随机存取存储器(RRAM)单元的方法，所述方法包括：形成RRAM堆叠件，所述RRAM堆叠件包括按照顺序堆叠的底部电极层、V族氧化物层、氧化铪基层、覆盖层和顶部电极层；形成掩蔽所述RRAM堆叠件的器件区的硬掩模层；根据所述硬掩模层实施所述顶部电极层和所述覆盖层的第一蚀刻，其中，所述第一蚀刻延伸至所述氧化铪基层；以及实施所述底部电极层、所述V族氧化物层和所述氧化铪基层的第二蚀刻。
根据本发明的又一些实施例，还提供了一种电阻式随机存取存储器(RRAM)单元的集成电路，所述集成电路包括：底部电极层；高κ层，具有可变电阻和超过3.9的介电常数，其中，所述高κ层包括：V族氧化物层，布置在所述底部电极层上方；和氧化铪基层，邻接所述V族氧化物层；和覆盖层，布置在所述氧化铪基层上方；以及顶部电极层，布置在所述覆盖层上方。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增加或减少。
图1A示出了包括电阻式随机存取存储器(RRAM)单元的半导体结构或集成电路的一些实施例的截面图，RRAM单元包括基于V族氧化物和氧化铪的高Κ层。
图1B示出了图1A的高κ层的一些实施例的放大的截面图。
图2示出了用于制造包括RRAM单元的半导体结构或集成电路的方法的一些实施例的流程图，RRAM单元包括基于V族氧化物和氧化铪的高Κ层。
图3至图16示出了处于各个制造阶段的半导体结构或集成电路的一些实施例的一系列截面图，半导体结构或集成电路包括具有基于V族氧化物和氧化铪的高κ层的RRAM单元。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同实施例或实例。下文中，将描述组件和布置的具体实例，以简化本发明。当然，这些仅仅是实例而不意为限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触而形成的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述的实施例和/或结构之间的关系。
而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
电阻式随机存取存储器(RRAM)单元包括堆叠在顶部电极和底部电极之间的数据存储区(例如，包括高κ层的区域)和离子库区(例如，包括高κ层和覆盖层的区域)。数据存储区包括代表数据的单元(诸如数据的位)的可变电阻。离子库区存储对应于氧空位的氧离子，其通过限定一个或多个导电细丝有利于数据存储区内的电阻变化。例如，当氧离子从离子库区移动至数据存储区时，氧离子填充氧空位，打破导电细丝并且可变电阻移动至高电阻状态。当氧离子从数据存储区移动至离子库区时，氧离子留下氧空位并且重组导电细丝。在重组导电细丝后，可变电阻移动到低电阻状态。
通常依据一个或多个性能标准来量化RRAM单元的性能，诸如切换窗口、数据保持、和持久性。RRAM单元的切换窗口是在高和低电阻状态中的数据存储区的电阻(或在读出电压处流动的电流)之间的差异。切换窗口越大，RRAM单元的性能越好。RRAM单元的数据保持是RRAM单元可以存储数据的时间的量。数据保持期越高，RRAM单元的性能越好。RRAM单元的耐久性是在违背故障率之前，RRAM阵列可以实施的置位/复位循环的数量。例如，RRAM阵列在具有小于1％的故障率的情况下，可以具有10000置位/复位循环的耐久性。耐久性越大，RRAM单元的性能越好。
在设计RRAM单元中，在不同的性能标准之间通常存在权衡。例如，采用氧化铪(HfO)基数据存储区的RRAM单元往往有较好的耐久性，但是具有较差的数据保留。此外，由于较大的导电细丝，这种RRAM单元通常具有较小至不存在的切换窗口。作为另一个实例，采用V族氧化物基数据存储区的RRAM单元通常具有良好的数据保留，但是较差的耐久性。此外，由于较小的细丝尺寸，这种RRAM单元经常具有较小的切换窗口。
综上所述，与具有HfO基数据存储区和V族氧化物基数据存储区的RRAM单元相比，本申请涉及具有改进的耐久性和数据保留的RRAM单元以及增大的切换窗口。本申请的改进的RRAM单元包括布置在顶部和底部电极之间的离子库区和数据存储区。离子库区位于数据存储区上面并且直接邻接数据存储区。此外，离子水库区包括高κ层(即，具有超过3.9的介电常数κ的层)的上部区域，和位于高κ层上面并且直接邻接高κ层的覆盖层。高κ层包括布置在V族氧化物层上方并邻接V族氧化物层的HfO基层。HfO基层包括铪，氧化物以及在一些实施例中的一种或多种额外的元素。同样，V族氧化物层包括V族元素，氧化物，以及，在一些实施例中的一种或多种额外的元素。数据存储区包括位于高κ层的上部区域下面并且邻接高κ层的上部区域的高κ层的下部区域。通常情况下，下部区域包括HfO基层和V族氧化物层的至少一个区域。
相比于采用HfO基层或V族氧化物层的RRAM单元，通过将HfO基层和V族氧化物层用于数据存储，改进的RRAM单元有利地具有较大的切换窗口(例如，大50-80％)。而这些其他RRAM单元具有比较大或比较小的细丝尺寸，改进的RRAM单元具有较大和较小的细丝尺寸，其共同地用作中间大小的导电细丝。此外，相比于采用HfO基层或V族氧化物层的RRAM单元，改进的RRAM单元有利地具有改进的耐久性和数据保留。
参考图1A，提供了包括RRAM单元102的半导体结构或集成电路的一些实施例的截面图100’。RRAM单元102布置在半导体衬底(未显示)上方，其中，后段制程(BEOL)金属化堆叠件的底部互连结构104(部分显示)布置在RRAM单元102和半导体衬底之间。底部互连结构104包括堆叠在底部层间介电(ILD)层108内的一个或多个底部金属化层106。例如，底部ILD层108可以是氧化物或极低κ电介质(即，介电常数κ小于2的电介质)，并且例如，底部金属化层106可以是金属，诸如铜或钨。
RRAM单元102的底部电极层110布置在底部互连结构104上方。此外，底部电极层110布置为通过RRAM单元102的扩散阻挡层112与底部互连结构104电通信，RRAM单元102的扩散阻挡层112布置在底部电极层110和底部互连结构104之间。扩散阻挡层112防止材料在底部互连结构104和底部电极层110之间扩散。扩散阻挡层112包括顶部区域114和底部区域116。底部区域116包括比顶部区域114更小的覆盖区并且从顶部区域114穿过绝缘层118垂直向下延伸至底部互连结构104，绝缘层118密封RRAM单元102。底部电极层110可以为导电材料，诸如氮化钛、氮化钽。例如，扩散阻挡层112可以是导电材料，诸如铂，铱，钌或钨。例如，绝缘层118可以是介电材料，诸如二氧化硅或氮化硅。
高κ层120(即，介电常数κ大于3.9的层)布置在底部电极层110上方。高κ层120包括布置在V族氧化物层124上方并且邻接V族氧化物层124的HfO基层122。在一些实施例中，HfO基层122是约15-40埃，和/或V族氧化物层124是约5-40埃。HfO基层122可以限制于铪和氧化物(例如，HfO2)，或者可以包括铪、氧化物和一种或多种额外的元素(例如，氧化铪硅(HfSiO)，氧化铪钛(HfTiO)，氧化铪钽(HfTaO)或者HfAlO)。V族氧化物层124可以限制于V族元素和氧化物(例如，氧化铌(NbO)，氧化钒(VO)，或TaO)，或者可以包括V族元素、氧化物和一种或多种额外的元素(例如钛，氧化钽钛(TaTiO)或TaAlO)。
覆盖层126布置在高κ层120的HfO基层122上方并且邻接高κ层120的HfO基层122。覆盖层126具有比高κ层120更小的覆盖区，以及具有比高κ层120更低的氧浓度。由于覆盖层126中的较低的氧浓度，覆盖层126与高κ层120反应以从高κ层120提取氧。从高κ层120提取氧的深度将高κ层120分为上部区域和下部区域(由虚线L标定)，并且取决于覆盖层126的厚度和材料而变化。然而，通常地，该深度限制于HfO基层122。例如，覆盖层126可以是金属或金属氧化物，诸如钛，铪，钽，或铝。
参考图1B，提供了图1A的一些示例性半导体结构或集成电路的放大的截面图100”。高κ层120的下部区域限定RRAM单元102的数据存储区域128。数据存储区域128具有表示数据的单元(诸如数据的位)的可变电阻。取决于数据存储区128的一个或多个导电细丝130是打开或是部分闭合，该可变电阻在相对低电阻状态和相对高电阻状态之间变化。例如，当导电长丝130处于打开状态时，可变电阻为处于低电阻状态，而当导电长丝130处于部分关闭时，可变电阻处于相对较高的电阻状态。导电细丝130在数据存储区域128的顶面和底面之间延伸，并且对应于在数据存储区域128的顶面和底面之间对准的氧空位。在一些实施例中，导电细丝130从大约与数据存储区128的顶面平齐的位置处延伸至大约与数据存储区128的底面平齐的位置处。在其他实施例中，导电细丝130从大约与高κ层120的顶面平齐的位置处延伸至大约与高κ层120的底面平齐的位置处。导电细丝130包括上部和下部区域，并且该上部和下部区域通过HfO基层122和V族氧化物层124之间的界面来划分界线。
覆盖层126和高κ层120的上部区域共同地限定RRAM单元102的离子库区132，RRAM单元102的离子库区132位于数据存储区域128上面并且邻接数据存储区域128。离子库区132存储氧离子以利于数据存储区域128内的电阻变化。通常通过在离子库区132和数据存储区域128的两端施加电压以使氧离子在离子库区132和数据存储区域128之间移动来实施电阻变化。当施加复位电压(例如，相对于读出电压的高负电压)时，氧离子从离子库区域132移动到数据存储区128，从而与导电细丝130的氧空位结合并且使导电细丝130部分断裂(从而使得导电细丝部分地形成)。这一重组开始于导电细丝130的下部区域并且移动向导电细丝130的上部区域。当施加置位电压(例如，相对于读出电压的高正电压)时，氧离子从数据存储区128移动到离子储区域132，从而形成用于形成导电细丝130的氧空位。
导电细丝130的上部区域延伸以具有比导电细丝130的下部区域更大的覆盖区。例如，HfO基层122可以允许导电细丝形成为具有第一宽度，而V族氧化物层124可以允许导电细丝形成为具有比第一宽度更小的第二宽度。HfO基层122中的较大的导电细丝提供用于高和低数据状态的高电流，这引起数据状态之间的较小的切换窗口。同样，V族氧化物层124中的较小的导电细丝提供用于高和低数据状态的低电流，这引起数据状态之间的较小的切换窗口。通过采用HfO基层122和V族氧化物层124用于数据存储，RRAM单元102将HfO基RRAM单元(对应于导电细丝130的上部区域)的较大细丝尺寸与V族氧化物基RRAM单元(对应于导电细丝130的下部区域)的较小细丝尺寸结合在一起。较大和较小的细丝尺寸共同地用作中间细丝尺寸，这有利地提供了比采用HfO基层和V族氧化物层中的一个或另一个的RRAM单元更大的切换窗口(例如，大50-80％)。
此外，V族氧化物层124提供比HfO基层122更好的保留，而HfO基层122提供比V族氧化物层124更好的耐久性。通过采用HfO基层122和V族氧化物层124用于数据存储，相比于采用HfO基层和V族氧化物层中的一个或另一个的RRAM单元，RRAM单元102有利地具有改进的耐久性和数据保留的组合。当HfO基层122限制于铪和氧化物，RRAM单元102改进HfO基和V族基RRAM单元的耐久性，并且当HfO基层122包括铪、氧化物以及一种或多种额外的元素时，诸如HfTaO，RRAM单元102甚至进一步提高HfO基和V族基RRAM单元的耐久性。
回到图1A，RRAM单元102的顶部电极层134布置在覆盖层126上方，并且RRAM单元102的硬掩模层136布置在覆盖层126的上方。硬掩模层136是来自RRAM单元102的制造的残余材料。例如，顶部电极层134可以是诸如掺杂的多晶硅、氮化钛、氮化钽、铂、铱或钨的导电材料。此外，例如，硬掩模层136可以是诸如二氧化硅或氮化硅的电介质。
在一些实施例中，RRAM单元102的侧壁间隔层138沿着覆盖层126，硬掩模层136，和顶部电极层134的侧壁围绕覆盖层126，硬掩模层136，和顶部电极层134。侧壁间隔层138防止顶部和底部电极层110，134之间的泄漏并且在RRAM单元102的制造期间用于限定底部电极层110、高κ层120和扩散阻挡层112的覆盖区。例如，侧壁间隔层138可以是氮化硅或多层氧化物-氮化物-氧化物膜。
BEOL金属化堆叠件的顶部互连结构140布置在底部互连结构104上方。顶部互连结构140包括围绕绝缘层118的顶部ILD层142和位于顶部ILD层142上面的顶部金属化层144。此外，顶部互连结构包括从顶部金属化层144穿过顶部ILD层142、绝缘层118和硬掩模层136至顶部电极层134的通孔146，以将顶部电极层134电连接至顶部金属化层144。例如，顶部ILD层142可以是氧化物或极低κ电介质，并且例如，顶部金属化层144和通孔146可以是诸如铜、铝或钨的金属。
参考图2，流程图200提供了用于制造具有基于V族氧化物和氧化铪的高κ层的RRAM单元的半导体结构或集成电路的方法的一些实施例。
在步骤202中，提供底部互连结构，底部互连结构具有底部ILD层和被底部ILD层横向围绕的底部金属化层。
在步骤204中，在底部互连结构上方形成底部绝缘层。底部绝缘层包括暴露底部金属化层的开口。
在步骤206中，形成RRAM堆叠件。RRAM堆叠件包括按照顺序堆叠在底部绝缘层上方并且填充开口的阻挡层、底部电极层、V族氧化物层、氧化铪基层、覆盖层和顶部电极层。
在步骤208中，在RRAM堆叠件上方形成硬掩模层，并且硬掩模层掩蔽RRAM堆叠件的器件区。
在步骤210中，根据硬掩模层实施第一蚀刻以蚀刻顶部电极层和覆盖层。第一蚀刻终止于氧化铪基层。
在步骤212中，形成从氧化铪基层上方沿着剩余的覆盖层和顶部电极层和硬掩模层的侧壁延伸至低于硬掩模层的顶面或大约与硬掩模层的顶面平齐处的侧壁间隔层。
在步骤214中，穿过未被硬掩模层和侧壁间隔层掩蔽的氧化铪基层、V族氧化物层、底部电极层和阻挡层的区域实施第二蚀刻。
在步骤216中，在底部绝缘层上方形成顶部绝缘层，并且顶部绝缘层作为剩余的阻挡层、底部电极层、V族氧化物层和氧化铪基层、侧壁间隔层和硬掩模层的衬垫。
在步骤218中，形成顶部互连结构。顶部互连结构包括围绕顶部绝缘层的顶部ILD层、位于顶部ILD层上面的顶部金属化层和在顶部金属化层和剩余的顶部电极层之间延伸的通孔。
在步骤220中，在剩余的顶部和底部电极层两端施加形成电压以在剩余的氧化铪基层和V族氧化物层中形成导电细丝。
虽然所公开的方法(例如，通过流程图200描述的方法)被示出和描述为一系列的行为或事件，但是应当理解，所示出的这些行为或事件的顺序不应解释为限制意义。例如，一些行为可以以不同的顺序发生和/或与除了本文中示出和/或描述的行为或事件的其他行为或事件同时发生。此外，并非所有示出的行为都是实施本发明的一个或多个方面或本发明的实施例所必须的。此外，可以以一个或多个单独的行为和/或阶段来执行本文中示出的一个或多个行为。
参考图3至图16，提供处于各个制造阶段的RRAM单元的半导体结构或集成电路的一些实施例的截面图以示出图2的方法。虽然结合方法来描述图3至图16，但是应当理解，在图3至图16中公开的结构不限制于该方法，相反可以单独地表示独立于该方法的结构。类似地，虽然结合图3至图16来描述该方法，但是应当理解，该方法不限制于在图3至图16中公开的结构，但是相反可以单独地代表独立于在图3至图16中公开的结构。
图3示出了对应于步骤202的一些实施例的截面图300。
如图3所示，提供底部互连结构104(部分显示)。底部互连结构104包括被底部ILD层108横向围绕的底部绝缘层106。例如，底部ILD层108可以是极低κ电介质，并且例如，底部金属化层106可以是诸如铜或钨的金属。
图4示出了对应于步骤204的一些实施例的截面图400。
如图4所示，底部绝缘层402形成在底部互连结构104上方，其中，第一开口404暴露底部金属化层106。例如，底部绝缘层402可以是诸如二氧化硅或氮化硅的电介质。在一些实施例中，用于形成底部绝缘层402的工艺包括：在底部互连结构104上方沉积中间绝缘层；在中间绝缘层上方形成光刻胶层；图案化光刻胶层以掩蔽围绕中间绝缘层的第一开口区域的中间绝缘层的区域；施加对中间绝缘层具有选择性而对图案化的光刻胶层406没有选择性的一种或多种蚀刻剂，并且持续足以蚀刻至底部互连结构104的时间段；以及去除图案化的光刻胶层406。
图5示出了对应于步骤206的一些实施例的截面图500。
如图5所示，在底部绝缘层402上方形成RRAM堆叠件并且RRAM堆叠件填充第一开口404。通过在底部绝缘层402上方形成填充第一开口404的扩散阻挡层112’来形成RRAM堆叠件。例如，扩散阻挡层112’可以是诸如多晶硅、氮化钛、氮化钽、铂、金、铱、钌或钨的导电材料。
在形成扩散阻挡层112后，依次形成底部电极层110’、V族氧化物层124’、HfO基层122’、覆盖层126、和顶部电极层134’。例如，底部电极层110’和顶部电极层134’可以是诸如掺杂的多晶硅、氮化钛、氮化钽、铂、铱、钌或钨的导电材料。例如，V族氧化物层124’可以限制于V族氧化物，诸如TaO或者诸如TaTiO的V族氧化物的衍生物。例如，HfO基层122’可以限制于HfO或者诸如HfTiO的HfO的衍生物。例如，覆盖层126’可以是金属或金属氧化物，诸如钛、铪、钽或者铝。
图6示出了对应于步骤208的一些实施例的截面图600。
如图6所示，形成掩蔽RRAM堆叠件的器件区的硬掩模层136’。例如，硬掩模层136’可以是诸如二氧化硅或氮化硅的电介质。在一些实施例中，用于形成硬掩模层136’的工艺包括：在RRAM堆叠件上方形成中间硬掩模层；在中间硬掩模层上方形成光刻胶层；图案化光刻胶层以掩蔽RRAM堆叠件的器件区；根据图案化的光刻胶层602实施至中间硬掩模层内的蚀刻；以及去除图案化的光刻胶层602。
图7示出了对应于步骤210的一些实施例的截面图700。
如图7所示，穿过顶部电极层134’和覆盖层126’的未被硬掩模层136’掩蔽的区域实施至氧化铪基层122’的第一蚀刻。在一些实施例中，用于实施第一蚀刻的工艺包括施加相对于氧化铪基层122’和/或硬掩模层136’对顶部电极层134’和覆盖层126’具有选择性的一种或多种蚀刻剂并且持续足以蚀刻至氧化铪基层122’的时间段。
图8和图9示出了对应于步骤212的一些实施例的截面图800,900。
如图8所示，在HfO基层122’上方形成侧壁间隔层138’，并且侧壁间隔层138’作为剩余的覆盖层126、顶部电极层134和硬掩模层136’的衬垫。通常，共形地形成侧壁间隔层138’。此外，例如，侧壁间隔层138’可以是氮化硅或多层氧化物-氮化物-氧化物膜。
如图9所示，实施回蚀刻以向回蚀刻侧壁间隔层138’至低于硬掩模层136’的顶面或者与硬掩模层136’的顶面大约平齐处。在实施回蚀刻中，去除侧壁间隔层138’的横向延伸以暴露硬掩模层136’的顶面和HfO基层122’的顶面。在一些实施例中，用于实施回蚀刻的工艺包括：将侧壁间隔层138’暴露于蚀刻剂，并且持续足以蚀刻穿侧壁间隔层138’的厚度的时间段。
图10示出了对应于步骤214的一些实施例的截面图1000。
如图10所示，穿过未被硬掩模层136’和剩余的侧壁间隔层138掩蔽的氧化铪基层122’、V族氧化物层124’、底部电极层110和扩散阻挡层112’的区域实施至底部绝缘层402的第二蚀刻。在一些实施例中，用于实施第二蚀刻的工艺包括：施加相对于硬掩模层136’和剩余的侧壁间隔层138对氧化铪基层122’、V族氧化物层124’、底部电极层110和扩散阻挡层112’具有选择性的一种或多种蚀刻剂，并且持续足以蚀刻至底部绝缘层402的时间段。
图11示出了对应于步骤216的一些实施例的截面图1100。
如图11所示，在底部绝缘层402上方形成顶部绝缘层1102，并且顶部绝缘层1102作为剩余的扩散阻挡层112、底部电极层110、V族氧化物层124”、HfO基层122”、侧壁间隔层138和硬掩模层136’的衬垫。例如，顶部绝缘层1102可以是诸如二氧化硅或氮化硅的介电材料。在一些实施例中，用于形成顶部绝缘层1102的工艺包括共形沉积。
图12-15示出除了对应于步骤208的一些实施例的截面图1200、1300、1400、1500。
如图12所示，在顶部绝缘层1102上方形成围绕顶部绝缘层1102的顶部ILD层142’。例如，顶部ILD层142’可以是极低κ电介质。在一些实施例中，用于形成顶部ILD层142’的工艺包括：沉积中间ILD层和对中间ILD层实施化学机械抛光(CMP)以平坦化中间ILD层的顶面。
如图13所示，穿过顶部ILD层142’、顶部绝缘层1102和硬掩模层136’的通孔区实施至剩余的顶部电极层134的第三蚀刻，以形成暴露剩余的顶部电极层134的第二开口1302。用于实施第三蚀刻的工艺可以包括：在顶部ILD层142’上方形成光刻胶层；图案化光刻胶层以掩蔽顶部ILD层142’的围绕通孔区的区域；施加对顶部ILD层142’、顶部绝缘层1102和硬掩模层136’具有选择性，但对图案化的光刻胶层1304不具有选择性的一种或多种蚀刻剂并且持续足以蚀刻至剩余的顶部电极层134的时间段；以及去除图案化的光刻胶层1304。
如图14所示，导电层1402形成在剩余的顶部ILD层142和剩余的顶部绝缘层1102’上方并且填充第二开口1302。例如，导电层1402可以是诸如铜或钨的金属。
如图15所示，穿过导电层1402的选择区，实施第四蚀刻以形成位于剩余的顶部ILD层142上方的顶部金属化层144以及在顶部金属化层144和剩余的顶部电极层134之间延伸的通孔146。用于实施第四蚀刻的工艺可以包括：在导电层1402上方形成光刻胶层；图案化光刻胶层以限定顶部金属化层144的图案；施加对导电层1402而不是图案化的光刻胶层1502具有选择性的一种或多种蚀刻剂，并持续足以蚀刻至剩余的顶部ILD层142的时间段；以及去除图案化的光刻胶层1502。
图16示出了对应于步骤220的一些实施例的截面图1600。
如图16所示，对剩余的顶部电极134和底部电极110应用形成电压以在剩余的HfO基层和V族氧化物层122”、124”中形成一个或多个导电细丝130。形成电压通常较高以促进HfO基层和V族氧化物层122”、124”中的氧离子向着顶部电极层134的迁移。基于这种迁移，氧空位对准在HfO基层和V族氧化物层122”、124”中以形成导电细丝130。
因此，从上文可以看出，本发明提供了RRAM单元。RRAM单元包括底部电极层，以及布置在底部电极层上方的V族氧化物层。此外，RRAM单元包括布置在V族氧化物层上方并且邻接V族氧化物层的氧化铪基层，布置在氧化铪基层并且邻接氧化铪基层的覆盖层，以及布置在覆盖层上方的顶部电极层。
在其他实施例中，本发明提供了一种制造RRAM单元的方法。形成RRAM堆叠件。RRAM堆叠件包括按照顺序堆叠的底部电极层、V族氧化物层、氧化铪基层、覆盖层和顶部电极层。形成掩蔽RRAM堆叠件的器件区的硬掩模层。根据硬掩模层实施顶部电极层和覆盖层的第一蚀刻。第一蚀刻延伸至氧化铪基层。实施底部电极层、V族氧化物层和氧化铪基层的第二蚀刻。
在又其他的实施例中，本发明提供了一种RRAM单元的集成电路。集成电路包括：底部电极层和高κ层。高κ层具有可变电阻和超过3.9的介电常数。此外，高κ层包括：V族氧化物层和氧化铪基层。V族氧化物层布置在底部电极层上方；并且氧化铪基层邻接V族氧化物层。该集成电路还包括布置在氧化铪基层上方的覆盖层；以及布置在覆盖层上方的顶部电极层。
根据本发明的一些实施例，提供了一种电阻式随机存取存储器(RRAM)单元，包括：底部电极层；V族氧化物层，布置在所述底部电极层上方；氧化铪基层，布置在所述V族氧化物层上方并且邻接所述V族氧化物层；覆盖层，布置在所述氧化铪基层上方并且邻接所述氧化铪基层；以及顶部电极层，布置在所述覆盖层上方。
在上述RRAM单元中，所述氧化铪基层分为上部区域和下部区域，并且其中，所述RRAM单元还包括：数据存储区，包括所述V族氧化物层和所述下部区域，并且配置为响应于外部电场而改变电阻；以及离子库区，包括所述覆盖层和所述上部区域，并且配置为存储来自所述数据存储区的氧离子。
在上述RRAM单元中，还包括：完全地或部分地形成的导电细丝，布置在所述氧化铪基层和所述V族氧化物层内，并且从所述V族氧化物层延伸至所述氧化铪基层内，其中，所述导电细丝包括通过所述氧化铪基层和所述V族氧化物层之间的界面为界限的上部区域和下部区域，并且其中，所述下部区域具有比所述上部区域更小的覆盖区。
在上述RRAM单元中，所述覆盖层具有比所述氧化铪基层更小的氧浓度，并且配置为从所述氧化铪基层提取氧。
在上述RRAM单元中，所述V族氧化物层是氧化钽、氧化铌、氧化钒、氧化钛钽和氧化铝钽之一。
在上述RRAM单元中，所述氧化铪基层由铪和氧化物组成。
在上述RRAM单元中，所述氧化铪基层包括铪、氧化物和一种或多种额外的元素。
在上述RRAM单元中，所述氧化铪基层包括氧化铝铪、氧化硅铪、氧化钛铪和氧化钽铪中的一种或多种。
在上述RRAM单元中，所述氧化铪基层为约15埃至40埃的厚度，并且其中，所述V族氧化物层为约5埃至40埃的厚度。
根据本发明的另一些实施例，还提供了一种用于制造电阻式随机存取存储器(RRAM)单元的方法，所述方法包括：形成RRAM堆叠件，所述RRAM堆叠件包括按照顺序堆叠的底部电极层、V族氧化物层、氧化铪基层、覆盖层和顶部电极层；形成掩蔽所述RRAM堆叠件的器件区的硬掩模层；根据所述硬掩模层实施所述顶部电极层和所述覆盖层的第一蚀刻，其中，所述第一蚀刻延伸至所述氧化铪基层；以及实施所述底部电极层、所述V族氧化物层和所述氧化铪基层的第二蚀刻。
在上述方法中，还包括：在所述V族氧化物层上方形成所述氧化铪基层并且所述氧化铪基层邻接所述V族氧化物层；以及在所述氧化铪基层上方形成所述覆盖层并且所述覆盖层邻接所述氧化铪基层。
在上述方法中，还包括：在所述氧化铪基层上方形成侧壁间隔层，并且所述侧壁间隔层作为剩余的所述顶部电极层和所述覆盖层以及所述硬掩模层的衬垫；以及根据所述硬掩模层和所述侧壁间隔层，实施所述底部电极层、所述V族氧化物层和所述氧化铪基层的所述第二蚀刻。
在上述方法中，还包括：在所述顶部电极层和所述底部电极层的两端施加形成电压以在所述氧化铪基层和所述V族氧化物层内形成导电细丝，并且所述导电细丝从所述V族氧化物层延伸至所述氧化铪基层内，其中，所述导电细丝包括通过所述氧化铪基层和所述V族氧化物层之间的界面为界限的上部区域和下部区域，并且其中，所述下部区域具有比所述上部区域更小的覆盖区。
在上述方法中，还包括：将所述覆盖层形成为具有比所述氧化铪基层更小的氧浓度。
在上述方法中，还包括：由氧化钽、氧化铌、氧化钒、氧化钛钽和氧化铝钽中的一种形成所述V族氧化物层。
在上述方法中，还包括：由铪、氧化物和一种或多种额外的元素形成所述氧化铪基层。
在上述方法中，还包括：从氧化铝铪、氧化硅铪、氧化钛铪和氧化钽铪中的一种或多种形成所述氧化铪基层。
在上述方法中，还包括：形成具有约15埃至40埃的厚度的所述氧化铪基层；以及形成具有约5埃至40埃的厚度的所述V族氧化物层。
在上述方法中，还包括：形成作为剩余的所述底部电极层、所述V族氧化物层和所述氧化铪基层以及所述硬掩模层的衬垫的绝缘层；在所述绝缘层上方和周围形成层间介电(ILD)层；以及在所述ILD层上方形成金属化层和形成在剩余的所述顶部电极层和所述金属化层之间延伸的通孔。
根据本发明的又一些实施例，还提供了一种电阻式随机存取存储器(RRAM)单元的集成电路，所述集成电路包括：底部电极层；高κ层，具有可变电阻和超过3.9的介电常数，其中，所述高κ层包括：V族氧化物层，布置在所述底部电极层上方；和氧化铪基层，邻接所述V族氧化物层；和覆盖层，布置在所述氧化铪基层上方；以及顶部电极层，布置在所述覆盖层上方。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解、他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到、这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下、在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种电阻式随机存取存储器(RRAM)单元，包括：
底部电极层；
V族氧化物层，布置在所述底部电极层上方；
氧化铪基层，布置在所述V族氧化物层上方并且邻接所述V族氧化物层；
覆盖层，布置在所述氧化铪基层上方并且邻接所述氧化铪基层；以及
顶部电极层，布置在所述覆盖层上方。
2.根据权利要求1所述的RRAM单元，其中，所述氧化铪基层分为上部区域和下部区域，并且其中，所述RRAM单元还包括：
数据存储区，包括所述V族氧化物层和所述下部区域，并且配置为响应于外部电场而改变电阻；以及
离子库区，包括所述覆盖层和所述上部区域，并且配置为存储来自所述数据存储区的氧离子。
3.根据权利要求1所述的RRAM单元，还包括：
完全地或部分地形成的导电细丝，布置在所述氧化铪基层和所述V族氧化物层内，并且从所述V族氧化物层延伸至所述氧化铪基层内，其中，所述导电细丝包括通过所述氧化铪基层和所述V族氧化物层之间的界面为界限的上部区域和下部区域，并且其中，所述下部区域具有比所述上部区域更小的覆盖区。
4.根据权利要求1所述的RRAM单元，其中，所述覆盖层具有比所述氧化铪基层更小的氧浓度，并且配置为从所述氧化铪基层提取氧。
5.根据权利要求1所述的RRAM单元，其中，所述V族氧化物层是氧化钽、氧化铌、氧化钒、氧化钛钽和氧化铝钽之一。
6.根据权利要求1所述的RRAM单元，其中，所述氧化铪基层由铪和氧化物组成。
7.根据权利要求1所述的RRAM单元，其中，所述氧化铪基层包括铪、氧化物和一种或多种额外的元素。
8.根据权利要求1所述的RRAM单元，其中，所述氧化铪基层包括氧化铝铪、氧化硅铪、氧化钛铪和氧化钽铪中的一种或多种。
9.一种用于制造电阻式随机存取存储器(RRAM)单元的方法，所述方法包括：
形成RRAM堆叠件，所述RRAM堆叠件包括按照顺序堆叠的底部电极层、V族氧化物层、氧化铪基层、覆盖层和顶部电极层；
形成掩蔽所述RRAM堆叠件的器件区的硬掩模层；
根据所述硬掩模层实施所述顶部电极层和所述覆盖层的第一蚀刻，其中，所述第一蚀刻延伸至所述氧化铪基层；以及
实施所述底部电极层、所述V族氧化物层和所述氧化铪基层的第二蚀刻。
10.一种电阻式随机存取存储器(RRAM)单元的集成电路，所述集成电路包括：
底部电极层；
高κ层，具有可变电阻和超过3.9的介电常数，其中，所述高κ层包括：
V族氧化物层，布置在所述底部电极层上方；和
氧化铪基层，邻接所述V族氧化物层；和
覆盖层，布置在所述氧化铪基层上方；以及
顶部电极层，布置在所述覆盖层上方。
CN201510755878.0A 2015-01-26 2015-11-09 改进的电阻式随机存取存储器(rram)结构 Active CN105826466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/605,023 US9647207B2 (en) 2015-01-26 2015-01-26 Resistive random access memory (RRAM) structure
US14/605,023 2015-01-26

Publications (2)

Publication Number Publication Date
CN105826466A true CN105826466A (zh) 2016-08-03
CN105826466B CN105826466B (zh) 2019-02-12

Family

ID=56432824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510755878.0A Active CN105826466B (zh) 2015-01-26 2015-11-09 改进的电阻式随机存取存储器(rram)结构

Country Status (3)

Country Link
US (1) US9647207B2 (zh)
KR (1) KR101671632B1 (zh)
CN (1) CN105826466B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559107B2 (en) * 2015-05-20 2017-01-31 International Businesss Machines Corporation Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element
CN107665946A (zh) * 2016-07-29 2018-02-06 联华电子股份有限公司 半导体元件及其制造方法
US9837603B1 (en) * 2016-10-12 2017-12-05 Everspin Technologies, Inc. Post-etch encapsulation for a magnetoresistive device
TWI610476B (zh) 2017-03-16 2018-01-01 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其形成方法
US10164182B1 (en) 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US10276485B2 (en) * 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10381561B2 (en) * 2018-01-10 2019-08-13 Internatoinal Business Machines Corporation Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11476416B2 (en) 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
WO2019195025A1 (en) * 2018-04-02 2019-10-10 Lam Research Corporation Capping layer for a hafnium oxide-based ferroelectric material
US10910560B2 (en) 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
US10903421B2 (en) 2018-10-01 2021-01-26 International Business Machines Corporation Controlling filament formation and location in a resistive random-access memory device
US10720580B2 (en) * 2018-10-22 2020-07-21 Globalfoundries Singapore Pte. Ltd. RRAM device and method of fabrication thereof
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN110165051A (zh) * 2019-05-22 2019-08-23 中国科学院微电子研究所 Rram存储单元的制备方法及rram存储单元
US10950784B2 (en) 2019-06-07 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM with a barrier layer
US11696521B2 (en) 2019-10-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. High electron affinity dielectric layer to improve cycling
US11785860B2 (en) * 2020-04-13 2023-10-10 Globalfoundries U.S. Inc. Top electrode for a memory device and methods of making such a memory device
US11985906B2 (en) 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037043A1 (en) * 2009-08-12 2011-02-17 Junichi Wada Nonvolatile memory device and method of manufacturing the same
US20120295398A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Ion implant modification of resistive random access memory devices
US20150016174A1 (en) * 2013-07-09 2015-01-15 GlobalFoundries, Inc. Integrated circuits with programmable electrical connections and methods for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559582B2 (en) * 2000-08-31 2003-05-06 New Japan Radio Co., Ltd. Cathode and process for producing the same
JP2005026589A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
JP5438707B2 (ja) * 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
US9059391B2 (en) * 2012-12-10 2015-06-16 Winbond Electronics Corp. Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
US8872149B1 (en) 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9559300B2 (en) * 2013-09-20 2017-01-31 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037043A1 (en) * 2009-08-12 2011-02-17 Junichi Wada Nonvolatile memory device and method of manufacturing the same
US20120295398A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Ion implant modification of resistive random access memory devices
US20150016174A1 (en) * 2013-07-09 2015-01-15 GlobalFoundries, Inc. Integrated circuits with programmable electrical connections and methods for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109390466B (zh) * 2017-08-02 2022-09-23 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109560194B (zh) * 2017-09-25 2023-04-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法

Also Published As

Publication number Publication date
KR20160091804A (ko) 2016-08-03
KR101671632B1 (ko) 2016-11-01
US9647207B2 (en) 2017-05-09
US20160218283A1 (en) 2016-07-28
CN105826466B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN105826466B (zh) 改进的电阻式随机存取存储器(rram)结构
US11889705B2 (en) Interconnect landing method for RRAM technology
CN105990521B (zh) 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN109390466B (zh) 电阻式随机存取存储器（rram）单元及其形成方法
US10109793B2 (en) Bottom electrode for RRAM structure
US9385316B2 (en) RRAM retention by depositing Ti capping layer before HK HfO
US10193065B2 (en) High K scheme to improve retention performance of resistive random access memory (RRAM)
CN104900804B (zh) 具有导电蚀刻停止层的rram单元结构
KR102518679B1 (ko) 비휘발성 메모리 디바이스 및 제조 기술
CN111092152B (zh) 存储单元和用于制造存储单元的方法
US11107986B2 (en) Resistive random access memory device
KR20220000374A (ko) 메모리 디바이스 및 이를 제조하는 방법
US10164183B2 (en) Semiconductor device and manufacturing method thereof
CN114583047A (zh) 存储器器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant