CN110165051A - Rram存储单元的制备方法及rram存储单元 - Google Patents
Rram存储单元的制备方法及rram存储单元 Download PDFInfo
- Publication number
- CN110165051A CN110165051A CN201910426621.9A CN201910426621A CN110165051A CN 110165051 A CN110165051 A CN 110165051A CN 201910426621 A CN201910426621 A CN 201910426621A CN 110165051 A CN110165051 A CN 110165051A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- remaining
- change resistance
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910003070 TaOx Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 200
- 238000010586 diagram Methods 0.000 description 13
- 238000000231 atomic layer deposition Methods 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种RRAM存储单元的制备方法及RRAM存储单元。所述方法包括：在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；图形化第二硬掩膜层，依次刻蚀第二硬掩膜层及第一硬掩膜层，并去除剩余的第二硬掩膜层；以剩余的第一硬掩膜层为硬掩膜，刻蚀顶电极层；沉积第一介质层；刻蚀覆盖于阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于剩余的第一硬掩膜层的表面的第一介质层；去除剩余的第一硬掩膜层，以形成一预制器件；对预制器件完成剩余互连工艺。本发明能够消除RRAM存储单元阻变层边缘损伤的影响，提高器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种RRAM存储单元的制备方法及RRAM存储单元。
背景技术
随着器件尺寸不断缩小,传统的快速闪存存储器受自身条件的限制已满足不了集成电路技术高速发展的需求，一方面它的编程电压不能按比例减小,另一方面随着器件尺寸减小，隧道氧化层减薄,电荷保持性能下降。因此新的存储技术的研究越来越受到关注。近几年一种基于材料电阻变化的电阻随机存储器(RRAM)技术的研究成为关注的焦点。RRAM的基本存储单元包括一个金属-绝缘体-金属(MIM)结构电阻器。借由电压或电流脉冲，可以使MIM结构的电阻在高低电阻态之间转换，从而实现0和1的存储，以实现数据的写入和擦除。
在RRAM存储单元中，阻变层是器件核心，它的可靠性直接影响RRAM的器件性能。传统的RRAM存储单元制备方法中，一般都采用简单的上下电极一步刻蚀的方法，这种方法会造成阻变层边缘的损伤，降低RRAM器件的可靠性。
发明内容
为解决上述问题，本发明提供一种RRAM存储单元的制备方法及RRAM存储单元，能够消除RRAM存储单元阻变层边缘损伤的影响，提高器件的可靠性。
第一方面，本发明提供一种RRAM存储单元的制备方法，包括：
在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；
图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层，并去除剩余的第二硬掩膜层；
以剩余的第一硬掩膜层为硬掩膜，刻蚀所述顶电极层，得到顶电极；
沉积第一介质层，所述第一介质层覆盖所述剩余的第一硬掩膜层的侧壁和所述顶电极的侧壁、所述剩余的第一掩膜层的表面以及所述阻变层露出的表面；
刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层；
去除所述剩余的第一硬掩膜层，以形成一预制器件；
对所述预制器件完成剩余互连工艺。
可选地，采用CVD工艺、ALD工艺或者PVD工艺沉积第一介质层。
可选地，所述第一介质层的厚度不小于2nm。
可选地，所述第一介质层的材料包括SiN、HfO2、HrZrO、HrAlO、Al2O3和SiO2中的任意一种。
可选地，采用自对准刻蚀工艺刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层。
可选地，所述对所述预制器件完成剩余互连工艺的步骤包括：
沉积第二介质层，以完全覆盖所述预制器件的表面；
在沉积有所述第二介质层的所述预制器件的表面填充第三介质层，以充满所述预制器件表面的空隙，并形成平滑的表面；
对所述第三介质层和所述第二介质层进行刻蚀，以露出所述预制器件的顶电极。
可选地，所述方法还包括：
在沉积第一介质层之后，在刻蚀所述阻变层露出的表面覆盖的第一介质层及其下方相同位置的阻变层和底电极层，并刻蚀所述剩余的第一硬掩膜层的表面覆盖的第一介质层之前，对所述第一介质层进行退火处理。
可选地，所述底电极层的材料包括Ta、Ti、TaN和TiN中的任意一种。
可选地，所述阻变层包括层叠设置的HfO2介质层和TaOx薄膜，所述TaOx薄膜设置在所述顶电极层和所述HfO2介质层之间。
第二方面，本发明提供一种RRAM存储单元，包括：
衬底；
在所述衬底上从下至上依次堆叠设置的底电极、阻变层以及顶电极；其中，所述顶电极的两侧分别具有介质层，所述介质层的侧壁与所述阻变层和所述底电极的侧壁平齐。
本发明提供的RRAM存储单元的制备方法，采用先刻蚀硬掩模层和顶电极层，然后沉积绝缘介质层，最后再刻蚀阻变层和底电极层的工艺制备方法，通过两步刻蚀制备存储单元，由于在刻蚀阻变层之前，沉积了一层绝缘介质层，相当于增加了阻变层的外缘尺寸，即使阻变层在刻蚀时有边缘损伤，也不会影响器件性能，因此，能够有效消除RRAM存储单元阻变层边缘损伤的影响，提高器件的可靠性。
附图说明
图1为本发明一个实施例示出的RRAM存储单元的制备方法的流程示意图；
图2为RRAM存储单元的衬底结构示意图；
图3为RRAM存储单元的衬底依次沉积底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层之后的示意图；
图4为图形化第二硬掩膜层并依次刻蚀第二掩膜层和第一掩膜层之后的示意图；
图5为去掉剩余的第二硬掩膜层之后的示意图；
图6为刻蚀顶电极层之后的示意图；
图7为沉积第一介质层之后的示意图；
图8为刻蚀第一介质层、阻变层以及底电极层之后的示意图；
图9为去除剩余的第一硬掩膜层之后的示意图；
图10为沉积第二介质层之后的示意图；
图11为填充第三介质层并进行平坦化之后的示意图；
图12为刻蚀第三介质层和第二介质层之后的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种RRAM存储单元的制备方法，如图1所示，所述方法包括：
S11、在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；
S12、图形化第二硬掩膜层，依次刻蚀第二硬掩膜层及第一硬掩膜层，并去除剩余的第二硬掩膜层；
S13、以剩余的第一硬掩膜层为硬掩膜，刻蚀顶电极层，得到顶电极；
S14、沉积第一介质层，所述第一介质层覆盖剩余的第一硬掩膜层的侧壁和顶电极的侧壁、剩余的第一掩膜层的表面以及阻变层露出的表面；
S15、刻蚀覆盖于阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于剩余的第一硬掩膜层的表面的第一介质层；
S16、去除剩余的第一硬掩膜层，以形成一预制器件；
S17、对预制器件完成剩余互连工艺。
图2-图12为本发明的RRAM存储单元的制备方法一个实施例对应各步骤的结构示意图，各示意图中，以最终得到两个RRAM存储单元为例。结合图2-图12，对本发明实施例做进一步说明。
请参阅图2和图3，在步骤S11中，衬底100为CMOS衬底，包括层间介电质101和导电插塞102，在衬底100上从下至上依次形成底电极层201、阻变层202、顶电极层203、第一硬掩膜层204和第二硬掩膜层205；
一般地，在衬底100上依次形成底电极层201、阻变层202、顶电极层203、第一硬掩膜层204和第二硬掩膜层205之前，需要对CMOS衬底100进行表面处理，先进行除气过程，温度为150～350度，时间30秒到两分钟。然后进行预清洗工艺(Pre-clean)，去除导电插塞102表面的氧化层，可以通过Ar+离子反溅射刻蚀的方法将衬底100的表面去除3-20nm。
本实施例中，如图3所示，阻变层202包括HfO2介质层以及TaOx薄膜，其中TaOx薄膜设置在顶电极层203和HfO2介质层之间。
TaOx薄膜使用反应溅射工艺沉积形成，沉积厚度为3～60nm，具体的工艺条件如下：压力为1～5mTorr，电源功率为200～800W，基座偏置RF功率为5-100W，气体为Ar和O2的混合气体，其中Ar的流量为20-50sccm，O2的流量为2～10sccm。
HfO2介质层通过原子层沉积(ALD)的方法进行沉积，沉积厚度为3～10nm,厚度由ALD的生长循环数来精确控制；具体的工艺条件如下：沉积温度为300℃，使用两个化学源，其中，化学源1为TEMAH[(CH3)C2H5)N]4Hf，源加热温度80℃；化学源2为H2O液体源(自身蒸汽压，不用载气)。
底电极层201的材料包括但不限于Ta、Ti、TaN和TiN中的任意一种，厚度为30nm，本实施中底电极层201为TaN，采用TaN作为底电极材料，可以兼容后段铝制程和铜制程，可以把RRAM存储单元，根据设计和工艺要求，放在后段任意导电插塞位置。顶电极层203的材料可以采用与底电极201相同的材料，厚度为30nm。
第一硬掩膜层204可以为一层碳(C)膜，第二硬掩膜层205为一层二氧化硅(SiO2)薄膜，第一硬掩膜层204和第二硬掩膜层205可以采用常规方法沉积，也可以采用旋涂的方法。
关于步骤S12，参考图4-5，如图4所示，图形化第二硬掩膜层205，依次刻蚀第二硬掩膜层205和第一硬掩膜层204，刻蚀后去胶清洗；如图5所示，去除剩余的第二硬掩膜层2051。这里可以用BOE(buffer oxide etch的简称，由氢氟酸与氟化铵依不同比例混合而成)和EG(ethylene glycol的简称，乙二醇)的混合溶剂进行漂洗，从而去除剩余的第二硬掩膜层2051。
关于步骤S13，如图6所示，以剩余的第一硬掩膜层2041为硬掩膜，刻蚀顶电极层203，得到顶电极2031。步骤S13可以采用干法刻蚀，刻蚀气体为Cl2和CH2F2的混合气体，压力为3-30mtorr，ICP射频功率为100-1000W，偏压射频功率为0-1000W；Cl2和CH2F2的流量分别为0～100sccm，刻蚀时间为5～100s。刻蚀结束后采用常规后段工艺去胶、清洗。
关于步骤S14，如图7所示，沉积第一介质层206，第一介质层206覆盖剩余的第一硬掩膜层2041的侧壁和顶电极2031的侧壁、剩余的第一硬掩膜层2041的表面以及阻变层202露出的表面。
本实施例中，可以采用PVD(Physical Vapor Deposition，物理气相沉积)工艺、CVD(Chemical Vapor Deposition，化学气相沉积)工艺或者ALD(Atomic LayerDeposition，原子层沉积)工艺沉积第一介质层205，为保证沉积效果，第一介质层205的厚度不小于2nm，第一介质层205的材料包括但不限于SiN、HfO2、HrZrO、HrAlO、Al2O3、SiO2等绝缘介质。
关于步骤S15，如图8所示，刻蚀覆盖于阻变层202露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于剩余的第一硬掩膜层2041的表面的第一介质层。刻蚀后，在剩余的第一硬掩膜层2041的侧壁和顶电极2031的侧壁保留有第一介质层2061，使得刻蚀后得到的RRAM存储单元的阻变层2021和底电极2011的外缘要大于顶电极2031。
可选地，在进行刻蚀阻变层202露出的表面覆盖的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀剩余的第一硬掩膜层2041的表面覆盖的第一介质层之前，对第一介质层205进行退火处理。退火处理的条件如下：基座温度为400℃，退火时间为10～120秒，退火压力为50Torr，退火气氛为He。
本实施例中，采用自对准刻蚀工艺刻蚀阻变层202露出的表面覆盖的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀剩余的第一硬掩膜层2041的表面覆盖的第一介质层。自对准刻蚀采用的工艺条件如下：刻蚀气体为Cl2和BCl3的混合气体，压力为3-30mtorr，ICP射频功率为100-1000W，偏压射频功率为0-1000W，Cl2和BCl3的流量分别为0-100sccm，刻蚀时间为5-100s。
步骤S15采用自对准刻蚀，不需要额外的底电极光罩，降低了工艺复杂程度和制造成本，有利于RRAM电路的大规模生产。
关于步骤S16，如图9所示，去除剩余的第一硬掩膜层2041，以形成一预制器件。此步骤可以采用O2等离子去胶工艺去除剩余的第一硬掩膜层2041，采用常规后段清洗工艺进行表面清洗。
关于步骤S17，可以参考图10-12，对预制器件完成剩余互连工艺的步骤包括：
1)如图10所示，沉积第二介质层207，以完全覆盖预制器件的表面；
2)如图11所示，在沉积有第二介质层207的预制器件的表面填充第三介质层208，以充满预制器件表面的空隙，并形成平滑的表面；
3)如图12所示，对第三介质层208和第二介质层207进行刻蚀，以露出预制器件的顶电极2031。
上述步骤中，第二介质层207与第一介质层206可以采用相同材料，如SiN；第三介质层207可以采用SiO2；在形成平滑表面时可以使用化学机械抛光(CMP)工艺。在刻蚀第三介质层208和第二介质层207之后，同时露出需要互连的导电插塞，从而利用集成电路标准的铝互连或铜互连工艺完成其它工艺步骤。
本发明实施例提供的RRAM存储单元的制备方法，采用先刻蚀硬掩模层和顶电极层，然后沉积绝缘介质层，最后再刻蚀阻变层和底电极层的工艺制备方法，通过两步刻蚀制备存储单元，由于在刻蚀阻变层之前，沉积了一层绝缘介质层，相当于增加了阻变层的外缘尺寸，即使阻变层在刻蚀时有边缘损伤，也不会影响器件性能，因此，能够有效消除RRAM存储单元阻变层边缘损伤的影响，提高器件的可靠性。
本发明实施例还提供一种RRAM存储单元，结构可以参考图12，包括：衬底100；在衬底100上从下至上依次堆叠设置的底电极2011、阻变层2021以及顶电极2031；
其中，顶电极2031的两侧分别具有介质层2061，所述介质层2061的侧壁与阻变层2021和底电极2011的侧壁平齐。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种RRAM存储单元的制备方法，其特征在于，包括：
在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；
图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层，并去除剩余的第二硬掩膜层；
以剩余的第一硬掩膜层为硬掩膜，刻蚀所述顶电极层，得到顶电极；
沉积第一介质层，所述第一介质层覆盖所述剩余的第一硬掩膜层的侧壁和所述顶电极的侧壁、所述剩余的第一掩膜层的表面以及所述阻变层露出的表面；
刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层；
去除所述剩余的第一硬掩膜层，以形成一预制器件；
对所述预制器件完成剩余互连工艺。
2.根据权利要求1所述的方法，其特征在于，采用CVD工艺、ALD工艺或者PVD工艺沉积第一介质层。
3.根据权利要求1所述的方法，其特征在于，所述第一介质层的厚度不小于2nm。
4.根据权利要求1所述的方法，其特征在于，所述第一介质层的材料包括SiN、HfO2、HrZrO、HrAlO、Al2O3和SiO2中的任意一种。
5.根据权利要求1所述的方法，其特征在于，采用自对准刻蚀工艺刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层。
6.根据权利要求1所述的方法，其特征在于，所述对所述预制器件完成剩余互连工艺的步骤包括：
沉积第二介质层，以覆盖所述预制器件的表面；
在沉积有所述第二介质层的所述预制器件的表面填充第三介质层，以充满所述预制器件表面的空隙，并形成平滑的表面；
对所述第三介质层和所述第二介质层进行刻蚀，以露出所述预制器件的顶电极。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在沉积第一介质层之后，在刻蚀所述阻变层露出的表面覆盖的第一介质层及其下方相同位置的阻变层和底电极层，并刻蚀所述剩余的第一硬掩膜层的表面覆盖的第一介质层之前，对所述第一介质层进行退火处理。
8.根据权利要求1所述的方法，其特征在于，所述底电极层的材料包括Ta、Ti、TaN和TiN中的任意一种。
9.根据权利要求1所述的方法，其特征在于，所述阻变层包括层叠设置的HfO2介质层和TaOx薄膜，所述TaOx薄膜设置在所述顶电极层和所述HfO2介质层之间。
10.一种RRAM存储单元，其特征在于，包括：
衬底；
在所述衬底上从下至上依次堆叠设置的底电极、阻变层以及顶电极；
其中，所述顶电极的两侧分别具有介质层，所述介质层的侧壁与所述阻变层和所述底电极的侧壁平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910426621.9A CN110165051A (zh) | 2019-05-22 | 2019-05-22 | Rram存储单元的制备方法及rram存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910426621.9A CN110165051A (zh) | 2019-05-22 | 2019-05-22 | Rram存储单元的制备方法及rram存储单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110165051A true CN110165051A (zh) | 2019-08-23 |
Family
ID=67631740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910426621.9A Pending CN110165051A (zh) | 2019-05-22 | 2019-05-22 | Rram存储单元的制备方法及rram存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110165051A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197771A1 (zh) * | 2022-04-14 | 2023-10-19 | 华为技术有限公司 | 相变存储阵列、制备方法、相变存储器和电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040228172A1 (en) * | 2002-08-02 | 2004-11-18 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| US20160218283A1 (en) * | 2015-01-26 | 2016-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory (rram) structure |
| US20170244029A1 (en) * | 2015-01-09 | 2017-08-24 | Hewlett Packard Enterprise Development Lp | Sidewall spacers |
| CN109390466A (zh) * | 2017-08-02 | 2019-02-26 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器（rram）单元及其形成方法 |
-
2019
- 2019-05-22 CN CN201910426621.9A patent/CN110165051A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040228172A1 (en) * | 2002-08-02 | 2004-11-18 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| US20170244029A1 (en) * | 2015-01-09 | 2017-08-24 | Hewlett Packard Enterprise Development Lp | Sidewall spacers |
| US20160218283A1 (en) * | 2015-01-26 | 2016-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory (rram) structure |
| CN109390466A (zh) * | 2017-08-02 | 2019-02-26 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器（rram）单元及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197771A1 (zh) * | 2022-04-14 | 2023-10-19 | 华为技术有限公司 | 相变存储阵列、制备方法、相变存储器和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825224B2 (en) | RRAM device | |
| CN106654004B (zh) | 电阻式存储器及其制造方法 | |
| CN102447061B (zh) | 一种高速低功耗相变存储器的制备方法 | |
| CN104979470A (zh) | Rram单元的底电极的形成 | |
| TWI631725B (zh) | 用於太陽能電池的射極層之沉積方法 | |
| CN104067343B (zh) | 制造器件的方法 | |
| CN102148137A (zh) | Mim电容器及其形成工艺 | |
| CN101286473B (zh) | 半导体器件的制造方法 | |
| TW201419454A (zh) | 供非揮發性記憶體裝置及方法用之電極結構 | |
| CN103985668A (zh) | 铜互连的制备方法 | |
| CN110165051A (zh) | Rram存储单元的制备方法及rram存储单元 | |
| CN110534642B (zh) | 半导体器件及其形成方法 | |
| CN104810473B (zh) | 电阻式存储器及其制造方法 | |
| CN101369535A (zh) | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 | |
| TWI536556B (zh) | 電阻式記憶體及其製造方法 | |
| CN104979468A (zh) | 一种半导体器件及其制造方法 | |
| CN108735797A (zh) | 半导体结构及其形成方法 | |
| CN110942984B (zh) | 一种硅化钴膜的制备方法 | |
| CN102376877A (zh) | 相变存储器及其形成方法 | |
| CN102005409B (zh) | 双镶嵌结构制作方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| CN109728163A (zh) | 一种阻变存储器及其制造方法 | |
| CN104733372B (zh) | 一种半导体器件的制造方法 | |
| CN105702630A (zh) | 半导体结构及其形成方法 | |
| CN102468227A (zh) | 半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |