CN106058044A - 高密度电阻性随机存取存储器（rram） - Google Patents

高密度电阻性随机存取存储器（rram） Download PDF

Info

Publication number
CN106058044A
CN106058044A CN201511021531.XA CN201511021531A CN106058044A CN 106058044 A CN106058044 A CN 106058044A CN 201511021531 A CN201511021531 A CN 201511021531A CN 106058044 A CN106058044 A CN 106058044A
Authority
CN
China
Prior art keywords
suicided
layer
semiconductor fin
inner lining
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511021531.XA
Other languages
English (en)
Other versions
CN106058044B (zh
Inventor
柳青
J·H·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Priority to CN201910990201.3A priority Critical patent/CN110600499B/zh
Publication of CN106058044A publication Critical patent/CN106058044A/zh
Application granted granted Critical
Publication of CN106058044B publication Critical patent/CN106058044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻性随机存取存储器(RRAM)结构形成于支撑衬底上并且包括第一电极和第二电极。该第一电极是由在该支撑衬底上的硅化物化的鳍以及覆盖该硅化物化的鳍的第一金属内衬层制成的。具有可配置的电阻性质的电介质材料层覆盖该第一金属内衬层的至少一部分。该第二电极是由覆盖该电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物制成的。非易失性存储器单元包括电连接于存取晶体管与位线之间的RRAM结构。

Description

高密度电阻性随机存取存储器（RRAM）
技术领域
本发明涉及集成电路，并且具体地涉及电阻性随机存取存储器(RRAM)类型的半导体非易失性存储器。
背景技术
关于非易失性集成电路存储器器件，电阻性随机存取存储器(RRAM)是一种新兴技术。RRAM器件是使用电阻值(而不是电荷)存储数据位的存储器结构。每个RRAM单元包括电阻性材料层，可以改变该电阻性材料层的电阻值以表示对逻辑“0”数据位或逻辑“1”数据位的存储。该电阻性材料(通常形式为电介质层)可以被制成为通过由跨电介质层施加第一编程电压而形成的细丝或导电路径来进行导电。在导电状态下，单元被编程为用于存储逻辑“0”数据值或逻辑“1”数据值之一。可以通过跨电介质层施加第二编程电压来复位细丝或导电路径，导致电介质层不导电。在不导电状态下，单元被编程为用于存储逻辑“0”数据值或逻辑“1”数据值中的另一个。
本领域中需要提供一种适用于高密度应用的RRAM单元结构。
发明内容
在实施例中，一种非易失性集成电路存储器单元包括：支撑衬底；电阻性随机存取存储器结构，该电阻性随机存取存储器结构包括：第一电极，该第一电极包括在所述支撑衬底上的硅化物化的半导体鳍以及覆盖所述硅化物化的半导体鳍的第一金属内衬层；电介质材料层，该电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬层的至少一部分；以及第二电极，该第二电极包括覆盖所述 电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物；晶体管，该晶体管具有连接至该第一电极和该第二电极之一的第一源漏端子；源极线，该源极线连接至该晶体管的第二源漏端子；字线，该字线连接至该晶体管的栅极端子；以及位线，该位线连接至该第一电极和该第二电极中的另一个。
在实施例中，一种电阻性随机存取存储器(RRAM)结构包括：支撑衬底；第一电极，该第一电极包括在所述支撑衬底上的硅化物化的半导体鳍以及覆盖所述硅化物化的半导体鳍的第一金属内衬层；电介质材料层，该电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬层的至少一部分；以及第二电极，该第二电极包括：覆盖所述电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物。
在实施例中，一种方法包括：对半导体材料进行图案化以在支撑衬底上形成半导体鳍；对该半导体鳍进行硅化物化以产生硅化物化的半导体鳍；沉积第一金属内衬层，该第一金属内衬层覆盖所述硅化物化的半导体鳍；沉积电介质材料层，该电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬层；沉积第二金属内衬层，该第二金属内衬层覆盖所述电介质材料层；在与该第二金属内衬层相接触的该硅化物化的半导体鳍的每一侧上沉积金属填充物；对该第一金属内衬层和硅化物化的半导体鳍进行电接触以提供电阻性随机存取存储器(RRAM)结构的第一电极；以及对该金属填充物和第二金属内衬层进行电接触以提供该RRAM结构的第二电极。
附图说明
为了更好地理解实施例，现在将仅以示例方式参考附图，在附图中：
图1至图11展示了形成用于非易失性存储器单元中的电阻性随机存取存储器(RRAM)结构的工艺步骤；
图12是结合有RRAM结构的非易失性存储器单元的示意图；以 及
图13至图23展示了形成用于非易失性存储器单元中的RRAM结构的工艺步骤。
具体实施方式
现在参照图1至图11，图1至图11展示了形成用于非易失性存储器单元中的电阻性随机存取存储器(RRAM)结构的工艺步骤。将理解的是，附图不一定示出按比例绘制的特征。
图1示出了绝缘体上硅(SOI)半导体衬底10，该绝缘体上硅半导体衬底包括堆叠的半导体衬底12、绝缘层14和半导体层16。半导体层16根据应用可以是掺杂的，或者替代性地可以是未掺杂的(在这种情况下，SOI衬底10是“完全耗尽”型的)。例如，半导体层16可以具有35nm-50nm的厚度。绝缘层14在本领域中通常被称为掩埋氧化物(BOX)层。
然后，在半导体层16上沉积包括二氧化硅(SiO2)层32和氮化硅(SiN)层34的硬掩模30。例如，可以使用化学气相沉积(CVD)工艺以例如大约3nm-10nm的厚度来沉积二氧化硅层32。例如，可以使用化学气相沉积(CVD)工艺以例如大约20nm-40nm的厚度来沉积氮化硅层34。在图2中示出了结果。
然后，使用在本领域已知的光刻工艺来从半导体层16中限定多个鳍100。对硬掩模30进行图案化，以在这些鳍100的期望位置处留下掩模材料36。然后，执行蚀刻操作穿过该掩模以在每个鳍100的每一侧上开出多个孔102。在优选实施例中，限定这些鳍100的蚀刻延伸至到达绝缘层14的深度。这些鳍100可以具有6nm-12nm的宽度(w)和25nm-45nm的间距(p)(具有15nm-35nm的相邻鳍之间的间隔)。刻蚀工艺的结果示出在图3中。
在这些鳍100所位于的区域18之外，如在参考号20处所示出的，升高如针对浅沟槽隔离(STI)的绝缘物。例如，这可以通过在衬底上沉积可流动的氧化物、接着是图案化和去除在这些鳍100的区域 18中的氧化物来实现。掩模材料36也被去除。在图4中示出了结果。
然后，如在图5中所示出的，沉积镍铂(NiPt)层110以覆盖这些鳍100。例如，层110可以具有3nm-10nm的厚度。然后，执行退火(例如，在400℃下，具备可选的在800℃的激光退火)。该退火至少将这些鳍100的硅材料的一部分转化为金属硅化物(例如，NiSix)，以便转化硅鳍材料以形成多个硅化物化的鳍112。层110的未被反应的部分在退火之后被去除。在实施例中，对鳍100的尺寸、层110的厚度、所使用的材料以及所执行的退火的特性进行选择，从而使得这些硅化物化的鳍112是完全硅化物化的结构(在这种情况下，鳍100的全部半导体材料都被转化为硅化物)。在图6中示出了结果。硅化物化的鳍112提供RRAM结构的一个电极。
使用化学气相沉积(CVD)工艺沉积金属材料(如例如，氮化钛TiN)的内衬层120以覆盖这些硅化物化的鳍112和绝缘层14。例如，层120可以具有5nm-10nm的厚度。使用原子层沉积(ALD)工艺沉积电介质材料(如例如，氧化铪HfO2)层122以覆盖金属层120。执行图案化操作以提供对在区域18之外的层120和层122的去除。在图7中示出了结果，图7现在专注于区域18。层120辅助形成跨电介质层122的低阻态以便进行RRAM操作。
使用化学气相沉积(CVD)工艺沉积金属材料(如例如，氮化钛TiN)的内衬层124以覆盖层122。例如，层124可以具有5nm-10nm的厚度。然后，以金属材料(如例如，钨)来填充区域18以提供金属填充物126。执行化学机械抛光(CMP)操作以在与层124共面的水平上对填充物126的顶表面进行平坦化。在图8中示出了结果。层124辅助形成跨电介质层122的低阻态以便进行RRAM操作。金属填充物126提供RRAM结构的另一个电极。
然后，使用湿法蚀刻工艺来使金属填充物126的顶表面凹陷至这些硅化物化的鳍112的顶表面之下的水平。例如，此凹陷工艺的深度d可以是10nm-20nm。层124的位于凹陷的金属填充物126’的顶表面之上的部分也被去除(例如，使用湿法剥离工艺)。层122的 位于凹陷的金属填充物126’的顶表面上方的部分也被去除(例如，使用湿法剥离工艺)。在图9中示出了结果。
然后，进行保形绝缘材料沉淀，其中，执行后续的定向刻蚀以在这些硅化物化的鳍112的每一侧上的层120的那些侧表面上限定多个侧壁间隔物130。在图10中示出了结果。
然后，执行多种常规的后段制程(BEOL)工艺，以便对预金属化电介质(PMD)层140进行沉积和平坦化并且形成金属接触150和152。在图11中示出了结果。然后，可以在PMD层140上方提供一个或多个金属化层，以便辅助进行对接触150和152的电路互连。
相应地，形成电阻性随机存取存储器结构200以包括第一金属板或电极(在硅化物化的鳍112上的层120)、电介质层122和第二金属板(层124和凹陷的填充物126’)。将要注意的是，结构200包括两个鳍112，但是这仅仅是作为举例，应理解，每个结构200都可以从对任何合适的数量的鳍112进行图案化和硅化物化来形成。结构200可以包括在非易失性存储器单元202，如在图12中示意性地示出的。单元202包括晶体管204，该晶体管具有通过接触152连接至结构200的第一金属板的第一源漏区以及连接至源极线SL的第二源漏区。晶体管204可以由衬底10支撑或者集成在其内，其中，在制造结构200之前或同时，使用多种众所周知的晶体管制造技术制造该晶体管。用于单元202的字线(WL)连接至晶体管204的栅极端子。用于单元202的位线(BL)通过接触150连接至结构200的第二金属板。可以使用(和/或耦接至)这些金属化层来提供源极线、字线和位线。
因为鳍的使用，所形成的结构支持高密度RRAM制造。
对存储器单元内的RRAM结构的操作如下：当字线被设为逻辑高时，晶体管204导通。源极线被预设为逻辑高。如果位线电压被设为>0.85V，在氧化铪电介质层中形成导电细线。电流上升，并且单元进入低阻态。然后，对源极线进行放电，并且电压降低。当位 线电压被设为低于-1.25V(其为复位电压)并且字线被设为逻辑高时，导电细线溶解，并且单元返回到高阻态。
现在参照图13至图23，图13至图23展示了形成用于非易失性存储器单元中的RRAM结构的工艺步骤。将理解的是，附图不一定示出按比例绘制的特征。
图13示出了包括半导体层16’的体半导体衬底10’。半导体层16’可以根据应用是掺杂的，或替代性地可以是未掺杂的。例如，半导体层16’可以具有30nm-80nm的厚度。
然后，在半导体层16’上沉积包括二氧化硅(SiO2)层32和氮化硅(SiN)层34的硬掩模30。例如，可以使用化学气相沉积(CVD)工艺以例如大约3nm-10nm的厚度来沉积二氧化硅层32。例如，可以使用化学气相沉积(CVD)工艺以例如大约20nm-40nm的厚度来沉积氮化硅层34。在图14中示出了结果。
然后，使用在本领域已知的光刻工艺来从半导体层16’的上部部分中限定多个鳍100’。对硬掩模30进行图案化，以在这些鳍100’的期望位置处留下掩模材料36。然后，执行蚀刻操作穿过该掩模以在每个鳍100’的每一侧上开出多个孔102’。在优选实施例中，限定这些鳍100’的蚀刻从半导体层16’的顶表面延伸35nm-50nm的深度。这些鳍100可以具有6nm-12nm的宽度(w)和25nm-45nm的间距(p)(具有15nm-35nm的相邻鳍之间的间隔)。刻蚀工艺的结果示出在图15中。
进行对可流动的氧化物材料的沉积，并且然后使用化学机械抛光(CMP)工艺对其进行平坦化。在这些鳍100’所位于的区域18中，使用干法蚀刻工艺使可流动的氧化物材料沉积凹陷，以便留下围绕这些鳍100’的底部部分114的绝缘层22。在区域18之外，如在参考号20处所示出的那样升高绝缘物。掩模材料36也被去除。在图16中示出了结果。
然后，如在图17中所示出的，沉积镍铂(NiPt)层110以覆盖这些鳍100’。例如，层110可以具有3nm-10nm的厚度。然后，执 行退火(例如，在400℃下，具备可选的在800℃的激光退火)。该退火至少将这些鳍100’的上部部分113内的硅材料的一部分转化为金属硅化物(例如，NiSix)，以便转化硅鳍材料以形成多个硅化物化的鳍112’。层110的未被反应的部分被去除。在实施例中，对鳍100’的尺寸、层110’的厚度、所使用的材料以及所执行的退火的特性进行选择，从而使得这些硅化物化的鳍112’是完全硅化物化的结构(在这种情况下，在上部部分113内的鳍100’的全部半导体材料都被转化为硅化物)。在图18中示出了结果。将要注意的是，鳍100’的由非硅化物化的半导体材料制成的底部114保留以支撑每个鳍112’。硅化物化的鳍112’提供RRAM结构的一个电极。
使用化学气相沉积(CVD)工艺沉积金属材料(如例如，氮化钛TiN)的内衬层120以覆盖这些硅化物化的鳍112’和绝缘层22。例如，层120可以具有5nm-10nm的厚度。使用原子层沉积(ALD)工艺沉积电介质材料(如例如，氧化铪HfO2)层122以覆盖金属层120。执行图案化操作以准许对在区域18之外的层120和层122的去除。在图19中示出了结果，现在专注于区域18。层120辅助形成跨电介质层122的低阻态以便进行RRAM操作。
使用化学气相沉积(CVD)工艺沉积金属材料(如例如，氮化钛TiN)的内衬层124以覆盖层122。例如，层124可以具有5nm-10nm的厚度。然后，以金属材料(如例如，钨)来填充区域18以提供金属填充物126。执行化学机械抛光(CMP)操作以在与层124共面的水平上对填充物126的顶表面进行平坦化。在图20中示出了结果。层124辅助形成跨电介质层122的低阻态以便进行RRAM操作。金属填充物126提供RRAM结构的另一个电极。
然后，使用湿法蚀刻工艺来使金属填充物126的顶表面凹陷至这些硅化物化的鳍112’的顶表面之下的水平。例如，此凹陷工艺的深度d可以是10nm-20nm。层124的位于凹陷的金属填充物126’的顶表面之上的部分也被去除(例如，使用湿法剥离工艺)。层122的位于凹陷的金属填充物126’的顶表面之上的部分也被去除(例如， 使用湿法剥离工艺)。在图21中示出了结果。
然后，进行保形绝缘材料沉淀，其中，执行后续的定向刻蚀以在这些硅化物化的鳍112’的每一侧上的层120的那些侧表面上限定多个侧壁间隔物130。在图22中示出了结果。
然后，执行多种常规的后段制程(BEOL)工艺，以便对预金属化电介质(PMD)层140进行沉积和平坦化并且形成金属接触150和152。在图23中示出了结果。然后，可以在PMD层140上方提供一个或多个金属化层，以便辅助进行对接触150和152的电路互连。
相应地，形成电阻性随机存取存储器结构200以包括第一金属板(在硅化物化的鳍112’上的层120)、电介质层122和第二金属板(层124和凹陷的填充物126’)。将要注意的是，结构200包括两个鳍112’，但是这仅仅是作为举例，应理解，每个结构200都可以从对任何合适的数量的鳍112’进行图案化和硅化物化来形成。结构200可以包括在非易失性存储器单元202，如在图12中示意性地示出的(之前所描述的)。
已经通过对本发明的示例性实施例的完整且信息性的描述的示例性且非限制性示例提供了之前的描述。然而，对于相关领域的技术人员而言，鉴于前面的描述，当结合附图和所附权利要求书来阅读本说明书时，各种修改和适配会变得明显。然而，对本发明教导的所有这样和类似的修改将仍然落入如所附权利要求书所确定的本发明的范围之内。

Claims (25)

1.一种非易失性集成电路存储器单元，包括：
支撑衬底；
电阻性随机存取存储器结构，所述电阻性随机存取存储器结构包括：
第一电极，所述第一电极包括：
在所述支撑衬底上的硅化物化的半导体鳍；以及
覆盖所述硅化物化的半导体鳍的第一金属内衬层；
电介质材料层，所述电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬层的至少一部分；以及
第二电极，所述第二电极包括：
覆盖所述电介质材料层的第二金属内衬层；以及
与所述第二金属内衬层相接触的金属填充物；
晶体管，所述晶体管具有连接至所述第一电极和所述第二电极之一的第一源漏端子；
源极线，所述源极线连接至所述晶体管的第二源漏端子；
字线，所述字线连接至所述晶体管的栅极端子；以及
位线，所述位线连接至所述第一电极和所述第二电极中的另一个。
2.如权利要求1所述的非易失性集成电路存储器单元，其中，所述支撑衬底是绝缘体上硅(SOI)类型的。
3.如权利要求2所述的非易失性集成电路存储器单元，所述SOI类型衬底具有半导体层，并且其中，所述硅化物化的半导体鳍是从所述半导体层形成的。
4.如权利要求1所述的非易失性集成电路存储器单元，其中，所述支撑衬底是体衬底类型的。
5.如权利要求4所述的非易失性集成电路存储器单元，其中，所述硅化物化的半导体鳍是从所述体衬底的一部分形成的。
6.如权利要求1所述的非易失性集成电路存储器单元，进一步包括在所述硅化物化的半导体鳍的上部部分上的所述第一金属内衬层的每一侧上的多个侧壁间隔物。
7.如权利要求1所述的非易失性集成电路存储器单元，进一步包括：
预金属化电介质层；
第一接触，所述第一接触延伸穿过所述预金属化电介质层以电连接至所述金属填充物；以及
第二接触，所述第二接触延伸穿过所述预金属化电介质层以电连接至在所述硅化物化的半导体鳍的顶表面处的所述第一金属内衬层。
8.如权利要求1所述的非易失性集成电路存储器单元，其中，所述电阻性随机存取存储器结构进一步包括：
在所述支撑衬底上的附加的硅化物化的半导体鳍，所述第一金属内衬层进一步覆盖所述附加的硅化物化的半导体鳍；
所述电介质材料层进一步覆盖所述第一金属内衬层在所述附加的硅化物化的半导体鳍处的至少一部分；
所述第二金属内衬层覆盖在所述附加的硅化物化的半导体鳍处的所述电介质材料层；以及
所述金属填充物与位于所述硅化物化的半导体鳍与所述附加的硅化物化的半导体鳍之间的所述第二金属内衬层相接触。
9.如权利要求1所述的非易失性集成电路存储器单元，其中，所述电介质材料层是由氧化铪制成的。
10.如权利要求1所述的非易失性集成电路存储器单元，其中，所述硅化物化的半导体鳍包括完全硅化物化的半导体结构。
11.一种电阻性随机存取存储器(RRAM)结构，包括：
支撑衬底；
第一电极，所述第一电极包括：
在所述支撑衬底上的硅化物化的半导体鳍；以及
覆盖所述硅化物化的半导体鳍的第一金属内衬层；
电介质材料层，所述电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬的至少一部分；以及
第二电极，所述第二电极包括：
覆盖所述电介质材料层的第二金属内衬层；以及
与所述第二金属内衬层相接触的金属填充物。
12.如权利要求11所述的RRAM结构，其中，所述支撑衬底是绝缘体上硅(SOI)类型的。
13.如权利要求12所述的RRAM结构，所述SOI类型衬底具有半导体层，并且其中，所述硅化物化的半导体鳍是从所述半导体层形成的。
14.如权利要求11所述的RRAM结构，其中，所述支撑衬底是体衬底类型的。
15.如权利要求14所述的RRAM结构，其中，所述硅化物化的半导体鳍是从所述体衬底的一部分形成的。
16.如权利要求11所述的RRAM结构，进一步包括：
在所述支撑衬底上的附加的硅化物化的半导体鳍，所述第一金属内衬层进一步覆盖所述附加的硅化物化的半导体鳍；
所述电介质材料层进一步覆盖所述第一金属内衬层在所述附加的硅化物化的半导体鳍处的至少一部分；
所述第二金属内衬层覆盖在所述附加的硅化物化的半导体鳍处的所述电介质材料层；以及
所述金属填充物与位于所述硅化物化的半导体鳍与所述附加的硅化物化的半导体鳍之间的所述第二金属内衬层相接触。
17.如权利要求11所述的RRAM结构，其中，所述电介质材料层是由氧化铪制成的。
18.如权利要求11所述的RRAM结构，其中，所述硅化物化的半导体鳍包括完全硅化物化的半导体结构。
19.一种方法，包括：
对半导体材料进行图案化以在支撑衬底上形成半导体鳍；
对所述半导体鳍进行硅化物化以产生硅化物化的半导体鳍；
沉积第一金属内衬层，所述第一金属内衬层覆盖所述硅化物化的半导体鳍；
沉积电介质材料层，所述电介质材料层具有可配置的电阻性质并且覆盖所述第一金属内衬层；
沉积第二金属内衬层，所述第二金属内衬层覆盖所述电介质材料层；
在与所述第二金属内衬层相接触的所述硅化物化的半导体鳍的每一侧上沉积金属填充物；
对所述第一金属内衬层和所述硅化物化的半导体鳍进行电接触以提供电阻性随机存取存储器(RRAM)结构的第一电极；以及
对所述金属填充物和所述第二金属内衬层进行电接触以提供所述RRAM结构的第二电极。
20.如权利要求19所述的方法，进一步包括：
使所述电介质材料层、所述第二金属内衬层和所述金属填充物凹陷至在所述硅化物化的半导体鳍的顶表面以下的高度；以及
在与所述第一金属内衬层相接触的所述硅化物化的半导体鳍的上部部分的每一侧上形成多个侧壁间隔物。
21.如权利要求19所述的方法，进一步包括：
沉积预金属化电介质层；
形成第一接触，所述第一接触延伸穿过所述预金属化电介质层以电连接至在所述硅化物化的半导体鳍的顶表面处的所述第一金属内衬层；以及
形成第二接触，所述第二接触延伸穿过所述预金属化电介质层以电连接至所述金属填充物和所述第二金属内衬层。
22.如权利要求19所述的方法，其中，所述电介质材料层是由氧化铪制成的。
23.如权利要求19所述的方法，其中，所述支撑衬底是绝缘体上硅(SOI)类型的。
24.如权利要求19所述的方法，其中，所述支撑衬底是体衬底类型的。
25.如权利要求19所述的方法，其中，对所述半导体鳍进行硅化物化包括产生完全硅化物化的半导体鳍结构。
CN201511021531.XA 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram） Active CN106058044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910990201.3A CN110600499B (zh) 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram）

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/688,597 2015-04-16
US14/688,597 US9305974B1 (en) 2015-04-16 2015-04-16 High density resistive random access memory (RRAM)

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910990201.3A Division CN110600499B (zh) 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram）

Publications (2)

Publication Number Publication Date
CN106058044A true CN106058044A (zh) 2016-10-26
CN106058044B CN106058044B (zh) 2019-11-08

Family

ID=55589091

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910990201.3A Active CN110600499B (zh) 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram）
CN201521130264.5U Withdrawn - After Issue CN205542903U (zh) 2015-04-16 2015-12-30 非易失性集成电路存储器单元和电阻性随机存取存储结构
CN201511021531.XA Active CN106058044B (zh) 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram）

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910990201.3A Active CN110600499B (zh) 2015-04-16 2015-12-30 高密度电阻性随机存取存储器（rram）
CN201521130264.5U Withdrawn - After Issue CN205542903U (zh) 2015-04-16 2015-12-30 非易失性集成电路存储器单元和电阻性随机存取存储结构

Country Status (3)

Country Link
US (5) US9305974B1 (zh)
CN (3) CN110600499B (zh)
DE (1) DE102015120464A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600499A (zh) * 2015-04-16 2019-12-20 意法半导体公司 高密度电阻性随机存取存储器（rram）
WO2024119742A1 (zh) * 2022-12-07 2024-06-13 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684145B (zh) * 2015-11-11 2019-09-17 上海新昇半导体科技有限公司 具有漂移区的高压无结场效应器件及其形成方法
US9768231B2 (en) * 2016-02-12 2017-09-19 Globalfoundries Singapore Pte. Ltd. High density multi-time programmable resistive memory devices and method of forming thereof
US9997590B2 (en) * 2016-10-24 2018-06-12 International Büsiness Machines Corporation FinFET resistor and method to fabricate same
US10164106B2 (en) 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10686129B2 (en) 2017-11-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
EP3667733A1 (en) * 2018-12-13 2020-06-17 IMEC vzw Silicided fin junction for back-side connection
US10811092B1 (en) * 2019-08-16 2020-10-20 Winbond Electronics Corp. RRAM with plurality of 1TnR structures
US11877458B2 (en) 2020-03-09 2024-01-16 International Business Machines Corporation RRAM structures in the BEOL
US11393875B2 (en) 2020-09-18 2022-07-19 Macronix International Co., Ltd. Semiconductor device and method for manufacturing the same
TWI752642B (zh) * 2020-09-18 2022-01-11 旺宏電子股份有限公司 半導體裝置及其製造方法
CN115295576A (zh) * 2022-06-15 2022-11-04 昕原半导体(杭州)有限公司 1TnR阻变随机存储器的结构及其制备方法
CN116113313B (zh) * 2023-02-23 2024-02-02 上海积塔半导体有限公司 相变存储器件及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885871A (en) * 1997-07-31 1999-03-23 Stmicrolelectronics, Inc. Method of making EEPROM cell structure
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
KR20060103455A (ko) * 2003-12-19 2006-09-29 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 메모리 셀, 핀 전계 효과트랜지스터 메모리 셀 장치 및 핀 전계 효과 트랜지스터메모리 셀 제조 방법
JP2005236003A (ja) * 2004-02-19 2005-09-02 Sony Corp 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
KR101177282B1 (ko) * 2006-03-24 2012-08-24 삼성전자주식회사 반도체 메모리 소자의 제조 방법
US8513637B2 (en) * 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
KR101002246B1 (ko) * 2008-07-02 2010-12-20 재단법인서울대학교산학협력재단 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이
JP5039857B2 (ja) * 2009-12-28 2012-10-03 パナソニック株式会社 記憶装置およびその製造方法
CN101777570A (zh) * 2009-12-30 2010-07-14 复旦大学 一种采用自对准工艺的半导体存储器结构及其制造方法
US8772749B2 (en) 2010-03-16 2014-07-08 Sandisk 3D Llc Bottom electrodes for use with metal oxide resistivity switching layers
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet
CN102280465B (zh) * 2010-06-13 2013-05-29 北京大学 阻变随机访问存储器件及制造方法
US8753964B2 (en) * 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
US9006094B2 (en) * 2012-04-18 2015-04-14 International Business Machines Corporation Stratified gate dielectric stack for gate dielectric leakage reduction
US9018713B2 (en) * 2012-06-25 2015-04-28 International Business Machines Corporation Plural differential pair employing FinFET structure
US9076523B2 (en) 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9331277B2 (en) 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US20140239395A1 (en) * 2013-02-25 2014-08-28 International Business Machines Corporation Contact resistance reduction in finfets
US9029231B2 (en) 2013-03-12 2015-05-12 Globalfoundries Singapore Pte. Ltd. Fin selector with gated RRAM
US9231205B2 (en) * 2013-03-13 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Low form voltage resistive random access memory (RRAM)
US20140264634A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Finfet for rf and analog integrated circuits
US9466671B2 (en) * 2013-08-19 2016-10-11 SK Hynix Inc. Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same
US9202918B2 (en) * 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
US9627375B2 (en) * 2014-02-07 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Indented gate end of non-planar transistor
KR102158962B1 (ko) * 2014-05-08 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9312173B2 (en) * 2014-05-19 2016-04-12 International Business Machines Corporation Self-limiting silicide in highly scaled fin technology
US9196479B1 (en) * 2014-07-03 2015-11-24 International Business Machines Corporation Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures
US9583493B2 (en) * 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
US9305974B1 (en) * 2015-04-16 2016-04-05 Stmicroelectronics, Inc. High density resistive random access memory (RRAM)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600499A (zh) * 2015-04-16 2019-12-20 意法半导体公司 高密度电阻性随机存取存储器（rram）
CN110600499B (zh) * 2015-04-16 2024-09-20 意法半导体公司 高密度电阻性随机存取存储器（rram）
WO2024119742A1 (zh) * 2022-12-07 2024-06-13 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110600499A (zh) 2019-12-20
CN106058044B (zh) 2019-11-08
US9305974B1 (en) 2016-04-05
US20160308128A1 (en) 2016-10-20
US20160307964A1 (en) 2016-10-20
CN205542903U (zh) 2016-08-31
US20170033284A1 (en) 2017-02-02
DE102015120464A1 (de) 2016-10-20
US10211257B2 (en) 2019-02-19
US9484535B1 (en) 2016-11-01
US20180102395A1 (en) 2018-04-12
US9865653B2 (en) 2018-01-09
US9570512B2 (en) 2017-02-14
CN110600499B (zh) 2024-09-20

Similar Documents

Publication Publication Date Title
CN205542903U (zh) 非易失性集成电路存储器单元和电阻性随机存取存储结构
CN109155316B (zh) 3d存储器中的堆叠连接件及其制造方法
EP3262684B1 (en) Three-dimensional memory device with stress compensation layer within a word line stack
US9627399B2 (en) Three-dimensional memory device with metal and silicide control gates
EP3420595A1 (en) Within-array through-memory-level via structures and method of making thereof
CN105047668A (zh) 半导体存储器装置及其制造方法
WO2015126664A1 (en) A multilevel memory stack structure and methods of manufacturing the same
CN109768012B (zh) 包括含相变材料的板载非易失性存储器的芯片
CN103594475A (zh) 半导体器件及其制造方法
US9118008B2 (en) Field focusing features in a ReRAM cell
CN203760476U (zh) 半导体器件
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
US9114980B2 (en) Field focusing features in a ReRAM cell
CN203521410U (zh) 半导体器件
US10522593B2 (en) Phase-change memory cell
CN105788632A (zh) 记忆体结构与记忆体电路
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant