KR101002246B1 - 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 - Google Patents
핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 Download PDFInfo
- Publication number
- KR101002246B1 KR101002246B1 KR1020080063980A KR20080063980A KR101002246B1 KR 101002246 B1 KR101002246 B1 KR 101002246B1 KR 1020080063980 A KR1020080063980 A KR 1020080063980A KR 20080063980 A KR20080063980 A KR 20080063980A KR 101002246 B1 KR101002246 B1 KR 101002246B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- flash memory
- silicon
- memory array
- lower bit
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000000926 separation method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZYHQYSIVGCZMNM-UHFFFAOYSA-N 4-(2-hydroxyethylsulfonyloxy)butyl 2-hydroxyethanesulfonate Chemical compound OCCS(=O)(=O)OCCCCOS(=O)(=O)CCO ZYHQYSIVGCZMNM-UHFFFAOYSA-N 0.000 description 1
- 240000006162 Chenopodium quinoa Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (5)
- 삭제
- 삭제
- 적어도 하나 이상의 실리콘 핀이 형성된 실리콘 기판과, 상기 실리콘 핀 상에 전하저장소를 사이에 두고 상기 실리콘 핀과 교차하며 형성된 하나 이상의 게이트 라인을 포함하여 구성된 노아 플래시 메모리 어레이에 있어서,상기 각 실리콘 핀은 좌, 우측으로 핀을 분리시키는 핀분리층이 핀의 길이 방향에 대하여 적어도 일부분 형성되고,상기 각 실리콘 핀 상부에는 상기 핀분리층을 사이에 두고 상부 비트 라인이 형성되고,상기 각 실리콘 핀 하부 및 상기 기판에는 상기 핀분리층을 사이에 두고 하부 비트 라인이 형성되고,상기 게이트 라인은 워드 라인을 포함하되,상기 핀분리층은 적어도 상기 하부 비트 라인의 접합 깊이까지 형성된 것을 특징으로 하는 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이.
- 제 3 항에 있어서,상기 핀분리층은 에어 갭(air gap)으로 형성되거나 절연막으로 채워진 것을 특징으로 하는 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이.
- 제 4 항에 있어서,상기 전하저장소는 전하 트랩층을 포함한 절연막층 또는 도전층을 포함한 플로팅 게이트인 것을 특징으로 하는 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063980A KR101002246B1 (ko) | 2008-07-02 | 2008-07-02 | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063980A KR101002246B1 (ko) | 2008-07-02 | 2008-07-02 | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100003923A KR20100003923A (ko) | 2010-01-12 |
KR101002246B1 true KR101002246B1 (ko) | 2010-12-20 |
Family
ID=41813608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080063980A KR101002246B1 (ko) | 2008-07-02 | 2008-07-02 | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101002246B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078466B (zh) * | 2013-03-26 | 2017-02-08 | 中国科学院微电子研究所 | Flash器件及其制造方法 |
US9305974B1 (en) * | 2015-04-16 | 2016-04-05 | Stmicroelectronics, Inc. | High density resistive random access memory (RRAM) |
CN109887927B (zh) * | 2019-03-20 | 2021-03-30 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
-
2008
- 2008-07-02 KR KR1020080063980A patent/KR101002246B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20100003923A (ko) | 2010-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668350B1 (ko) | 낸드 구조의 멀티-비트 비휘발성 메모리 소자 및 그 제조방법 | |
KR100640620B1 (ko) | 트윈비트 셀 구조의 nor형 플래쉬 메모리 소자 및 그제조 방법 | |
KR0167467B1 (ko) | 이중 채널을 갖는 soi 상의 트렌치 eeprom 구조와 이의 제조방법 | |
US7365382B2 (en) | Semiconductor memory having charge trapping memory cells and fabrication method thereof | |
KR100682537B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP4493182B2 (ja) | 半導体装置 | |
US20020190306A1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
KR101160185B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
KR20070012127A (ko) | 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법 | |
KR20030081896A (ko) | 부유트랩형 비휘발성 메모리 소자 및 그 제조방법 | |
US7399673B2 (en) | Method of forming a charge-trapping memory device | |
JP2008153355A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR100605508B1 (ko) | 활성영역들과 자기정렬된 부유게이트들을 갖는 플래쉬메모리 소자들 및 그 제조방법들 | |
KR101073640B1 (ko) | 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법 | |
CN111799270A (zh) | 半导体器件 | |
CN111146203A (zh) | 3d nor闪存的制作方法及其的存储单元结构 | |
KR101002246B1 (ko) | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | |
KR101037649B1 (ko) | 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법 | |
KR101030974B1 (ko) | 수직 게이트를 갖는 4비트 메모리 셀 및 이를 이용한 노아 플래시 메모리 어레이와 그 제조방법 | |
JP2009289949A (ja) | 不揮発性半導体記憶装置 | |
JP2010153904A (ja) | 半導体装置 | |
KR100665799B1 (ko) | 플래시 기억 장치 및 그 제조방법 | |
US7157333B1 (en) | Non-volatile memory and fabricating method thereof | |
KR20230031334A (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
KR101090979B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131206 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141201 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151126 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 9 |