CN114078901A - 电阻式存储装置以及其制作方法 - Google Patents

电阻式存储装置以及其制作方法 Download PDF

Info

Publication number
CN114078901A
CN114078901A CN202010835984.0A CN202010835984A CN114078901A CN 114078901 A CN114078901 A CN 114078901A CN 202010835984 A CN202010835984 A CN 202010835984A CN 114078901 A CN114078901 A CN 114078901A
Authority
CN
China
Prior art keywords
layer
electrode
variable resistance
upper electrode
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010835984.0A
Other languages
English (en)
Inventor
杨柏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010835984.0A priority Critical patent/CN114078901A/zh
Priority to US17/024,680 priority patent/US11387412B2/en
Publication of CN114078901A publication Critical patent/CN114078901A/zh
Priority to US17/834,909 priority patent/US11832536B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种电阻式存储装置以及其制作方法，其中该电阻式存储装置包括第一堆叠结构与第二堆叠结构。第一堆叠结构包括第一下电极、第一上电极设置于第一下电极上以及第一可变电阻层于垂直方向上设置于第一下电极与第一上电极之间。第二堆叠结构包括第二下电极、第二上电极设置于第二下电极上以及第二可变电阻层于垂直方向上设置于第二下电极与第二上电极之间。第一可变电阻层的厚度小于第二可变电阻层的厚度，由此增加电阻式存储装置可切换的电阻状态。

Description

电阻式存储装置以及其制作方法
技术领域
本发明涉及一种电阻式存储装置以及其制作方法，尤指是涉及一种具有不同厚度的可变电阻层的电阻式存储装置以及其制作方法。
背景技术
半导体存储器为电脑或电子产品中用于存储数据的半导体元件，其可大概分为挥发性存储器(volatile)与非挥发性(non-volatile)存储器。挥发性存储器是指当操作的电源中断后，所存储的数据便会消失的电脑存储器，而相对地，非挥发性存储器则具有不因电源供应中断而造成存储数据遗失的特性。电阻式随机存取存储器(resistive RAM，RRAM)为一种非挥发性存储器，其具有低操作电压、低耗电以及高写入速度等特性而被视为可被应用于许多电子装置中的存储器结构。
发明内容
本发明提供了一种电阻式存储装置以及其制作方法，利用不同厚度的可变电阻层增加电阻式存储装置可切换的电阻状态，进而实现具有多重电阻状态的电阻式存储装置。
本发明的一实施例提供一种电阻式存储装置，其包括一第一堆叠结构以及一第二堆叠结构。第一堆叠结构包括一第一下电极、一第一上电极以及一第一可变电阻层。第一上电极设置于第一下电极上，而第一可变电阻层于一垂直方向上设置于第一下电极与第一上电极之间。第二堆叠结构包括一第二下电极、一第二上电极以及一第二可变电阻层。第二上电极设置于第二下电极上，而第二可变电阻层于垂直方向上设置于第二下电极与第二上电极之间。第一可变电阻层的厚度小于第二可变电阻层的厚度。
本发明的一实施例提供一种电阻式存储装置的制作方法，包括下列步骤。在一介电层上形成一第一堆叠结构与一第二堆叠结构。第一堆叠结构包括一第一下电极、一第一上电极以及一第一可变电阻层。第一上电极设置于第一下电极上，而第一可变电阻层于一垂直方向上设置于第一下电极与第一上电极之间。第二堆叠结构包括一第二下电极、一第二上电极以及一第二可变电阻层。第二上电极设置于第二下电极上，而第二可变电阻层于垂直方向上设置于第二下电极与第二上电极之间。第一可变电阻层的厚度小于第二可变电阻层的厚度。
附图说明
图1为本发明第一实施例的电阻式存储装置的示意图。
图2至图8为本发明一实施例的电阻式存储装置的制作方法的示意图，其中
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图；
图8为图7之后的状况示意图。
图9为本发明第二实施例的电阻式存储装置的示意图。
图10至图15为本发明另一实施例的电阻式存储装置的制作方法的示意图，其中
图11为图10之后的状况示意图；
图12为图11之后的状况示意图；
图13为图12之后的状况示意图；
图14为图13之后的状况示意图；
图15为图14之后的状况示意图。
主要元件符号说明
10 介电层
12 导电层
14 介电层
16 介电层
18 连接插塞
20 第一导电层
22 二极管材料层
22A 第一二极管层
22B 第二二极管层
24 第二导电层
26 第一电阻材料层
28 第二电阻材料层
30 掩模层
30A 第一掩模图案
30B 第二掩模图案
32A 第一间隙子
32B 第二间隙子
34 介电层
36 第三导电层
38 第四导电层
40 介电层
42 介电层
44 连接插塞
46 导电层
82 图案化掩模层
84 图案化掩模层
91 图案化制作工艺
92 图案化制作工艺
101 电阻式存储装置
102 电阻式存储装置
BE1 第一下电极
BE2 第二下电极
D1 第一方向
D2 第二方向
DS1 距离
DS2 距离
ME1 第一中间电极
ME2 第二中间电极
R1 第一区
R2 第二区
RL1 第一可变电阻层
RL2 第二可变电阻层
RL21 第一层
RL22 第二层
S11 下表面
S12 上表面
S21 下表面
S22 上表面
S32 上表面
S33 上表面
ST1 第一堆叠结构
ST2 第二堆叠结构
TE1 第一上电极
TE2 第二上电极
TK1 厚度
TK2 厚度
TR1 第一沟槽
TR2 第二沟槽
TR3 第三沟槽
具体实施方式
以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。
用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，是用以修饰权利要求的元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。
请参阅图1。图1所绘示为本发明第一实施例的电阻式存储装置101的示意图。如图1所示，电阻式存储装置101包括一第一堆叠结构ST1以及一第二堆叠结构ST2。第一堆叠结构ST1包括一第一下电极BE1、一第一上电极TE1以及一第一可变电阻层RL1。第一上电极TE1设置于第一下电极BE1上，而第一可变电阻层RL1于一垂直方向(例如图1中所示的第一方向D1)上设置于第一下电极BE1与第一上电极TE1之间。第二堆叠结构ST2包括一第二下电极BE2、一第二上电极TE2以及一第二可变电阻层RL2。第二上电极TE2设置于第二下电极BE2上，而第二可变电阻层RL2于第一方向D1上设置于第二下电极BE2与第二上电极TE2之间。第一可变电阻层RL1于第一方向D1上的厚度TK1小于第二可变电阻层RL2于第一方向D1上的厚度TK2。
在一些实施例中，第一堆叠结构ST1与第二堆叠结构ST2可被视为具有不同厚度的可变电阻材料层的电阻式存储子单元，而各可变电阻材料层可被视为电阻式存储子单元中的开关介质(switching medium)，通过对堆叠结构中的上下电极施加适合的电压，可改变电阻式存储子单元的电阻值，使电阻式存储子单元可于高电阻状态(high resistancestate，HRS)与低电阻状态(low resistance state，LRS)之间进行切换，从而实现存储数据、读取数据以及重置等存储装置的操作模式。此外，通过调整可变电阻材料层的厚度可改变对应的电阻式存储子单元的于HRS与LRS之间进行切换的操作电压或/及操作电流以及电阻式存储子单元于HRS与LRS下的电阻值，进而可于电阻式存储装置101中实现多重电阻状态。
举例来说，在一些实施例中，具有厚度相对较薄的第一可变电阻层RL1的第一堆叠结构ST1在自HRS切换至LRS时所需的设定电压(VSET)可低于具有厚度相对较厚的第二可变电阻层RL2的第二堆叠结构ST2在自HRS切换至LRS时所需的设定电压。例如，具有厚度相对较薄的第一可变电阻层RL1的第一堆叠结构ST1在自HRS切换至LRS时所需的设定电压可约为0.5伏特，而具有厚度相对较厚的第二可变电阻层RL2的第二堆叠结构ST2在自HRS切换至LRS时所需的设定电压可约为1伏特，但并不以此为限。因此，通过控制分别对于第一堆叠结构ST1与第二堆叠结构ST2施加的电压大小，可使第一堆叠结构ST1与第二堆叠结构ST2均处于HRS、均处于LRS或可仅使第一堆叠结构ST1自HRS切换至LRS并使第二堆叠结构ST2维持在HRS。换句话说，相对于具有相同厚度可变电阻材料层的电阻式存储子单元，本实施例的第一堆叠结构ST1与第二堆叠结构ST2可用以形成至少三种不同的电阻状态(均为HRS、均为LRS以及部分为LRS且部分为HRS的状态)从而实现多重电阻状态而提升电阻式存储装置101数据存储能力的效果。
在一些实施例中，的第一堆叠结构ST1与第二堆叠结构ST2可彼此电连接，例如可以并联的方式电连接第一堆叠结构ST1与第二堆叠结构ST2，但并不以此为限。举例来说，在一些实施例中，第一堆叠结构ST1的第一下电极BE1与第二堆叠结构ST2的第二下电极BE2可通过设置于一层或多层介电层(例如图1中所示的介电层10、介电层14以及介电层16，但并不以此为限)中的导电结构(例如图1中所示的导电层12以及连接插塞18，但并不以此为限)彼此电连接，而第一堆叠结构ST1的第一上电极TE1与第二堆叠结构ST2的第二上电极TE2可通过设置于一层或多层介电层(例如图1中所示的介电层40以及介电层42，但并不以此为限)中的导电结构(例如图1中所示的连接插塞44以及导电层46，但并不以此为限)彼此电连接。在一些实施例中，第一下电极BE1与第二下电极BE2可通过不同于上述的方式彼此电连接，第一上电极TE1与第二上电极TE2可通过不同于上述的方式彼此电连接，而第一堆叠结构ST1与第二堆叠结构ST2也可视设计需要以不同于上述的方式彼此电连接。
在一些实施例中，介电层10、介电层14、介电层16、导电层12以及连接插塞18可设置于第一堆叠结构ST1与第二堆叠结构ST2的下方，介电层40、介电层42、连接插塞44以及导电层46可设置于第一堆叠结构ST1与第二堆叠结构ST2的上方，而第一堆叠结构ST1与第二堆叠结构ST2可设置于一介电层34中，且介电层34可于第一方向D1上位于介电层16与介电层40之间，但并不以此为限。换句话说，电阻式存储装置101可还包括上述的介电层10、介电层14、介电层16、介电层34、介电层40、介电层42、导电层12、连接插塞18、连接插塞44以及导电层46，但并不以此为限。此外，在一些实施例中，电阻式存储装置101可还包括一第一间隙子32A以及一第二间隙子32B设置于介电层34中且于水平方向(例如图1中所示的第二方向D2，但并不以此为限)上分别围绕第一堆叠结构ST1与第二堆叠结构ST2，用以保护第一可变电阻层RL1与第二可变电阻层RL2，避免物质(例如氧)自第一堆叠结构ST1与第二堆叠结构ST2的侧壁进入第一可变电阻层RL1与第二可变电阻层RL2中而影响其材料特性。
在一些实施例中，介电层10可设置于一基底(未绘示)上，而此基底可包括半导体基底例如硅基底、硅锗半导体基底、硅覆绝缘(silicon-on-insulator,SOI)基底或其他适合材料所形成的基底，但并不以此为限。此外，在形成介电层10之前，可于上述的基底上形成元件(例如晶体管)或/及电路(未绘示)，而导电层12可向下电连接至基底上的元件或/及电路，但并不以此为限。在一些实施例中，电阻式存储装置101的制作方法可与半导体制作工艺中的后段(back end of line，BEOL)制作工艺整合，上述的介电层10、介电层14、介电层16、介电层34、介电层40以及介电层42可被视为于后段制作工艺中形成的层间介电层，而上述的导电层12、连接插塞18、连接插塞44以及导电层46可被视为后段制作工艺中形成的互连结构的一部分，但并不以此为限。
在一些实施例中，上述的第一方向D1可被视为介电层10的厚度方向，而与第一方向D1大体上正交的水平方向(例如第二方向D2)可与介电层10的表面平行，但并不以此为限。此外，在本文中所述在第一方向D1上相对较高的位置或/及部件与介电层10之间在第一方向D1上的距离大于在第一方向D1上相对较低的位置或/及部件与介电层10之间在第一方向D1上的距离，各部件的下部或底部可比此部件的上部或顶部在第一方向D1上更接近介电层10，在某个部件之上的另一部件可被视为在第一方向D1上相对较远离介电层10，而在某个部件之下的另一部件可被视为在第一方向D1上相对较接近介电层10。
在一些实施例中，第一可变电阻层RL1与第二可变电阻层RL2的材料可分别包括金属氧化物例如过渡金属氧化物(transition metal oxide)、钙钛矿氧化物(perovskiteoxide)或其他适合的可变电阻材料。上述的金属氧化物可包括氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化钴、氧化铜、氧化铌、氧化钼、氧化钽、氧化铁、氧化锰、上述材料的混和物或其他适合的金属氧化物材料，而上述的钙钛矿氧化物可包括钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、钛酸铅(PbTiO3)或其他适合的钙钛矿氧化物材料。在一些实施例中，第一可变电阻层RL1的材料组成与第二可变电阻层RL2的材料组成可视设计需要而彼此相同或不同。举例来说，在一些实施例中，第二可变电阻层RL2可包括一第一层RL21以及一第二层RL22于第一方向D1上堆叠设置，故第二层RL22可于第一方向D1上设置于第一层RL21上。在一些实施例中，第一可变电阻层RL1的材料组成与第二可变电阻层RL2的第一层RL21以及第二层RL22中的至少一者的材料组成相同。
在一些实施例中，第二可变电阻层RL2的第一层RL21、第二层RL22以及第一可变电阻层RL1可均由相同的材料形成而具有相同的材料组成。在一些实施例中，第二可变电阻层RL2的第一层RL21的材料组成可不同于第二层RL22的材料组成，第一可变电阻层RL1可与第一层RL21或第二层RL22由相同的材料形成而具有相同的材料组成以及大体上相同的厚度，而与第一可变电阻层RL1的材料不同的第一层RL21或第二层RL22则可用于增加第二可变电阻层RL2的整体厚度，但并不以此为限。举例来说，在一些实施例中，第二可变电阻层RL2的第一层RL21可由对一第一电阻材料层26进行图案化而形成，而第一可变电阻层RL1与第二可变电阻层RL2的第二层RL22可由对一第二电阻材料层28进行图案化而形成，但并不以此为限。值得说明的是，在一些实施例中，在相同厚度的状况下，通过第一电阻材料层26与第二电阻材料层28的材料选择搭配，可使第一电阻材料层26由HRS切换至LRS所需施加的电压高于第二电阻材料层28由HRS切换至LRS所需施加的电压，由此使得第一堆叠结构ST1自HRS切换至LRS时所需的设定电压与第二堆叠结构ST2自HRS切换至LRS时所需的设定电压之间的差异更进一步变大，从而有利于电阻式存储装置101的操作进行，但并不以此为限。
在一些实施例中，第一堆叠结构ST1可还包括一第一中间电极ME1以及一第一二极管层22A，而第二堆叠结构ST2可还包括一第二中间电极ME2以及一第二二极管层22B。第一中间电极ME1可于第一方向D1上设置于第一下电极BE1与第一上电极TE1之间，第一可变电阻层RL1可于第一方向D1上设置于第一中间电极ME1与第一上电极TE1之间，而第一二极管层22A可于第一方向D1上设置于第一中间电极ME1与第一下电极BE1之间。第二中间电极ME2可于第一方向D1上设置于第二下电极BE2与第二上电极TE2之间，第二可变电阻层RL2可于第一方向D1上设置于第二中间电极ME2与第二上电极TE2之间，而第二二极管层22B可于第一方向D1上设置于第二中间电极ME2与第二下电极BE2之间。换句话说，第一堆叠结构ST1中的第一下电极BE1、第一二极管层22A、第一中间电极ME1、第一可变电阻层RL1以及第一上电极TE1可于第一方向D1上由下而上依序堆叠设置，而第二堆叠结构ST2中的第二下电极BE2、第二二极管层22B、第二中间电极ME2、第二可变电阻层RL2以及第二上电极TE2可于第一方向D1上由下而上依序堆叠设置。
在一些实施例中，第一可变电阻层RL1可直接接触第一中间电极ME1与第一上电极TE1，而第二可变电阻层RL2可直接接触第二中间电极ME2与第二上电极TE2。在此状况下，第一上电极TE1与第一中间电极ME1之间于第一方向D1上的距离DS1可大体上等于第一可变电阻层RL1的厚度TK1，第二上电极TE2与第二中间电极ME2之间于第一方向D1上的距离DS2可大体上等于第二可变电阻层RL2的厚度TK2，故第一上电极TE1与第一中间电极ME1之间于第一方向D1上的距离DS1可小于第二上电极TE2与第二中间电极ME2之间于第一方向D1上的距离DS2，但并不以此为限。此外，在一些实施例中，第一上电极TE1的一上表面S12与第二上电极TE2的一上表面S22可大体上共平面，而第一上电极TE1的一下表面S11可于第一方向D1上低于第二上电极TE2的一下表面S21。在一些实施例中，上表面S12与上表面S22可分别被视为第一上电极TE1与第二上电极TE2于第一方向D1上的最上表面(topmost surface)，而下表面S11与下表面S21可分别被视为第一上电极TE1与第二上电极TE2于第一方向D1上的最底表面(bottommost surface)，故第一上电极TE1于第一方向D1上的厚度可大于第二上电极TE2于第一方向D1上的厚度，但并不以此为限。
在一些实施例中，也可视设计需要而不设置上述的第一中间电极ME1、第二中间电极ME2、第一二极管层22A与第二二极管层22B，故第一可变电阻层RL1可直接接触第一下电极BE1与第一上电极TE1，而第二可变电阻层RL2可直接接触第二下电极BE2与第二上电极TE2，但并不此为限。此外，不论是否有设置第一中间电极ME1、第二中间电极ME2、第一二极管层22A与第二二极管层22B，第一上电极TE1与第一下电极BE1之间于第一方向D1上的距离可小于第二上电极TE2与第二下电极BE2之间于第一方向D1上的距离。
在一些实施例中，第一下电极BE1、第二下电极BE2、第一中间电极ME1、第二中间电极ME2、第一上电极TE1以及第二上电极TE2的材料可分别包括铝、铂、钌、铱、镍、钴、铬、钨、铜、铪、锆、锌、金、钛、上述材料的合金、上述材料的混和物或其他适合的金属导电材料或非金属导电材料。在一些实施例中，第一二极管层22A与第二二极管层22B可分别包括一p型半导体层以及一n型半导体层(未绘示)于第一方向D1上堆叠设置由此分别于第一中间电极ME1与第一下电极BE1之间以及第二中间电极ME2与第二下电极BE2之间形成二极管结构，但并不以此为限。在一些实施例中，第一二极管层22A与第二二极管层22B也可分别具有其他适合的二极管结构。此外，上述的p型半导体层可包括p型的硅半导体层、p型的氧化铜(CuO)半导体层或其他适合的p型半导体材料，而上述的n型半导体层可包括n型的硅半导体层、n型的氧化铟锌(InZnO)半导体层或其他适合的n型半导体材料。此外，第一二极管层22A与第二二极管层22B中的p型半导体层可于第一方向D1上设置于n型半导体层与下电极之间，用以搭配图1中所示的结构控制于第一堆叠结构ST1与第二堆叠结构ST2中的电流方向，但并不以此为限。
上述的介电层10、介电层14、介电层16、介电层34、介电层40以及介电层42可分别包括氧化硅、氮化硅、氮碳化硅、氟硅玻璃(fluorosilicate glass，FSG)或其他适合的介电材料。此外，在一些实施例中，介电层10、介电层16、介电层34以及介电层42可分别包括低介电常数(low dielectric constant，low-k)介电材料，例如苯并环丁烯(benzocyclclobutene，BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、多孔性介电材料或其他适合的low-k介电材料。上述的第一间隙子32A与第二间隙子32B可分别包括单层或多层的介电材料，例如氮化硅、氮碳化硅或其他适合的介电材料。上述的导电层12、连接插塞18、连接插塞44以及导电层46可分别包括一低电阻材料以及一阻障层，但并不以此为限。上述的低电阻材料可包括电阻率相对较低的材料例如铜、铝、钨等，而上述的阻障层可包括氮化钛、氮化钽或其他适合的导电性阻障材料，但并不以此为限。
请参阅图1至图8。图2至图8所绘示为本发明一实施例的电阻式存储装置的制作方法的示意图，其中图3绘示了图2之后的状况示意图，图4绘示了图3之后的状况示意图，图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，图7绘示了图6之后的状况示意图，图8绘示了图7之后的状况示意图。在一些实施例中，图1可被视为绘示了图8之后的状况示意图，但并不以此为限。如图1所示，电阻式存储装置101的制作方法可包括下列步骤。首先，在介电层10上形成第一堆叠结构ST1与第二堆叠结构ST2。第一堆叠结构ST1包括第一下电极BE1、第一上电极TE1以及第一可变电阻层RL1。第一上电极TE1设置于第一下电极BE1上，而第一可变电阻层RL1于第一方向D1上设置于第一下电极BE1与第一上电极TE1之间。第二堆叠结构ST2包括第二下电极BE2、第二上电极TE2以及第二可变电阻层RL2。第二上电极TE2设置于第二下电极BE2上，而第二可变电阻层RL2于第一方向D1上设置于第二下电极BE2与第二上电极TE2之间。第一可变电阻层RL1的厚度TK1小于第二可变电阻层RL2的厚度TK2。
进一步说明，本实施例的制作方法可包括但并不限于下列步骤。首先，如图2所示，导电层12可形成于介电层10中，介电层14与介电层16可形成于介电层10以及导电层12上，而多个连接插塞18可于第一方向D1上贯穿介电层16与介电层14，用以与导电层12接触而形成电连接。然后，可于介电层16以及连接插塞18上依序形成一第一导电层20、一二极管材料层22、一第二导电层24以及第一电阻材料层26。在一些实施例中，介电层10上可定义有一第一区R1与一第二区R2，第一区R1可与第二区R2相邻设置，而第一区R1为用以于其上形成图1中的第一堆叠结构ST1的区域，且第二区R2为用以于其上形成图1中的第二堆叠结构ST2的区域。换句话说，第一区R1与第二区R2可被视为不同的电阻式记忆子单元所对应的区域，但并不以此为限。上述的第一导电层20、二极管材料层22、第二导电层24以及第一电阻材料层26可形成于第一区R1与第二区R2上。
然后，如图3所示，移除第一区R1上的第一电阻材料层26，而在移除第一区R1上的第一电阻材料层26之后，第一电阻材料层26的一部分保留在第二区R2上。之后，如图4所示，在第一区R1与第二区R2上形成第二电阻材料层28，并于第二电阻材料层28上形成一掩模层30，而第二电阻材料层28的一部分可形成于保留在第二区R2上的第一电阻材料层26的部分上。掩模层30可包括多晶硅或其他不易对第二电阻材料层28产生负面影响的适合材料。接着，如图4至图5所示，在掩模层30形成之后，对第二电阻材料层28以及保留在第二区R2上的第一电阻材料层26的部分进行一图案化制作工艺91，用以于第一区R1上形成第一可变电阻层RL1且于第二区R2上形成第二可变电阻层RL2。换句话说，掩模层30可于图案化制作工艺91之前形成，但并不以此为限。在一些实施例中，也可视设计需要而不形成上述的掩模层30。在一些实施例中，图案化制作工艺91可利用于掩模层30形成一图案化光致抗蚀剂(未绘示)并以此图案化光致抗蚀剂当作蚀刻掩模进行蚀刻制作工艺，且图案化制作工艺91可包括一个或多个蚀刻步骤分别对掩模层30、第二电阻材料层28、第一电阻材料层26、第二导电层24、二极管材料层22以及第一导电层20进行蚀刻，而图案化光致抗蚀剂可在蚀刻步骤中或图案化制作工艺91之后被移除，但并不以此为限。
换句话说，第一导电层20可被图案化制作工艺91图案化而成为第一区R1上的第一下电极BE1以及第二区R2上的第二下电极BE2，且第一下电极BE1与第二下电极BE2互相分离；二极管材料层22可被图案化制作工艺91图案化而成为第一区R1上的第一二极管层22A以及第二区R2上的第二二极管层22B，且第一二极管层22A与第二二极管层22B互相分离；第二导电层24可被图案化制作工艺91图案化而成为第一区R1上的第一中间电极ME1以及第二区R2上的第二中间电极ME2，且第一中间电极ME1与第二中间电极ME2互相分离；保留在第二区R2上的第一电阻材料层26可被图案化制作工艺91图案化而成为第二区R2上的第二可变电阻层RL2的第一层RL21；第二电阻材料层28可被图案化制作工艺91图案化而成为第一区R1上的第一可变电阻层RL1以及第二区R2上的第二可变电阻层RL2的第二层RL22，且第一可变电阻层RL1与第二可变电阻层RL2的第二层RL22互相分离。此外，在一些实施例中，掩模层30可被图案化制作工艺91图案化而成为第一可变电阻层RL1上的一第一掩模图案30A以及第二可变电阻层RL2上的一第二掩模图案30B，且第一掩模图案30A与第二掩模图案30B互相分离，但并不以此为限。
值得说明的是，本实施例的第一可变电阻层RL1以及第二可变电阻层RL2的形成方法并不限于上述图2至图5所示的方式而可视设计需要以其他适合的方式形成第一可变电阻层RL1以及第二可变电阻层RL2。此外，在一些实施例中，由于可利用同一个图案化制作工艺来形成第一下电极BE1、第二下电极BE2、第一二极管层22A、第二二极管层22B、第一中间电极ME1、第二中间电极ME2、第一可变电阻层RL1、第二可变电阻层RL2、第一掩模图案30A以及第二掩模图案30B，故第一下电极BE1、第一二极管层22A、第一中间电极ME1、第一可变电阻层RL1以及第一掩模图案30A可于第一方向D1上具有大体上相同的投影面积，而第二下电极BE2、第二二极管层22B、第二中间电极ME2、第二可变电阻层RL2以及第二掩模图案30B可于第一方向D1上具有大体上相同的投影面积，但并不以此为限。在一些实施例中，也可视设计需要以不同的图案化制作工艺分别形成第一下电极BE1、第二下电极BE2、第一二极管层22A、第二二极管层22B、第一中间电极ME1、第二中间电极ME2、第一可变电阻层RL1、第二可变电阻层RL2、第一掩模图案30A以及第二掩模图案30B而使得至少部分的上述部件于第一方向D1上可具有不同的投影面积。
然后，如图6所示，可于第一下电极BE1、第一二极管层22A、第一中间电极ME1、第一可变电阻层RL1以及第一掩模图案30A的侧壁上形成第一间隙子32A，并于第二下电极BE2、第二二极管层22B、第二中间电极ME2、第二可变电阻层RL2以及第二掩模图案30B的侧壁上形成第二间隙子32B。第一间隙子32A可于水平方向上围绕第一下电极BE1、第一二极管层22A、第一中间电极ME1、第一可变电阻层RL1以及第一掩模图案30A，而第二间隙子32B可于水平方向上围绕第二下电极BE2、第二二极管层22B、第二中间电极ME2、第二可变电阻层RL2以及第二掩模图案30B。然后，可形成介电层34，并利用一平坦化制作工艺(例如化学机械研磨制作工艺，但并不以此为限)使得第一掩模图案30A、第二掩模图案30B、第一间隙子32A、第二间隙子32B以及介电层34的上表面大体上共平面，但并不以此为限。
之后，如图6至图8所示，可用第一上电极TE1取代第一掩模图案30A并用第二上电极TE2取代第二掩模图案30B。举例来说，可先将第一掩模图案30A与第二掩模图案30B移除而于第一可变电阻层RL1上形成被第一间隙子32A围绕的一第一沟槽TR1并于第二可变电阻层RL2上形成被第二间隙子32B围绕的一第二沟槽TR2。然后，可形成一第三导电层36填入第一沟槽TR1与第二沟槽TR2，并可利用一平坦化制作工艺(例如化学机械研磨制作工艺，但并不以此为限)将第一沟槽TR1与第二沟槽TR2之外的第三导电层36移除而于第一沟槽TR1与第二沟槽TR2中分别形成第一上电极TE1与第二上电极TE2，并形成上述的第一堆叠结构ST1与第二堆叠结构ST2。然后，如图1所示，可于第一堆叠结构ST1与第二堆叠结构ST2上形成上述的介电层40、介电层42、连接插塞44以及导电层46，从而形成图1中所示的电阻式存储装置101。
通过上述的制作方法，可形成具有不同厚度的第一可变电阻层RL1与第二可变电阻层RL2，并可避免直接用回蚀刻方式减薄部分的可变电阻层时所造成的蚀刻损伤(etching damage)，对于电阻式存储装置的电性表现有正面帮助。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参阅图9。图9所绘示为本发明第二实施例的电阻式存储装置102的示意图。如图9所示，与上述第一实施例不同的地方在于，在电阻式存储装置102中，第二可变电阻层RL2的第二层RL22于第二可变电阻层RL2的剖视图(例如图9)中可包括一U型结构于水平方向(例如第二方向D2)上围绕第二上电极TE2。在本实施例中，第二可变电阻层RL2的厚度TK2可被视为于第一方向D1上位于第二上电极TE2与第二中间电极ME2之间的第二可变电阻层RL2的厚度，而第二上电极TE2与第二中间电极ME2之间于第一方向D1上的距离DS2可大体上等于第二可变电阻层RL2的厚度TK2，但并不以此为限。在一些实施例中，在第一方向D1上位于第二上电极TE2与第二中间电极ME2之间的第二可变电阻层RL2的上表面S33可于第一方向D1上低于第二可变电阻层RL2的第二层RL22的上表面S32，而第二可变电阻层RL2的第二层RL22的上表面S32与第二上电极TE2的上表面S22可大体上共平面，但并不以此为限。
此外，在一些实施例中，第一可变电阻层RL1与第二可变电阻层RL2的第一层RL21可由同一材料层(例如第一电阻材料层26)形成，而第二可变电阻层RL2的第二层RL22可由另一材料层(例如第二电阻材料层28)形成，故第二可变电阻层RL2的第二层RL22的材料组成可不同于第一可变电阻层RL1的材料组成，但并不以此为限。值得说明的是，在一些实施例中，在相同厚度的状况下，通过第一电阻材料层26与第二电阻材料层28的材料选择搭配，可使第二电阻材料层28由HRS切换至LRS所需施加的电压高于第一电阻材料层26由HRS切换至LRS所需施加的电压，由此使得本实施例的第一堆叠结构ST1自HRS切换至LRS时所需的设定电压与第二堆叠结构ST2自HRS切换至LRS时所需的设定电压之间的差异更进一步变大，从而有利于电阻式存储装置102的操作进行，但并不以此为限。
请参阅图9至图15。图10至图15所绘示为本发明另一实施例的电阻式存储装置的制作方法的示意图，其中图11绘示了图10之后的状况示意图，图12绘示了图11之后的状况示意图，图13绘示了图12之后的状况示意图，图14绘示了图13之后的状况示意图，图15绘示了图14之后的状况示意图。在一些实施例中，图9可被视为绘示了图15之后的状况示意图，但并不以此为限。电阻式存储装置102的制作方法可包括但并不限于下列步骤。首先，如图10所示，可于介电层16以及连接插塞18上依序形成第一导电层20、二极管材料层22、第二导电层24、第一电阻材料层26以及掩模层30，且第一导电层20、二极管材料层22、第二导电层24、第一电阻材料层26以及掩模层30形成于第一区R1与第二区R2上。然后，如图10与图11所示，对第一电阻材料层26进行一图案化制作工艺92，用以于第一区R1上形成第一可变电阻层RL1且于第二区R2上形成第一层RL21。
换句话说，掩模层30可于图案化制作工艺92之前形成，但并不以此为限。在一些实施例中，也可视设计需要而不形成上述的掩模层30。在一些实施例中，图案化制作工艺92可利用于掩模层30形成一图案化光致抗蚀剂(未绘示)并以此图案化光致抗蚀剂当作蚀刻掩模进行蚀刻制作工艺，且图案化制作工艺92可包括一个或多个蚀刻步骤分别对掩模层30、第一电阻材料层26、第二导电层24、二极管材料层22以及第一导电层20进行蚀刻，而图案化光致抗蚀剂可在蚀刻步骤中或图案化制作工艺92之后被移除，但并不以此为限。因此，第一导电层20可被图案化制作工艺92图案化而成为第一下电极BE1与第二下电极BE2，二极管材料层22可被图案化制作工艺92图案化而成为第一二极管层22A与第二二极管层22B，第二导电层24可被图案化制作工艺92图案化而成为第一中间电极ME1与第二中间电极ME2，而第一电阻材料层26可被图案化制作工艺92图案化而成为第一区R1上的第一可变电阻层RL1以及第二区R2上的第一层RL21。在本实施例中，第一可变电阻层RL1与第一层RL21互相分离，且第二可变电阻层的第二层可于图案化制作工艺92之后形成在第一层RL21上。此外，在一些实施例中，掩模层30可被图案化制作工艺92图案化而成为第一可变电阻层RL1上的第一掩模图案30A以及第一层RL21上的第二掩模图案30B，但并不以此为限。
然后，如图11至图12所示，可形成一图案化掩模层82覆盖第一区R1并暴露出第二掩模图案30B，由此利用蚀刻制作工艺移除第二掩模图案30B而于第一层RL21上形成被第二间隙子32B围绕的第三沟槽TR3。之后，如图11至图13所示，于移除第二掩模图案30B之后，将图案化掩模层82移除，并于第一层RL21上形成第二层RL22，且于第二层RL22上形成第二上电极TE2。在一些实施例中，可于移除第二掩模图案30B之后形成第二电阻材料层28并于第二电阻材料层28上形成第三导电层36，而第二电阻材料层28与第三导电层36可填入第三沟槽TR3中。然后，可利用一平坦化制作工艺(例如化学机械研磨制作工艺，但并不以此为限)将第三沟槽TR3之外的第二电阻材料层28与第三导电层36移除而于第三沟槽TR3中形成第二可变电阻层RL2的第二层RL22以及第二上电极TE2，从而形成第二堆叠结构ST2。
之后，如图13至图15所示，在形成第二上电极TE2之后，以第一上电极TE1取代第一掩模图案30A，从而形成上述的第一堆叠结构ST1。在一些实施例中，可形成一图案化掩模层84覆盖第二区R2并暴露出第一掩模图案30A，由此利用蚀刻制作工艺移除第一掩模图案30A而形成第一沟槽TR1。在移除第一掩模图案30A之后，可将图案化掩模层84移除，并形成一第四导电层38填入第一沟槽TR1中，接着可利用一平坦化制作工艺(例如化学机械研磨制作工艺，但并不以此为限)将第一沟槽TR1之外的第四导电层38移除而于第一沟槽TR1中形成第一上电极TE1，从而形成上述的第一堆叠结构ST1。然后，如图9所示，可于第一堆叠结构ST1与第二堆叠结构ST2上形成介电层40、介电层42、连接插塞44以及导电层46，从而形成图9中所示的电阻式存储装置102。
值得说明的是，本实施例的第一可变电阻层RL1以及第二可变电阻层RL2的形成方法并不限于上述图10至图13所示的方式而可视设计需要以其他适合的方式形成图9中所示的第一可变电阻层RL1以及第二可变电阻层RL2。此外，在本实施例中，由于第一上电极TE1与第二上电极TE2可由不同的制作工艺步骤形成，故第一上电极TE1的材料组成可不同于第二上电极TE2的材料组成，但并不以此为限。此外，由于第二上电极TE2与第二可变电阻层RL2的第二层RL22可于图案化制作工艺之后形成，故可避免图案化制作工艺对第二上电极TE2或/及第二可变电阻层RL2的第二层RL22产生蚀刻损伤，对于电阻式存储装置102的电性表现有正面帮助。
综上所述，在本发明的电阻式存储装置以及其制作方法中，可利用不同厚度的可变电阻层增加电阻式存储装置可切换的电阻状态，进而实现具有多重电阻状态的电阻式存储装置。此外，通过本发明的制作方法，可在降低可变电阻层被蚀刻破坏的状况下形成具有不同厚度的可变电阻层，故可改善电阻式存储装置的整体电性表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种电阻式存储装置，其特征在于，包括：
第一堆叠结构，该第一堆叠结构包括：
第一下电极；
第一上电极，设置于该第一下电极上；以及
第一可变电阻层，在垂直方向上设置于该第一下电极与该第一上电极之间；以及
第二堆叠结构，该第二堆叠结构包括：
第二下电极；
第二上电极，设置于该第二下电极上；以及
第二可变电阻层，在该垂直方向上设置于该第二下电极与该第二上电极之间，其中该第一可变电阻层的厚度小于该第二可变电阻层的厚度。
2.如权利要求1所述的电阻式存储装置，其中该第一可变电阻层的材料组成与该第二可变电阻层的材料组成相同。
3.如权利要求1所述的电阻式存储装置，其中该第一下电极与该第二下电极电连接，且该第一上电极与该第二上电极电连接。
4.如权利要求1所述的电阻式存储装置，其中该第二可变电阻层包括：
第一层；以及
第二层，设置于该第一层上，其中该第一可变电阻层的材料组成与该第一层以及该第二层中的至少一者的材料组成相同。
5.如权利要求4所述的电阻式存储装置，其中该第一层的该材料组成不同于该第二层的该材料组成。
6.如权利要求4所述的电阻式存储装置，其中该第二层于该第二可变电阻层的剖视图中包括U型结构，围绕该第二上电极。
7.如权利要求6所述的电阻式存储装置，其中该第二层的该材料组成不同于该第一可变电阻层的该材料组成。
8.如权利要求6所述的电阻式存储装置，其中该第二层的上表面与该第二上电极的上表面共平面。
9.如权利要求6所述的电阻式存储装置，其中该第一堆叠结构还包括：
第一中间电极，在该垂直方向上设置于该第一下电极与该第一上电极之间，其中该第一可变电阻层设置于该第一中间电极与该第一上电极之间；以及
第一二极管层，设置于该第一中间电极与该第一下电极之间，其中该第二堆叠结构还包括：
第二中间电极，在该垂直方向上设置于该第二下电极与该第二上电极之间，其中该第二可变电阻层设置于该第二中间电极与该第二上电极之间；以及
第二二极管层，设置于该第二中间电极与该第二下电极之间。
10.如权利要求9所述的电阻式存储装置，其中该第一上电极与该第一中间电极之间于该垂直方向上的距离小于该第二上电极与该第二中间电极之间于该垂直方向上的距离。
11.如权利要求9所述的电阻式存储装置，其中该第一可变电阻层直接接触该第一中间电极与该第一上电极，且该第二可变电阻层直接接触该第二中间电极与该第二上电极。
12.如权利要求1所述的电阻式存储装置，其中该第一上电极的上表面与该第二上电极的上表面共平面，且该第一上电极的下表面于该垂直方向上低于该第二上电极的下表面。
13.一种电阻式存储装置的制作方法，包括：
在介电层上形成第一堆叠结构，其中该第一堆叠结构包括：
第一下电极；
第一上电极，设置于该第一下电极上；以及
第一可变电阻层，在垂直方向上设置于该第一下电极与该第一上电极之间；以及
在该介电层上形成第二堆叠结构，其中该第二堆叠结构包括：
第二下电极；
第二上电极，设置于该第二下电极上；以及
第二可变电阻层，在该垂直方向上设置于该第二下电极与该第二上电极之间，其中该第一可变电阻层的厚度小于该第二可变电阻层的厚度。
14.如权利要求13所述的电阻式存储装置的制作方法，其中该第二可变电阻层包括：
第一层；以及
第二层，设置于该第一层上。
15.如权利要求14所述的电阻式存储装置的制作方法，其中形成该第一可变电阻层以及该第二可变电阻层的方法包括：
在第一区与第二区上形成第一电阻材料层；
移除该第一区上的该第一电阻材料层，其中在移除该第一区上的该第一电阻材料层之后，该第一电阻材料层的一部分保留在该第二区上；
在该第一区与该第二区上形成第二电阻材料层，其中该第二电阻材料层的一部分形成于保留在该第二区上的该第一电阻材料层的该部分上；以及
对该第二电阻材料层以及保留在该第二区上的该第一电阻材料层的该部分进行图案化制作工艺，用以于该第一区上形成该第一可变电阻层且于该第二区上形成该第二可变电阻层。
16.如权利要求15所述的电阻式存储装置的制作方法，其中形成该第一可变电阻层以及该第二可变电阻层的该方法还包括：
在该图案化制作工艺之前，在该第二电阻材料层上形成掩模层，其中该掩模层被该图案化制作工艺图案化而成为该第一可变电阻层上的第一掩模图案以及该第二可变电阻层上的第二掩模图案；
以该第一上电极取代该第一掩模图案；以及
以该第二上电极取代第二掩模图案。
17.如权利要求14所述的电阻式存储装置的制作方法，其中形成该第一可变电阻层以及该第二可变电阻层的方法包括：
在第一区与第二区上形成第一电阻材料层；
对该第一电阻材料层进行图案化制作工艺，用以在该第一区上形成该第一可变电阻层且在该第二区上形成该第一层；以及
在该图案化制作工艺之后，在该第一层上形成该第二层。
18.如权利要求17所述的电阻式存储装置的制作方法，其中形成该第一可变电阻层以及该第二可变电阻层的该方法还包括：
在该图案化制作工艺之前，在该第一电阻材料层上形成掩模层，其中该掩模层被该图案化制作工艺图案化而成为该第一可变电阻层上的第一掩模图案以及该第一层上的第二掩模图案；
移除该第二掩模图案；
在移除该第二掩模图案之后，在该第一层上形成该第二层；
在该第二层上形成该第二上电极；以及
在形成该第二上电极之后，以该第一上电极取代该第一掩模图案。
19.如权利要求17所述的电阻式存储装置的制作方法，其中该第二层于该第二可变电阻层的剖视图中包括U型结构，围绕该第二上电极。
20.如权利要求13所述的电阻式存储装置的制作方法，其中该第一堆叠结构还包括：
第一中间电极，在该垂直方向上设置于该第一下电极与该第一上电极之间，其中该第一可变电阻层设置于该第一中间电极与该第一上电极之间；以及
第一二极管层，设置于该第一中间电极与该第一下电极之间，其中该第二堆叠结构还包括：
第二中间电极，在该垂直方向上设置于该第二下电极与该第二上电极之间，其中该第二可变电阻层设置于该第二中间电极与该第二上电极之间；以及
第二二极管层，设置于该第二中间电极与该第二下电极之间。
CN202010835984.0A 2020-08-19 2020-08-19 电阻式存储装置以及其制作方法 Pending CN114078901A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010835984.0A CN114078901A (zh) 2020-08-19 2020-08-19 电阻式存储装置以及其制作方法
US17/024,680 US11387412B2 (en) 2020-08-19 2020-09-17 Resistive memory device and manufacturing method thereof
US17/834,909 US11832536B2 (en) 2020-08-19 2022-06-07 Manufacturing method of resistive memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010835984.0A CN114078901A (zh) 2020-08-19 2020-08-19 电阻式存储装置以及其制作方法

Publications (1)

Publication Number Publication Date
CN114078901A true CN114078901A (zh) 2022-02-22

Family

ID=80271109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010835984.0A Pending CN114078901A (zh) 2020-08-19 2020-08-19 电阻式存储装置以及其制作方法

Country Status (2)

Country Link
US (2) US11387412B2 (zh)
CN (1) CN114078901A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611796A (zh) * 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041907B3 (de) 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
KR101356696B1 (ko) 2007-08-17 2014-01-29 삼성전자주식회사 다이오드 구조체 및 이를 포함하는 메모리 소자
KR20090080751A (ko) 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
KR20110072920A (ko) 2009-12-23 2011-06-29 삼성전자주식회사 저항성 메모리 소자
US9040951B2 (en) * 2013-08-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR102705749B1 (ko) * 2019-04-04 2024-09-12 에스케이하이닉스 주식회사 전자 장치

Also Published As

Publication number Publication date
US20220059762A1 (en) 2022-02-24
US20220302384A1 (en) 2022-09-22
US11387412B2 (en) 2022-07-12
US11832536B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US9806255B1 (en) Resistive random access memory and method of forming the same
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
US11257864B2 (en) RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
US8871561B2 (en) Variable resistance nonvolatile storage device and method for manufacturing the same
US20220344585A1 (en) Novel resistive random access memory device
US10658585B2 (en) Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
US20190371857A1 (en) Resistive random-access memory array with reduced switching resistance variability
US11611039B2 (en) Resistive random access memory device
US11832536B2 (en) Manufacturing method of resistive memory device
KR20100078943A (ko) 저항성 램 소자의 제조방법
US20220223651A1 (en) Memory device
CN110211989A (zh) 新型电阻式随机存取存储器件、存储单元及其制造方法
US11302867B2 (en) Method of making resistive structure of RRAM
US11522129B2 (en) Semiconductor structure and manufacturing method thereof
CN115643787A (zh) 电阻式随机存取存储器装置及其制造方法
US20230413582A1 (en) Semiconductor device and method for fabricating the same
US11706933B2 (en) Semiconductor memory device and fabrication method thereof
US20230413699A1 (en) Semiconductor device and method for fabricating the same
US20240206191A1 (en) Ferroelectric memory device and method for forming the same
US20230403952A1 (en) Memory device
CN117835699A (zh) 电阻式存储器装置以及其制作方法
CN113611797A (zh) 电阻式存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination