TWI828295B - 半導體元件及其製造方法 - Google Patents
半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI828295B TWI828295B TW111132984A TW111132984A TWI828295B TW I828295 B TWI828295 B TW I828295B TW 111132984 A TW111132984 A TW 111132984A TW 111132984 A TW111132984 A TW 111132984A TW I828295 B TWI828295 B TW I828295B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- trench
- resistive
- top electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 96
- 239000007772 electrode material Substances 0.000 claims abstract description 73
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 239000007769 metal material Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 21
- 239000010936 titanium Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 150000004767 nitrides Chemical group 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本發明公開了一種半導體元件及其製造方法，包括：在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；在所述阻變層的凹槽中沉積頂電極材料，以使所述頂電極材料填滿所述凹槽，形成位於所述凹槽中、且填滿所述凹槽的頂電極。可以提高半導體元件的密度。
Description
相關申請的交叉引用
本發明基於申請號為202111582275.7、申請日為2021年12月22日的中國專利申請提出，並要求中國專利申請的優先權，該中國專利申請的全部內容在此引入本發明作為參考。
本發明涉及半導體技術領域，具體地涉及一種半導體元件及其製造方法。
現有技術中，阻變式記憶體（RRAM，Resistive Random Access Memory）是當前最具應用前景的下一代非易失性記憶體之一，與傳統浮柵快閃記憶體相比，在元件結構、速度、可縮性、三維集成潛力等方面都具有明顯的優勢。
RRAM的基本結構為金屬-絕緣體-金屬（MIM）結構，主要包括底電極、阻變層和頂電極。其中，阻變層為各種氧化薄膜材料製造而成，在外加電壓、電流等電信號的作用下，可在不同電阻狀態之間進行可逆的轉變。而這種可逆的轉變大多是通過導電細絲的形成和斷裂來實現的。
目前，RRAM的製造方式為沉積完MIM結構後，經過蝕刻產生阻變結構（R），為堆疊式結構，如圖1所示。堆疊式結構的RRAM密度不高，整體元件的性能不高。
這是因為，此種方式製備的RRAM，其R的寬度不能太小，如果寬度過小，將導致R和半導體基材的接觸面積太小，從而增加R倒掉的風險，因此，R的尺寸足夠大才能保持RRAM的穩定性；另外，R和R之間的間距不能太小，否則會導致在填充氧化物時產生空隙，而該空隙會增加M1和M2之間橋接的風險（其中，M1和M2分別為連接R的金屬層）。因此，高間距、大體積導致了堆疊式結構的RRAM的密度較低。
本發明實施例的目的是提供一種半導體元件及其製造方法，以至少解決以上技術問題。
本發明第一方面提供了一種半導體元件的製造方法，包括下列步驟：
在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；
在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；
沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；
在所述阻變層的凹槽中沉積頂電極材料，以使所述頂電極材料填滿所述凹槽，形成位於所述凹槽中、且填滿所述凹槽的頂電極。
其中，該方法還包括下列步驟：
進行平坦化處理，以使所述第一介質層與所述溝槽中的阻變層和頂電極的上表面平齊。
本發明第一方面還提供了一種半導體元件，包括：半導體基材、第一介質層、底電極、阻變層和頂電極，其中：
所述半導體基材中包括多個由金屬材料填充的通孔；
所述第一介質層位於所述半導體基材上，所述第一介質層中形成有多個溝槽，所述溝槽與所述通孔一一對應；
所述底電極覆蓋在所述溝槽底部，所述底電極的下表面與對應的通孔的上表面接觸；
所述阻變層覆蓋在所述底電極上表面和所述溝槽側壁；
所述頂電極所述位於所述阻變層的凹槽中、且填滿所述凹槽。
其中，所述第一介質層與所述溝槽中的所述阻變層和所述頂電極的上表面平齊。
本發明第二方面提供了一種半導體元件的製造方法，包括下列步驟：
在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得所述第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；
在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；
沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；
在所述阻變層的凹槽中沉積第二介質層材料或熱增強層材料，並對所述第二介質層材料或熱增強層材料進行蝕刻，形成覆蓋在所述凹槽側壁的第二介質層或熱增強層；
在所述第二介質層或熱增強層與所述阻變層形成的空腔中填充頂電極材料，形成頂電極。
其中，該方法還包括下列步驟：
進行平坦化處理，以使所述第一介質層與所述溝槽中的阻變層、頂電極以及所述第二介質層或熱增強層的上表面平齊。
本發明第二方面還提供了一種半導體元件，包括：半導體基材、第一介質層、底電極、阻變層和頂電極，還包括第二介質層或熱增強層，其中：
所述半導體基材中包括多個由金屬材料填充的通孔；
所述第一介質層位於所述半導體基材上，所述第一介質層中形成有多個溝槽，所述溝槽與所述通孔一一對應；
所述底電極覆蓋在所述溝槽底部，所述底電極的下表面與對應的通孔的上表面接觸；
所述阻變層覆蓋在所述底電極上表面和所述溝槽側壁；
所述第二介質層或熱增強層覆蓋在所述阻變層的凹槽側壁，並形成一空腔；
所述頂電極位於所述空腔中、且填滿所述空腔。
其中，所述第一介質層與所述溝槽中的所述阻變層、所述頂電極以及所述第二介質層或熱增強層的上表面平齊。
本發明協力廠商面提供了一種半導體元件的製造方法，包括下列步驟：
在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得所述第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；
在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；
沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；
在所述阻變層的凹槽中沉積頂電極材料，形成覆蓋在所述阻變層的凹槽底部和側壁的頂電極；
在所述頂電極的凹槽中填充第二介質層材料，形成第二介質層。
其中，該方法還包括下列步驟：
進行平坦化處理，以使所述第一介質層與所述溝槽中的阻變層、頂電極和第二介質層的上表面平齊。
本發明協力廠商面還提供了一種半導體元件，包括：半導體基材、第一介質層、底電極、阻變層、頂電極和第二介質層，其中：
所述半導體基材中包括多個由金屬材料填充的通孔；
所述第一介質層位於所述半導體基材上，所述第一介質層中形成有多個溝槽，所述溝槽與所述通孔一一對應；
所述底電極覆蓋在所述溝槽底部，所述底電極的下表面與對應的通孔的上表面接觸；
所述阻變層覆蓋在所述底電極上表面和所述溝槽側壁；
所述頂電極覆蓋在所述阻變層的凹槽的底部和側壁；
所述第二介質層填充在所述頂電極的凹槽中。
其中，所述第一介質層與所述溝槽中的阻變層、頂電極和第二介質層的上表面平齊。
本發明第四方面提供了一種半導體元件的製造方法，包括下列步驟：
在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得所述第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；
在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；
沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；
在所述阻變層的凹槽中沉積頂電極材料，對所述頂電極材料進行蝕刻，形成覆蓋在所述阻變層的凹槽側壁的頂電極；
在所述頂電極和所述阻變層形成的空腔中填充第二介質層材料，形成第二介質層。
其中，該方法還包括下列步驟：
進行平坦化處理，以使所述第一介質層與所述溝槽中的阻變層、頂電極和第二介質層的上表面平齊。
本發明第四方面還提供了一種半導體元件，包括：半導體基材、第一介質層、底電極、阻變層、頂電極和第二介質層，其中：
所述半導體基材中包括多個由金屬材料填充的通孔；
所述第一介質層位於所述半導體基材上，所述第一介質層中形成有多個溝槽，所述溝槽與所述通孔一一對應；
所述底電極覆蓋在所述溝槽底部，所述底電極的下表面與對應的通孔的上表面接觸；
所述阻變層覆蓋在所述底電極上表面和所述溝槽側壁；
所述頂電極覆蓋在所述阻變層的凹槽的側壁；
所述第二介質層填充在所述頂電極與所述阻變層形成的空腔中。
其中，所述第一介質層與所述溝槽中的阻變層、頂電極和第二介質層的上表面平齊。
本發明第五方面提供了一種半導體元件的製造方法，包括下列步驟：
在半導體基材上沉積第一介質層材料，對所述第一介質層材料進行蝕刻，使得所述第一介質層中形成與所述半導體基材中每個通孔對應的溝槽；所述通孔由金屬材料填充；
在所述溝槽中沉積底電極材料，對所述底電極材料進行蝕刻，形成覆蓋在所述溝槽底部的底電極；
沉積阻變層材料，形成覆蓋在所述底電極上表面和所述溝槽側壁的阻變層；
在所述阻變層的凹槽中沉積熱增強層材料，形成覆蓋在所述阻變層的凹槽底部和側壁的熱增強層；
在所述熱增強層的凹槽中填充頂電極材料，形成頂電極。
其中，該方法還包括下列步驟：
進行平坦化處理，以使所述第一介質層與所述溝槽中的阻變層、頂電極和熱增強層的上表面平齊。
本發明第五方面還提供了一種半導體元件，包括：半導體基材、第一介質層、底電極、阻變層、頂電極和熱增強層，其中：
所述半導體基材中包括多個由金屬材料填充的通孔；
所述第一介質層位於所述半導體基材上，所述第一介質層中形成有多個溝槽，所述溝槽與所述通孔一一對應；
所述底電極覆蓋在所述溝槽底部，所述底電極的下表面與對應的通孔的上表面接觸；
所述阻變層覆蓋在所述底電極上表面和所述溝槽側壁；
所述熱增強層覆蓋在所述阻變層的凹槽的底部和側壁；
所述頂電極填充在所述熱增強層的凹槽中。
其中，所述第一介質層與所述溝槽中的阻變層、頂電極和熱增強層的上表面平齊。
上述方案提供的均為溝槽式的阻變結構，此種結構下，第一介質層中不會產生空隙，完全避免了M1和M2連接的風險，溝槽之間的距離可以做到足夠小；且由於溝槽式的阻變結構是嵌入在第一介質層中的，即使阻變結構的尺寸非常小，也不會倒掉。因此，溝槽式的阻變結構有利於在一定的空間內增加阻變結構的數量，增大RRAM的密度。
本發明實施例的其它特徵和優點將在隨後的具體實施方式部分予以詳細說明。
以下結合附圖對本發明實施例的具體實施方式進行詳細說明。應當理解的是，此處所描述的具體實施方式僅用於說明和解釋本發明實施例，並不用於限制本發明實施例。
為了解決堆疊式阻變結構造成的RRAM密度低的問題，本發明提供了一種新的溝槽式阻變結構的半導體元件，以及其製造方法。
下面通過具體的示例來進行說明。
實施例一
本發明提供了一種半導體元件的製造方法，包括下列步驟：
步驟101，在半導體基材10上沉積第一介質層材料，對第一介質層材料進行蝕刻，使得第一介質層20中形成與半導體基材10中每個通孔11對應的溝槽；通孔11由金屬材料填充。
如圖2所示，半導體基材10上有兩個通孔11（半導體基材10上還可以有更多的通孔，圖中未示出，本發明中以兩個通孔為例進行說明，），每個通孔11由金屬材料填充，用於和底電極連接。
先在半導體基材10上沉積第一介質層材料，對第一介質層材料進行蝕刻，形成第一介質層20，該第一介質層20中含有多個溝槽，溝槽與通孔11對應，溝槽底部寬度與通孔11寬度相同。經過對第一介質層20蝕刻形成溝槽，使通孔11的上表面暴露出來，後續在溝槽中形成底電極時，使底電極和通孔11的金屬材料接觸。
本發明中第一介質層材料可採用氮化物或氧化物。半導體基材的材料可採用氧化物。
步驟102，在溝槽中沉積底電極材料，對底電極材料進行蝕刻，形成覆蓋在溝槽底部的底電極30。
如圖3所示，形成溝槽後，沉積底電極材料，底電極材料不僅覆蓋了溝槽，還覆蓋在第一介質層20的上表面。對於溝槽部分，如圖4所示，對覆蓋在側壁部分的底電極材料進行蝕刻（採用各向同性蝕刻（乾蝕刻或濕蝕刻）），形成僅覆蓋在溝槽底部的底電極30。如果溝槽側壁的底電極材料不蝕刻掉，那麼在形成了阻變結構後，側壁部分的底電極材料就會和頂電極連接，使阻變結構失效。
需要指出的是，本步驟中先不對第一介質層20的上表面覆蓋的底電極材料進行蝕刻，最後採用平坦化方式處理掉。
本發明中底電極材料可採用包括鈦（Ti）、鉭（Ta）、氮化鈦（TiN）和氮化鉭（TaN）中的一種或多種。
步驟103，沉積阻變層材料，形成覆蓋在底電極30上表面和溝槽側壁的阻變層40。
如圖5所示，形成底電極30後，沉積阻變層材料，形成阻變層40，本發明中阻變層材料包括氧化鋁鉿 (HfAlO)、氧化鉿 (HfOx)、氧化鋁 (AlOx) 和氧化鉭 (TaOx) 中的一種或多種，本發明對此不做限制。
在溝槽部分，阻變層40覆蓋在底電極30上表面和溝槽側壁。在溝槽以外部分，阻變層40還覆蓋在底電極材料上表面，這裡，溝槽以外部分的阻變層40先不進行蝕刻，最後採用平坦化方式處理掉。
步驟104，在阻變層40的凹槽中沉積頂電極材料，以使頂電極材料填滿凹槽，形成位於凹槽中、且填滿凹槽的頂電極50。
如圖5所示，在溝槽中形成的阻變層40的形狀與溝槽類似，為了和圖2中形成的溝槽進行區分，這裡將阻變層40在溝槽部分的形狀稱為凹槽。
如圖6所示，在阻變層40的凹槽中沉積頂電極材料，使頂電極材料填滿該凹槽，則形成的頂電極50充滿了凹槽。
本發明中頂電極材料可採用包括鈦（Ti）、鉭（Ta）、氮化鈦（TiN）和氮化鉭（TaN）中的一種或多種。
在一示例中，可進行平坦化處理，將第一介質層20之上的底電極材料、阻變層材料和頂電極材料磨除，使第一介質層20與溝槽中的阻變層40和頂電極50的上表面平齊，形成如圖7所示的溝槽式的阻變結構。
如圖7所示，該示例提供的半導體元件包括：半導體基材10、第一介質層20、底電極30、阻變層40和頂電極50，其中：
半導體基材10中包括多個由金屬材料填充的通孔11；
第一介質層20位於半導體基材10上，第一介質層20中形成有多個溝槽，溝槽與通孔11一一對應；
底電極30覆蓋在溝槽底部，底電極30的下表面與對應的通孔11的上表面接觸；
阻變層40覆蓋在底電極30上表面和溝槽側壁；
頂電極50位於阻變層40的凹槽中、且填滿凹槽。
第一介質層20與溝槽中的阻變層40和頂電極50的上表面平齊。
該示例中的溝槽式阻變結構包括：底電極30、阻變層40和頂電極50。
實施例二
該示例提供了一種半導體元件的製造方法，包括：
步驟101-103，與實施例一相同，此處不再贅述。步驟103之後執行步驟201-202。
步驟201，在阻變層40的凹槽中沉積第二介質層材料或熱增強層材料，並對第二介質層材料或熱增強層材料進行蝕刻，形成覆蓋在凹槽側壁的第二介質層60或熱增強層70。
經過圖2-圖5所示的步驟101-103之後，在溝槽中依次形成了底電極30和阻變層40。該示例中，形成了阻變層40後，如圖8所示，在阻變層40的凹槽中沉積第二介質層材料或熱增強層材料，並對第二介質層材料或熱增強層材料進行蝕刻，形成覆蓋在凹槽側壁的第二介質層60或熱增強層70，如圖9所示，這裡，不僅要將溝槽底部的第二介質層材料或熱增強層材料蝕刻掉，還需要將溝槽以外的、即阻變層40之上的第二介質層材料或熱增強層材料蝕刻掉，形成僅覆蓋在阻變層40的凹槽側壁的第二介質層60或熱增強層70。
如此，在溝槽中，第二介質層60或熱增強層70與阻變層40之間形成了一個空腔。
本發明中第二介質層材料可採用氮化物或氧化物；熱增強層材料可採用氮化鉭（TaN）。
步驟202，在第二介質層60或熱增強層70與阻變層40形成的空腔中填充頂電極材料，形成頂電極50。
如圖10所示，沉積頂電極材料，在溝槽部分，該頂電極材料填滿了上述的空腔。
在一示例中，可進行平坦化處理，將第一介質層20之上的底電極材料、阻變層材料和頂電極材料磨除，使第一介質層20與溝槽中的阻變層40、頂電極50以及第二介質層60或熱增強層70的上表面平齊，得到如圖11所示的溝槽式阻變結構。
如圖11所示，該示例提供的半導體元件包括：半導體基材10、第一介質層20、底電極30、阻變層40和頂電極50，還包括第二介質層60或熱增強層70，其中：
半導體基材10中包括多個由金屬材料填充的通孔11；
第一介質層20位於半導體基材10上，第一介質層20中形成有多個溝槽，溝槽與通孔11一一對應；
底電極30覆蓋在溝槽底部，底電極30的下表面與對應的通孔11的上表面接觸；
阻變層40覆蓋在底電極30上表面和溝槽側壁；
第二介質層60或熱增強層70覆蓋在阻變層40的凹槽側壁，並形成一空腔；
頂電極50位於空腔中、且填滿空腔。
第一介質層20與溝槽中的阻變層40、頂電極50以及第二介質層60或熱增強層70的上表面平齊。
該示例中的溝槽式阻變結構包括：底電極30、阻變層40、頂電極50以及第二介質層60或熱增強層70。
實施例三
該示例提供了一種半導體元件的製造方法，包括：
步驟101-103，與實施例一相同，此處不再贅述。步驟103之後執行步驟301-302。
步驟301，在阻變層40的凹槽中沉積頂電極材料，形成覆蓋在阻變層40凹槽底部和側壁的頂電極50。
經過圖2-圖5所示的步驟101-103之後，在溝槽中依次形成了底電極30和阻變層40。該示例中，形成了阻變層40後，如圖12所示，在阻變層40的凹槽中沉積頂電極材料，形成覆蓋在阻變層40凹槽底部和側壁的頂電極50。在溝槽以外部分，即阻變層40之上的頂電極材料先不進行蝕刻，後續通過平坦化方式處理掉。
步驟302，在頂電極50的凹槽中填充第二介質層材料，形成第二介質層60。
如圖12所示，溝槽部分的頂電極50的形狀與溝槽類似，為了與溝槽區分，將該示例中溝槽部分的頂電極50形狀稱為凹槽。如圖13所示，在頂電極50的凹槽中填充第二介質層材料，形成第二介質層60。
然後，進行平坦化處理，將第一介質層20之上的底電極材料、阻變層材料、頂電極材料和第二介質層材料磨除掉，使第一介質層20與溝槽中的阻變層40、頂電極50和第二介質層60的上表面平齊，得到如圖14所示的溝槽式阻變結構。
如圖14所示，該示例提供的半導體元件包括：第一介質層20、底電極30、阻變層40、頂電極50和第二介質層60，其中：
半導體基材10中包括多個由金屬材料填充的通孔；
第一介質層20位於半導體基材10上，第一介質層20中形成有多個溝槽，溝槽與通孔一一對應；
底電極30覆蓋在溝槽底部，底電極30的下表面與對應的通孔的上表面接觸；
阻變層40覆蓋在底電極30上表面和溝槽側壁；
頂電極50覆蓋在阻變層40的凹槽的底部和側壁；
第二介質層60填充在頂電極50的凹槽中。
第一介質層20與溝槽中的阻變層40、頂電極50和第二介質層60的上表面平齊。
該示例中的溝槽式阻變結構包括：底電極30、阻變層40、頂電極50以及第二介質層60。
實施例四
該示例提供了一種半導體元件的製造方法，包括：
步驟101-103，與實施例一相同，此處不再贅述。步驟103之後執行步驟401-402。
步驟401，在阻變層40的凹槽中沉積頂電極材料，對所述頂電極材料進行蝕刻，形成覆蓋在阻變層40的凹槽側壁的頂電極50。
經過圖2-圖5所示的步驟101-103之後，在溝槽中依次形成了底電極30和阻變層40。該示例中，形成了阻變層40後，如圖12所示，在阻變層40的凹槽中沉積頂電極材料，進行蝕刻後，形成覆蓋在阻變層40的凹槽側壁的頂電極50，如圖15所示。該示例中，進行蝕刻時，僅保留阻變層40的凹槽側壁部分的頂電極材料，阻變層40的凹槽底部的以及阻變層40的凹槽以外部分的頂電極材料都蝕刻掉。
步驟402，在頂電極50和阻變層40形成的空腔中填充第二介質層材料，形成第二介質層60。
如圖15所示，蝕刻形成的頂電極50與阻變層40之間形成了一個空腔。如圖16所示在該空腔內填充第二介質層材料，形成第二介質層60。
然後，進行平坦化處理，將第一介質層20之上的底電極材料，阻變層材料和第二介質層材料磨除掉，以使第一介質層20與溝槽中的阻變層40、頂電極50和第二介質層60的上表面平齊，得到如圖17所示的溝槽式阻變結構。
如圖17所示，該示例提供的半導體元件，包括：半導體基材10、第一介質層20、底電極30、阻變層40、頂電極50和第二介質層60，其中：
半導體基材10中包括多個由金屬材料填充的通孔11；
第一介質層20位於半導體基材10上，第一介質層20中形成有多個溝槽，溝槽與通孔11一一對應；
底電極30覆蓋在溝槽底部，底電極30的下表面與對應的通孔11的上表面接觸；
阻變層40覆蓋在底電極30上表面和溝槽側壁；
頂電極50覆蓋在阻變層40的凹槽的側壁；
第二介質層60填充在頂電極50與阻變層40形成的空腔中。
第一介質層20與溝槽中的阻變層40、頂電極50和第二介質層60的上表面平齊。
在該示例中，溝槽式阻變結構包括：底電極30、阻變層40、頂電極50和第二介質層60。
實施例五
該示例提供了一種半導體元件的製造方法，包括：
步驟101-103，與實施例一相同，此處不再贅述。步驟103之後執行步驟501-502。
步驟501，在阻變層40的凹槽中沉積熱增強層材料，形成覆蓋在阻變層40的凹槽底部和側壁的熱增強層70。
經過圖2-圖5所示的步驟101-103之後，在溝槽中依次形成了底電極30和阻變層40。該示例中，形成了阻變層40後，如圖18所示，在阻變層40的凹槽中沉積熱增強層材料，進行蝕刻後，形成覆蓋在阻變層40的凹槽底部和側壁的熱增強層70。該示例中，對溝槽部分以外的熱增強層材料進行蝕刻，形成如圖19所示的熱增強層70。
步驟502，在熱增強層70的凹槽中填充頂電極材料，形成頂電極50。
如圖20所示，在熱增強層70的凹槽中填充頂電極材料，形成頂電極50。
然後，進行平坦化處理，將第一介質層20之上的底電極材料，阻變層材料和頂電極材料磨除掉，以使第一介質層20與溝槽中的阻變層40、頂電極50和熱增強層70的上表面平齊，得到如圖21所示的溝槽式阻變結構。
如圖21所示，該示例提供的半導體元件，包括：半導體基材10、第一介質層20、底電極30、阻變層40、頂電極50和熱增強層70，其中：
半導體基材10中包括多個由金屬材料填充的通孔11；
第一介質層20位於半導體基材10上，第一介質層20中形成有多個溝槽，溝槽與通孔11一一對應；
底電極30覆蓋在溝槽底部，底電極30的下表面與對應的通孔11的上表面接觸；
阻變層40覆蓋在底電極30上表面和溝槽側壁；
熱增強層70覆蓋在阻變層40的凹槽的底部和側壁；
頂電極50填充在熱增強層70的凹槽中。
第一介質層20與溝槽中的阻變層40、頂電極50和熱增強層70的上表面平齊。
在該示例中，溝槽式阻變結構包括：底電極30、阻變層40、頂電極50和熱增強層70。
上述的示例中，提供的均為溝槽式的阻變結構，此種結構下，由於先沉積了第一介質層20（即背景技術中所述的氧化物），在第一介質層20中蝕刻出溝槽以承載阻變結構，由於，溝槽形成之前，在整個平坦的半導體基材10上已經完成了第一介質層材料的沉積，第一介質層20中不會產生空隙，那麼蝕刻形成溝槽之後也不會在第一介質層20中產生新的空隙，完全避免了M1和M2連接的風險，因此，溝槽之間的距離可以做到足夠小；且由於溝槽式的阻變結構是嵌入在第一介質層20中的，即使阻變結構的尺寸非常小，也不會倒掉，因為有整個第一介質層20的依託。因此，溝槽式的阻變結構有利於在一定的空間內增加阻變結構的數量，增大RRAM的密度。
需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
前述描述旨在使得任何本發明所屬技術領域的通常知識者能夠實現和使用本發明內容，並且在特定應用及其要求的上下文中提供。此外，僅出於例證和描述的目的，給出本發明的實施例的前述描述。它們並非旨在為詳盡的或將本發明限制於所公開的形式。因此，許多修改和變型對於本發明所屬技術領域的通常知識者將顯而易見，並且本文所定義的一般性原理可在不脫離本發明的實質和範圍的前提下應用於其他實施例和應用。此外，前述實施例的論述並非旨在限制本發明。因此，本發明並非旨在限於所示出的實施例，而是將被賦予與本文所公開的原理和特徵一致的最寬範圍。
10:半導體基材
11:通孔
20:第一介質層
30:底電極
40:阻變層
50:頂電極
60:第二介質層
70:熱增強層
附圖是用來提供對本發明實施例的進一步理解，並且構成說明書的一部分，與下面的具體實施方式一起用於解釋本發明實施例，但並不構成對本發明實施例的限制。在附圖中：
圖1示出了堆疊式阻變結構示意圖；
圖2示出了本發明實施例一的半導體製造過程溝槽示意圖；
圖3示出了本發明實施例一的半導體製造過程底電極示意圖；
圖4示出了本發明實施例一的半導體製造過程底電極示意圖；
圖5示出了本發明實施例一的半導體製造過程阻變層示意圖；
圖6示出了本發明實施例一的半導體製造過程頂電極示意圖；
圖7示出了本發明實施例一的半導體元件結構示意圖；
圖8示出了本發明實施例二的半導體製造過程第二介質層或熱增強層示意圖；
圖9示出了本發明實施例二的半導體製造過程第二介質層或熱增強層示意圖；
圖10示出了本發明實施例二的半導體製造過程頂電極示意圖；
圖11示出了本發明實施例二的半導體結構示意圖；
圖12示出了本發明實施例三的半導體製造過程頂電極示意圖；
圖13示出了本發明實施例三的半導體製造過程第二介質層示意圖；
圖14示出了本發明實施例三的半導體元件結構示意圖；
圖15示出了本發明實施例四的半導體製造過程頂電極示意圖；
圖16示出了本發明實施例四的半導體製造過程第二電極層示意圖；
圖17示出了本發明實施例四的半導體元件結構示意圖；
圖18示出了本發明實施例五的半導體製造過程熱增強層示意圖；
圖19示出了本發明實施例五的半導體製造過程熱增強層示意圖；
圖20示出了本發明實施例五的半導體製造過程頂電極示意圖；以及
圖21示出了本發明實施例五的半導體元件結構示意圖。
10:半導體基材
20:第一介質層
30:底電極
40:阻變層
50:頂電極
60:第二介質層
Claims (16)
- 一種半導體元件的製造方法，其包括下列步驟：在一半導體基材上沉積一第一介質層材料，對該第一介質層材料進行蝕刻，使得一第一介質層中形成與該半導體基材中每個通孔對應的溝槽；該通孔由金屬材料填充；在該溝槽中沉積一底電極材料，對該底電極材料進行蝕刻，形成覆蓋在該溝槽底部的一底電極；沉積一阻變層材料，形成覆蓋在該底電極上表面和該溝槽側壁的一阻變層；在該阻變層的一凹槽中沉積一第二介質層材料或一熱增強層材料，並對該第二介質層材料或該熱增強層材料進行蝕刻，形成覆蓋在該凹槽側壁的一第二介質層或一熱增強層；以及在該第二介質層或該熱增強層與該阻變層形成的空腔中填充一頂電極材料，形成一頂電極。
- 根據請求項1所述的製造方法，其中，該製造方法還包括下列步驟：進行平坦化處理，以使該第一介質層與該溝槽中的該阻變層、該頂電極以及該第二介質層或該熱增強層的上表面平齊。
- 一種半導體元件，其中，包括：一半導體基材、一第一介質層、一底電極、一阻變層和一頂電極，還包括一第二介質層或一熱增強層，其中：該半導體基材中包括多個由金屬材料填充的通孔；該第一介質層位於該半導體基材上，該第一介質層中形成有多個溝槽， 該溝槽與該通孔一一對應；該底電極覆蓋在該溝槽底部，該底電極的下表面與對應的該通孔的上表面接觸；該阻變層覆蓋在該底電極上表面和該溝槽側壁；該第二介質層或該熱增強層覆蓋在該阻變層的一凹槽側壁，並形成一空腔；該頂電極位於該空腔中，且填滿該空腔。
- 根據請求項3所述的半導體元件，其中，該第一介質層與該溝槽中的該阻變層、該頂電極以及該第二介質層或該熱增強層的上表面平齊。
- 一種半導體元件的製造方法，其包括下列步驟：在一半導體基材上沉積一第一介質層材料，對該第一介質層材料進行蝕刻，使得該第一介質層中形成與該半導體基材中每個通孔對應的溝槽；該通孔由金屬材料填充；在該溝槽中沉積一底電極材料，對該底電極材料進行蝕刻，形成覆蓋在該溝槽底部的一底電極；沉積一阻變層材料，形成覆蓋在該底電極上表面和該溝槽側壁的一阻變層；在該阻變層的凹槽中沉積一頂電極材料，形成覆蓋在該阻變層的凹槽底部和側壁的一頂電極；以及在該頂電極的凹槽中填充一第二介質層材料，形成一第二介質層。
- 根據請求項5所述的製造方法，其中，該製造方法還包括下列步驟： 進行平坦化處理，以使該第一介質層與該溝槽中的該阻變層、該頂電極和該第二介質層的上表面平齊。
- 一種半導體元件，其中，包括：一半導體基材、一第一介質層、一底電極、一阻變層、一頂電極和一第二介質層，其中：該半導體基材中包括多個由金屬材料填充的通孔；該第一介質層位於該半導體基材上，該第一介質層中形成有多個溝槽，該溝槽與該通孔一一對應；該底電極覆蓋在該溝槽底部，該底電極的下表面與對應的該通孔的上表面接觸；該阻變層覆蓋在該底電極上表面和該溝槽側壁；該頂電極覆蓋在該阻變層的凹槽的底部和側壁；該第二介質層填充在該頂電極的凹槽中。
- 根據請求項7所述的半導體元件，其中，該第一介質層與該溝槽中的該阻變層、該頂電極和該第二介質層的上表面平齊。
- 一種半導體元件的製造方法，其包括下列步驟：在一半導體基材上沉積一第一介質層材料，對該第一介質層材料進行蝕刻，使得該第一介質層中形成與該半導體基材中每個通孔對應的溝槽；該通孔由金屬材料填充；在該溝槽中沉積一底電極材料，對該底電極材料進行蝕刻，形成覆蓋在該溝槽底部的一底電極；沉積一阻變層材料，形成覆蓋在該底電極上表面和該溝槽側壁的一阻變層； 在該阻變層的凹槽中沉積一頂電極材料，對該頂電極材料進行蝕刻，形成覆蓋在該阻變層的凹槽側壁的一頂電極；以及在該頂電極和該阻變層形成的空腔中填充一第二介質層材料，形成一第二介質層。
- 根據請求項9所述的製造方法，其中，該製造方法還包括下列步驟：進行平坦化處理，以使該第一介質層與該溝槽中的該阻變層、頂電極和該第二介質層的上表面平齊。
- 一種半導體元件，其中，包括：一半導體基材、一第一介質層、一底電極、一阻變層、一頂電極和一第二介質層，其中：該半導體基材中包括多個由金屬材料填充的通孔；該第一介質層位於該半導體基材上，該第一介質層中形成有多個溝槽，該溝槽與該通孔一一對應；該底電極覆蓋在該溝槽底部，該底電極的下表面與對應的該通孔的上表面接觸；該阻變層覆蓋在該底電極上表面和該溝槽側壁；該頂電極覆蓋在該阻變層的凹槽的側壁；該第二介質層填充在該頂電極與該阻變層形成的空腔中。
- 根據請求項11所述的半導體元件，其中，該第一介質層與該溝槽中的該阻變層、該頂電極和該第二介質層的上表面平齊。
- 一種半導體元件的製造方法，其包括下列步驟： 在一半導體基材上沉積一第一介質層材料，對該第一介質層材料進行蝕刻，使得一第一介質層中形成與該半導體基材中每個通孔對應的溝槽；該通孔由金屬材料填充；在該溝槽中沉積一底電極材料，對該底電極材料進行蝕刻，形成覆蓋在該溝槽底部的一底電極；沉積一阻變層材料，形成覆蓋在該底電極上表面和該溝槽側壁的一阻變層；在該阻變層的凹槽中沉積一熱增強層材料，形成覆蓋在該阻變層的凹槽底部和側壁的一熱增強層；以及在該熱增強層的凹槽中填充一頂電極材料，形成一頂電極。
- 根據請求項13所述的製造方法，其中，該製造方法還包括下列步驟：進行平坦化處理，以使該第一介質層與該溝槽中的該阻變層、該頂電極和該熱增強層的上表面平齊。
- 一種半導體元件，其中，包括：一半導體基材、一第一介質層、一底電極、一阻變層、一頂電極和一熱增強層，其中：該半導體基材中包括多個由金屬材料填充的通孔；該第一介質層位於該半導體基材上，該第一介質層中形成有多個溝槽，該溝槽與該通孔一一對應；該底電極覆蓋在該溝槽底部，該底電極的下表面與對應的該通孔的上表面接觸；該阻變層覆蓋在該底電極上表面和該溝槽側壁；該熱增強層覆蓋在該阻變層的凹槽的底部和側壁； 該頂電極填充在該熱增強層的凹槽中。
- 根據請求項15所述的半導體元件，其中，該第一介質層與該溝槽中的該阻變層、該頂電極和該熱增強層的上表面平齊。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111582275.7 | 2021-12-22 | ||
| CN202111582275.7A CN114267787A (zh) | 2021-12-22 | 2021-12-22 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202327137A TW202327137A (zh) | 2023-07-01 |
| TWI828295B true TWI828295B (zh) | 2024-01-01 |
Family
ID=80828829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111132984A TWI828295B (zh) | 2021-12-22 | 2022-08-31 | 半導體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN114267787A (zh) |
| TW (1) | TWI828295B (zh) |
| WO (1) | WO2023116023A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267787A (zh) * | 2021-12-22 | 2022-04-01 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201725682A (zh) * | 2016-01-14 | 2017-07-16 | 台灣積體電路製造股份有限公司 | 積體電路 |
| CN111384081A (zh) * | 2020-02-29 | 2020-07-07 | 厦门半导体工业技术研发有限公司 | 一种半导体元件及其制备方法 |
| TW202119612A (zh) * | 2019-07-29 | 2021-05-16 | 台灣積體電路製造股份有限公司 | 積體電路元件及其製造方法 |
| CN113380947A (zh) * | 2021-05-21 | 2021-09-10 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010009364A1 (en) * | 2008-07-18 | 2010-01-21 | Sandisk 3D, Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| US8803286B2 (en) * | 2010-11-05 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low cost metal-insulator-metal capacitors |
| CN103839878B (zh) * | 2012-11-27 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN112467030B (zh) * | 2020-11-25 | 2021-11-23 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
| CN114267787A (zh) * | 2021-12-22 | 2022-04-01 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
-
2021
- 2021-12-22 CN CN202111582275.7A patent/CN114267787A/zh active Pending
-
2022
- 2022-08-29 WO PCT/CN2022/115381 patent/WO2023116023A1/zh unknown
- 2022-08-31 TW TW111132984A patent/TWI828295B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201725682A (zh) * | 2016-01-14 | 2017-07-16 | 台灣積體電路製造股份有限公司 | 積體電路 |
| TW202119612A (zh) * | 2019-07-29 | 2021-05-16 | 台灣積體電路製造股份有限公司 | 積體電路元件及其製造方法 |
| CN111384081A (zh) * | 2020-02-29 | 2020-07-07 | 厦门半导体工业技术研发有限公司 | 一种半导体元件及其制备方法 |
| CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
| CN113380947A (zh) * | 2021-05-21 | 2021-09-10 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023116023A1 (zh) | 2023-06-29 |
| CN114267787A (zh) | 2022-04-01 |
| TW202327137A (zh) | 2023-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4150667B2 (ja) | ポアの位置を高くした相変化型メモリ | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| TW201826268A (zh) | 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法 | |
| US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| CN106158899A (zh) | 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案 | |
| CN111244065A (zh) | 集成电路电容器阵列结构、半导体存储器及制备方法 | |
| JP2015028982A (ja) | 不揮発性記憶装置およびその製造方法 | |
| WO2024119742A1 (zh) | 一种半导体器件及其制造方法 | |
| TWI828295B (zh) | 半導體元件及其製造方法 | |
| KR100480601B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100672673B1 (ko) | 커패시터 구조 및 그 제조방법 | |
| US20230320238A1 (en) | Semiconductor integrated circuit device and manufacturing method therefor | |
| WO2023103443A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111640864A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| TWI824627B (zh) | 一種半導體積體電路元件及其製造方法 | |
| WO2021254064A1 (zh) | 一种叠层电容器及其制作方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114068808A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114743933A (zh) | 电容接触垫及其制作方法、存储器及其制作方法 | |
| CN114141711A (zh) | 半导体结构及其制作方法 | |
| KR100743294B1 (ko) | 집적 회로 구성과 그의 생성 방법 | |
| CN112467029A (zh) | 一种半导体器件及其制造方法 | |
| US7776738B2 (en) | Method for fabricating a storage electrode of a semiconductor device | |
| WO2024130965A1 (zh) | 一种半导体器件及其制造方法 |