CN114141711A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114141711A
CN114141711A CN202111440253.7A CN202111440253A CN114141711A CN 114141711 A CN114141711 A CN 114141711A CN 202111440253 A CN202111440253 A CN 202111440253A CN 114141711 A CN114141711 A CN 114141711A
Authority
CN
China
Prior art keywords
electrode
layer
dielectric layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111440253.7A
Other languages
English (en)
Inventor
尤康
白杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202111440253.7A priority Critical patent/CN114141711A/zh
Publication of CN114141711A publication Critical patent/CN114141711A/zh
Priority to US18/054,994 priority patent/US20230171947A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决电容器制作难度较大、深宽比难以提高的技术问题，该制作方法包括：在衬底上形成电容器，电容器中远离衬底的部分第一电极之间设置有第一支撑层；去除部分第二电极和第一介质层，暴露第一支撑层背离衬底的表面；在该表面上形成具有第一孔洞结构的第二支撑层；在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触；形成覆盖第三电极的第二介质层，第二介质层与第一介质层相接触；在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触。通过设置第三电极、第二介质层和第四电极，将电容器沿着远离衬底的方向增高，易于制作且可以提高电容器的深宽比。

Description

半导体结构及其制作方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体技术的不断发展，半导体结构的应用越来越广，在计算机、通信等领域，都需要使用具有不同功能的半导体结构。电容器作为一种重要的半导体结构，因其具有电压调整、滤波等功能，因而被广泛用于集成电路中，例如，用于动态随机存储器(DynamicRandom Access Memory，简称为DRAM)或者静态随机存储器(Static Random AccessMemory，简称为SRAM)等中。
动态存储器一般由多个存储单元组成，每个存储单元通常包括晶体管和电容器。电容器存储数据信息，晶体管控制电容器中的数据信息的读写，其中，晶体管的栅极与动态随机存储器的字线(Word Line，简称WL)电连接，通过字线上的电压控制晶体管的开启和关闭；晶体管的源极和漏极中的一极与位线(Bit Line，简称BL)电连接，源极和漏极中的另一极与电容器电连接，通过位线对数据信息进行存储或者输出。
在动态随机存储器中，电容器的容量对动态随机存储器的工作性能有重要影响。为提高电容器的容量，电容器通常为具有较大的深宽比的结构，以增加电容器的极板面积。然而，高深宽比的电容器制作难度较大，且深宽比难以进一步提高。
发明内容
鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用于提高电容器的深宽比且降低电容器的制作难度。
本申请实施例的第一方面提供一种半导体结构的制作方法，其包括：在衬底上形成电容器，所述电容器包括多个间隔设置的第一电极、覆盖各所述第一电极侧面和顶面的第一介质层，以及覆盖所述第一介质层的第二电极，远离所述衬底的部分所述第一电极之间设置有第一支撑层；去除部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面；在所述第一支撑层背离所述衬底的表面上形成第二支撑层，所述第二支撑层具有第一孔洞结构；所述第一支撑层与所述第二支撑层形成新的第一支撑层；在所述第一孔洞结构的侧面上形成第三电极，所述第三电极与所述第一电极相接触；所述第一电极与所述第三电极形成新的第一电极；形成覆盖所述第三电极的第二介质层，所述第二介质层与所述第一介质层相接触；所述第一介质层与所述第二介质层形成新的第一介质层；在所述第二介质层的侧面上形成第四电极，所述第四电极与所述第二电极相接触，所述第二电极与所述第四电极形成新的第二电极。
本申请实施例提供的半导体结构的制作方法至少具有如下优点：
本申请实施例中的半导体结构的制作方法中，通过将第一电极之间的第一支撑层远离衬底的表面暴露出来，并在该表面上形成第二支撑层，第二支撑层具有第一孔洞结构，即第一孔洞结构与电容器相对。在第一孔洞结构内依次形成第三电极、第二介质层和第四电极，其中，第三电极与第一电极相接触，两者形成新的第一电极，第二介质层与第一介质层相接触，两者形成新的第一介质层，第四电极与第二电极相接触，形成新的第二电极。新的第一电极、新的第一介质层和新的第二电极形成新的电容器，新形成的电容器沿垂直于衬底的方向的高度有所增加，宽度不变，使得其深宽比增加。此外，通过在电容器的顶部增加第三电极、第二介质层和第四电极来增加电容器的深宽比，相较于刻蚀形成较大深宽比的电容器，制作难度降低。
本申请实施例的第二方面提供一种半导体结构，其采用上述的半导体结构的制作方法形成，因而至少具有深宽比较大且制作难度降低的优点，具体效果参照上文所述，在此不在赘述。
附图说明
图1为本申请实施例中的半导体结构的制作方法的流程图；
图2为本申请实施例中的电容器的一种结构示意图；
图3为图2中A处的局部放大图；
图4为本申请实施例中去除部分第一介质层后的一种结构示意图；
图5为本申请实施例中形成延伸层后的一种结构示意图；
图6为本申请实施例中形成绝缘层后的一种结构示意图；
图7为本申请实施例中形成第三电极层后的一种结构示意图；
图8为本申请实施例中去除部分第三电极后的一种结构示意图；
图9为本申请实施例中去除部分第三电极后的另一种结构示意图；
图10为本申请实施例中形成第二介质层后的一种结构示意图；
图11为本申请实施例中去除部分第二介质层后的一种结构示意图；
图12为本申请实施例中形成第四电极后的一种结构示意图；
图13为本申请实施例中形成第四电极后的另一种结构示意图；
图14为本申请实施例中形成第一导电层后的一种结构示意图；
图15为本申请实施例中去除部分第一介质层后的另一种结构示意图；
图16为本申请实施例中形成延伸层后的另一种结构示意图；
图17为本申请实施例中形成绝缘层后的另一种结构示意图；
图18为本申请实施例中形成第三电极层后的另一种结构示意图；
图19为本申请实施例中去除部分第三电极后的又一种结构示意图；
图20为本申请实施例中形成第二介质层后的另一种结构示意图；
图21为本申请实施例中去除部分第二介质层后的另一种结构示意图；
图22为本申请实施例中形成第四电极后的又一种结构示意图；
图23为本申请实施例中形成第一导电层后的另一种结构示意图；
图24为本申请实施例中电容器的另一种结构示意图。
附图标记说明：
10-衬底；11-位线；12-电容插塞；13-接触垫；21-第一电极；22-第三电极；23-第三电极的顶面；31-第一介质层；32-第二介质层；41-第二电极；42-第四电极；50-第一支撑层；51-第一支撑层的顶面；60-第二支撑层；61-延伸层；62-绝缘层；63-第一孔洞结构；64-第二孔洞结构；65-第二孔洞结构的侧面；66-第三孔洞结构；67-第四孔洞结构；68-第五孔洞结构；69-第二支撑层的顶面；70-第一导电层；80-第二导电层。
具体实施方式
为了提高电容器的深宽比且降低电容器的制作难度，本申请实施例中的半导体结构的制作方法中，通过将第一电极之间的第一支撑层远离衬底的表面暴露出来，并在该表面上形成第二支撑层，第二支撑层具有第一孔洞结构，在第一孔洞结构内依次形成第三电极、第二介质层和第四电极，第三电极与第一电极相接触，第二介质层与第一介质层相接触，第四电极与第二电极相接触，以使电容器沿垂直于衬底的方向的高度有所增加，宽度不变，使得其深宽比增加。此外，通过在电容器的顶部增加第三电极、第二介质层和第四电极来增加电容器的深宽比，相较于刻蚀形成较大深宽比的电容器，制作难度降低。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
参考图1，图1为本申请实施例提供的半导体结构的制作方法的流程图，该制作方法包括以下步骤：
步骤S100：在衬底上形成电容器，电容器包括多个间隔设置的第一电极、覆盖各第一电极侧面和顶面的第一介质层，以及覆盖第一介质层的第二电极，远离衬底的部分第一电极之间设置有第一支撑层。
参考图2和图3，衬底10内形成有沿第一方向延伸且间隔设置的多条位线11，以及沿第二方向延伸且间隔设置的多条字线(图中未标示)。其中，第一方向与第二方向之间具有夹角，例如，第一方向与第二方向可以相垂直。字线可以为埋入式字线，沿垂直于衬底10的方向(图2和图3所示的Z方向)，字线位于位线11的下方，即字线相较于位线11位于衬底10的更深处。
相邻的位线11之间具有多个间隔设置的电容插塞12，各电容插塞12之间绝缘设置。电容插塞12远离衬底10的一侧设置有接触垫13，接触垫13暴露于衬底10的表面，以便于与电容器相接触而实现电连接。其中，电容插塞12的材质可以为多晶硅，接触垫13的材质可以为钨，至少在接触垫13与电容插塞12之间设置扩散阻挡层，以防止钨的扩散，扩散阻挡层的材质可以为氮化钛。
如图2所示，以垂直于位线11的延伸方向的表面为截面，接触垫13的截面形状大致可以为Z字形。如此设置，一方面可以调整接触垫13背离衬底10的表面的大小，使得该表面的面积大于接触垫13与电容插塞12的接触面的面积，即接触垫13的顶面的面积大于接触垫13的底面的面积，从而使得衬底10上的电容器与接触垫13的对准速度大于电容器与电容插塞12的对准速度，提高了半导体结构的制作效率；另一方面，通过接触垫13可以在矩形阵列排布的电容插塞12上形成六角密堆积排布的电容器，提高电容器的排布密度，从而提高半导体结构的存储容量。
继续参考图2和图3，电容器形成在衬底10上，电容器包括相对设置的第一电极21和第二电极41，以及设置在第一电极21和第二电极41之间的第一介质层31。具体的，第一电极21可以为多个，多个第一电极21间隔设置，每个第一电极21与一个接触垫13相对于且接触，即每个第一电极21的底面与接触垫13直接接触。
各第一电极21的侧面和顶面覆盖有第一介质层31，其中，第一电极21的顶面是指第一电极21背离衬底10的表面，第一电极21的侧面是指第一电极21的顶面和底面之间的表面。当第一电极21为柱状电极时，第一电极21的侧面是指柱状电极的外周面，当第一电极21为筒状电极时，第一电极21的侧面是指筒状电极的外周面和内周面。
第一介质层31上覆盖有第二电极41，即各第一电极21所对应的第一介质层31形成一个整体，各第一电极21所对应的第二电极41也形成一个整体，以便于第一介质层31和第二电极41的形成，减少电容器的制作步骤。
继续参考图2和图3，为了减少或者防止第一电极21坍塌，以及因第一电极21不稳而导致多个第一电极21之间相接触，远离衬底10的部分第一电极21之间设置有第一支撑层50，即第一电极21的顶部区域之间设置有第一支撑层50。当然，第一支撑层50的数量为多个，第一支撑层50还可以设置在第一电极21的中部区域和底部区域。如图2所示，第一电极21的外侧面的底部区域、中部区域和顶部区域分别设置有一个第一支撑层50，以进一步提高第一电极21的稳定性。
在一种可能的示例中，如图3所示，第一支撑层50背离衬底10的表面与第一电极21背离衬底10的表面齐平。即如图3所示，第一支撑层的顶面51与第一电极21的顶面齐平。
步骤S200：去除部分第二电极，以及部分第一介质层，以暴露第一支撑层背离衬底的表面。
参考图3和图4，去除位于第一支撑层50上方的第二电极41和第一介质层31，以暴露第一支撑层的顶面51。其中，第一支撑层的顶面51是指第一支撑层50背离衬底10的表面，即图3和4所示的上表面。通过将第一支撑层的顶面51暴露出来，以作为支撑表面，用于后续在该表面上形成第二支撑层60(参考图6)，第二支撑层60和第一支撑层50形成新的第一支撑层，以对第一支撑层进行增高。示例性的，通过含氯基气体干法刻蚀去除第一电极21、第二电极41和第一介质层31。例如，含氯基气体可以包括氯气、一氯甲烷或者二氯甲烷中的至少一个。
在一种可能的示例中，如图3和图4所示，去除部分第二电极41和部分第一介质层31后，剩余的第二电极41的顶面可以与第一支撑层的顶面51齐平，剩余的第一支撑层的顶面51可以与第一支撑层的顶面51齐平。如图4所示，第一支撑层50只有顶面暴露出来。
步骤S300：在第一支撑层背离衬底的表面上形成第二支撑层，第二支撑层具有第一孔洞结构；第一支撑层与第二支撑层形成新的第一支撑层。
参考图4至图6，在第一支撑层的顶面51上形成第二支撑层60，第二支撑层60可以与第一支撑层50对齐，第二支撑层60与第一支撑层50形成新的第一支撑层。以平行于衬底10的平面为截面，第二支撑层60的截面形状与第一支撑层50的截面形状相同。第二支撑层60具有第一孔洞结构63，第一孔洞结构63暴露出第一电极21、第一介质层31以及第二电极41。
在一种可能的示例中，如图5和图6所示，第二支撑层60包括延伸层61以及覆盖延伸层61的绝缘层62。如此设置，可以使延伸层61与其他结构绝缘，保证电容器的正常工作。在第一支撑层背离衬底的表面上形成第二支撑层，第二支撑层具有第一孔洞结构，可以包括以下过程：
在第一支撑层暴露的表面上形成延伸层，延伸层具有第二孔洞结构。如图5所示，通过选择性外延生长工艺在第一支撑层50上形成延伸层61，以使延伸层61沿垂直于衬底10的方向生长。
具体的，延伸层61的材质包含III族系元素或者V族系元素，例如硅元素。第一支撑层50的材质含有与延伸层61的材质中相同的III族系元素或者V族系元素，即第一支撑层50含有硅元素，例如第一支撑层50的材质为氮化硅、氧化硅或者氮氧化硅。第一电极21和第二电极41的材质可以为具有一定强度且易于刻蚀的导电材料，第一介质层31的材质可以为绝缘材料，且第一电极21、第二电极41和第一介质层31的材质均不含有延伸层61的材质中相同的III族系元素或者V族系元素。示例性的，第一电极21、第二电极41和第一介质层31的材质可以不含III族系元素或者V族系元素，或者含有除了硅元素外的其他III族系元素或者V族系元素。例如，第一电极21和第二电极41的材质可以为氮化钛、氮化钼、氮化钌或者其合金，第一介质层31的材质可以为氧化铪、氧化锆、钛酸钙或者钛酸钡等。如此设置，可以使得延伸层61形成在第一支撑层50上，避免其形成在第一电极21、第二电极41和第一介质层31上。
形成延伸层后，刻蚀第二孔洞结构的侧面，以暴露第一支撑层的背离衬底的部分表面。如图5和图6所示，刻蚀第二孔洞结构的侧面65，以去除部分延伸层61，使得第二孔洞结构64中各孔洞的直径增加，以暴露第一支撑层50的部分顶面。剩余的延伸层61在衬底10上的正投影位于第一支撑层50在衬底10的正投影的范围内，且这两个正投影的边缘之间具有间距，即这两个正投影的不存在交点。
在刻蚀后的第二孔洞结构的侧面和延伸层上形成绝缘层，位于第二孔洞结构内的绝缘层围合成第一孔洞结构。如图6所示，刻蚀后的第二孔洞结构的侧面65和延伸层61上形成绝缘层62，绝缘层62包覆延伸层61，即延伸层61的各表面均覆盖有绝缘层62，使得延伸层61不存在暴露的部分，从而将延伸层61绝缘设置。示例性的，通过钝化工艺在延伸层61的表面形成钝化膜，钝化膜即为绝缘层62。例如，通过沉积工艺或者热氧化工艺在延伸层61的表面形成钝化膜。
步骤S400：在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触；第一电极与第三电极形成新的第一电极。
参考图6至图8，第三电极22的材质与第一电极21的材质可以相同，以使第三电极22和第一电极21形成一体，减少第三电极22和第一电极21之间的分层和接触电阻。第三电极22可以与第一电极21对齐，从而减少对第一介质层31的遮挡。第一电极21和第三电极22形成新的第一电极，其高度相较第一电极21有所增加。
在一些可能的示例中，在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触，可以包括以下过程：
在第一孔洞结构的侧面和底面，以及第二支撑层上沉积第三电极，位于第一孔洞结构内的第三电极围合成第三孔洞结构。如图6和图7所示，通过化学气相沉积(ChemicalVapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PVD)或者原子层沉积(Atomic Layer Deposition，简称ALD)等工艺在第一孔洞结构63的侧面和底面，以及第二支撑层60上沉积形成第三电极22。位于第一孔洞结构63内的第三电极22围合成第三孔洞结构66。
沉积第三电极后，刻蚀第三电极，去除位于第二支撑层上和第三孔洞结构的底面的第三电极。如图7和图8所示，干法刻蚀或者湿法刻蚀去除位于第二支撑层60上和第三孔洞结构66的底面的第三电极22，保留位于第二支撑层60侧面的第三电级22，第二支撑层60、第一介质层31和第二电极41暴露。在一些可能的示例中，参考图9，第三电极22背离衬底的表面低于第二支撑层60背离衬底10的表面，即第二支撑层的顶面69高于第三电极的顶面23。如此设置，便于后续在第三电极的顶面23上形成第二介质层32，从而便于实现第三电极22与第四电极42之间的绝缘设置。
步骤S500：形成覆盖第三电极的第二介质层，第二介质层与第一介质层相接触；第一介质层与第二介质层形成新的第一介质层。
参考图9至图11第二介质层32覆盖第三电极22，第二介质层32与第一介质层31相接触，两者形成新的第一介质层31。其中，第二介质层32与第一介质层31相对齐，第二介质层32的材质可以与第一介质层31的材质相同。
在一种可能的示例中，形成覆盖第三电极的第二介质层，第二介质层与第一介质层相接触，可以包括：
在第三孔洞结构的侧面和底面、第三电极，以及第二支撑层上沉积第二介质层，位于第三孔洞结构内的第二介质层围合成第四孔洞结构。如图9和图10所示，第二介质层32覆盖第三孔洞结构66的底面和侧面、第三电极22和第二支撑层60。形成第二介质层32后，第三电极22被覆盖。位于第三孔洞结构66内的第二介质层32形成第四孔洞结构67。
沉积第二介质层后，刻蚀第二介质层，去除位于第二支撑层上和第四孔洞结构的底面的第二介质层。如图10和图11所示，利用各向异性刻蚀，沿垂直于衬底10的方向去除部分第二介质层32。刻蚀第二介质层32后，第二介质层32的顶面可以与第二支撑层60的顶面齐平，第二支撑层60和第二电极41暴露出来，第一电极21的顶面和侧面仍覆盖有第二介质层32，以使第一电极21绝缘设置。当然，刻蚀第二介质层32后，第二介质层32的顶面也可以高于第二支撑层60的顶面，即第二支撑层60也覆盖有第二介质层32。
步骤S600：在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极。
参考图11和图12，第四电极42形成在第二介质层32的侧面，第四电极42与第二电极41相接触，两者形成新的第二电极。其中，第四电极42与第二电极41可以相对齐，第四电极42的材质可以与第二电极41的材质相同。
在一些可能的示例中，在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，包括：在第四孔洞结构内、第二介质层上，以及第二支撑层上沉积第四电极。其中，如图11和图12所示，第四电极42可以填充满第四孔洞结构67；或者，如图11和图13所示，第四电极42覆盖第四孔洞结构67的侧面和底面，位于第四孔洞结构67内的第四电极42围合成第五孔洞结构68。
在一些可能的示例中，在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极之后，还包括：在第四电极上沉积第一导电层，第一导电层背离衬底的表面高于第四电极背离衬底的表面。
参考图14，第一导电层70用于将第四电极42与外围电路相连接，其材质可以为锗化硅等。当第四电极42可以填充满第四孔洞结构67时，第一导电层70覆盖第四电极42的顶面。当第四电极42没有填充满第四孔洞结构67时，第一导电层70填充在第五孔洞结构68内且覆盖第四电极42的顶面，此时，第一导电层70的材质选用具有一定流动性材料，便于填充第五孔洞结构68。第一导电层70还可以为第四电极42提供支撑，提供第四电极42的稳定性。
综上，本申请实施例中的半导体结构的制作方法中，通过将第一电极21之间的第一支撑层50远离衬底10的表面暴露出来，并在该表面上形成第二支撑层60，第二支撑层60具有第一孔洞结构63，即第一孔洞结构63与电容器相对。在第一孔洞结构63内依次形成第三电极22、第二介质层32和第四电极42，其中，第三电极22与第一电极21相接触，两者形成新的第一电极21，第二介质层32与第一介质层31相接触，两者形成新的第一介质层31，第四电极42与第二电极41相接触，形成新的第二电极41。新的第一电极21、新的第一介质层31和新的第二电极41形成新的电容器，新形成的电容器沿垂直于衬底10的方向的高度有所增加，宽度不变，使得其深宽比增加。此外，通过在电容器的顶部增加第三电极22、第二介质层32和第四电极42来增加电容器的深宽比，相较于刻蚀形成较大深宽比的电容器，制作难度降低。
在本申请一种可能的示例中，去除部分第二电极，以及部分第一介质层，以暴露第一支撑层背离衬底的表面，包括：去除部分第二电极、部分第一介质层，以及部分第一电极，以暴露第一支撑层背离衬底的表面，以及第一支撑层远离衬底的部分侧面。参考图3和图15，第一支撑层的顶面51以及与顶面连接的部分侧面暴露，第一电极21的顶面、第一介质层31的顶面，以及第二电极41的顶面均低于第一支撑层的顶面51，增加了第一支撑层50暴露的面积，更易在第一支撑层50上形成第二支撑层60。
参考图15和图16，通过控制延伸层61不同方向的生长速率，使得延伸层61沿垂直于衬底10的方向(图16所示Z方向)的生长速率大于其沿平行于衬底10方向(图16所示X方向)的生长速率。最终使得位于第一支撑层50背离衬底10的表面上的延伸层61的厚度，大于位于第一支撑层50的侧面上的延伸层61的厚度，以保证第二孔洞结构64中的各孔洞具有一定的直径，便于后续对第二孔洞结构64的侧面进行处理。
可以理解的是，延伸层61具有第二孔洞结构64，沿垂直于衬底10的方向，第二孔洞结构64的孔底低于第一支撑层的顶面51。参考图16，形成延伸层61后，刻蚀第二孔洞结构的侧面65时，不仅暴露第一支撑层50的背离衬底10的部分表面，还会暴露第一支撑层50的部分侧面。
参考图17，在刻蚀后的第二孔洞结构的侧面65和延伸层61上形成绝缘层62，绝缘层62包覆延伸层61，且未覆盖第一支撑层50的侧面。示例性的，绝缘层62与延伸层61这两个结构在衬底10上的正投影与第一支撑层50在衬底10上的正投影相重合。参考图18至图23，后续的制作步骤可以参照步骤S400至步骤S600，在此不再赘述。
在本申请一种可能的示例中，去除部分第二电极，以及部分第一介质层，以暴露第一支撑层背离衬底的表面之后，还包括至少重复两次以下步骤：
在第一支撑层背离衬底的表面上形成第二支撑层，第二支撑层具有第一孔洞结构；第一支撑层与第二支撑层形成新的第一支撑层；
在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触；第一电极与第三电极形成新的第一电极；
在第三电极的侧面上形成第二介质层，第二介质层与第一介质层相接触；第一介质层与第二介质层形成新的第一介质层；
在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极；
直至第一电极以及重复形成的第三电极沿垂直于衬底方向的总高度达到预设值。
也就是说，新的第一电极、新的第一介质层和新的第二电极可以不断增高，以达到所需高度，进一步提高电容器的深宽比，且降低电容器的制作难度。以重复两次为例，本申请实施例的半导体结构的制作工艺可以包括：
步骤S001：在衬底上形成电容器，电容器包括多个间隔设置的第一电极、覆盖各第一电极侧面和顶面的第一介质层，以及覆盖第一介质层的第二电极，远离衬底的部分第一电极之间设置有第一支撑层。
步骤S002：去除部分第二电极，以及部分第一介质层，以暴露第一支撑层背离衬底的表面。
步骤S003：在第一支撑层背离衬底的表面上形成第二支撑层，第二支撑层具有第一孔洞结构；第一支撑层与第二支撑层形成新的第一支撑层。
步骤S004：在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触；第一电极与第三电极形成新的第一电极。
步骤S005：在第三电极的侧面上形成第二介质层，第二介质层与第一介质层相接触；第一介质层与第二介质层形成新的第一介质层；
步骤S006：在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极。
步骤S007：在第一支撑层背离衬底的表面上形成第二支撑层，第二支撑层具有第一孔洞结构；第一支撑层与第二支撑层形成新的第一支撑层。
步骤S008：在第一孔洞结构的侧面上形成第三电极，第三电极与第一电极相接触；第一电极与第三电极形成新的第一电极。
步骤S009：在第三电极的侧面上形成第二介质层，第二介质层与第一介质层相接触；第一介质层与第二介质层形成新的第一介质层。
步骤S010：在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极。
需要说明的是，在在第二介质层的侧面上形成第四电极，第四电极与第二电极相接触，第二电极与第四电极形成新的第二电极(步骤S600)的过程中，如果第四电极还覆盖第二支撑层和第二介质层，则去除位于第二支撑层和第二介质层上的第四电极，保留位于第二介质层侧面的第四电极，使得第二支撑层暴露，即新形成的第一支撑层背离衬底的表面暴露。
本申请实施例中的电容器的结构不是限定的，电容器可以为单面电容，也可以为双面电容，第一电极21可以为柱状，也可以为筒状。在一些可能的示例中，第一电极21为柱状，第二电极41为筒状，第二电极41套设在第一电极21上，第一电极21与第二电极41之间形成有第一介质层31，此时，电容器为单面电容。
在另一些可能的示例中，参考图1和图24，第一电极21包括底壁，以及周向环绕底壁的侧壁，底壁和侧壁围合成第一空间，即第一电极21为筒状。为了提高电容器的电容量，部分第二电极41与第一电极21的内表面相对设置，部分第二电极41与第一电极21的外表面相对设置。如图24所示，位于第一空间内的第二电极41可以填充满形成第一介质层31后的第一空间，或者如图1所示，位于第二空间内的第二电极41之间还形成第三空间。
其中，继续参考图1，在衬底10上形成电容器，电容器包括多个间隔设置的第一电极21、覆盖第一电极21的第一介质层31，以及覆盖第一介质层31的第二电极41，远离衬底10的部分第一电极21之间还设置有第一支撑层50，可以包括：
提供衬底10，衬底10内形成有多个间隔设置的接触垫13。接触垫13暴露于衬底10的表面。
在衬底10上形成多个间隔设置的第一电极21，每个第一电极21的底壁与一个接触垫13电连接。具体的，先在衬底10上形成叠层结构，叠层结构具有第六孔洞结构，第六孔洞结构暴露接触垫13；再在第六孔洞结构的侧面和底面沉积第一电极21，第一电极21的底壁与接触垫13相接触而实现第一电极21与接触垫13的电连接。其中，叠层结构可以包括依次交替设置的牺牲层和第一支撑层50，且叠层结构远离衬底10的最外层为第一支撑层50。形成第一电极21后，再去除牺牲层，仅保留第一支撑层50。示例性的，在第一支撑层50中形成刻蚀孔，刻蚀孔中暴露牺牲层，通过刻蚀孔可以去除牺牲层。
形成覆盖第一电极21和衬底10的第一介质层31，位于第一空间内的第一介质层31围合成第二空间。通过沉积工艺形成第一介质层31，第一介质层31为整层。第一介质层31覆盖衬底10、第一空间的侧面和底面，以及第一电极21的外周面。
形成覆盖第一介质层31的第二电极41，位于第二空间内的第二电极41围合成第三空间。通过沉积工艺形成第二电极41，第二电极41覆盖第一介质层31。如图1所示，第二电极41位于第二空间的侧面，其没有形成实心柱状，以使半导体结构的尺寸可以进一步微缩。
需要说明的是，形成覆盖第一介质层31的第二电极41，位于第二空间内的第二电极41围合成第三空间之后，还包括：形成覆盖第二电极41的第二导电层80，第二导电层80填充满第三空间并覆盖第二电极41背离衬底10的表面。如图1所示，第二导电层80填充在第二电极41之间，并覆盖第二电极41。第二导电层80一方面用于将第二电极41与外围电路连接，另一方面用于支撑第二电极41，防止第二电极41坍塌，提高第二电极41的稳定性。
相应的，如图3和图4所示，去除部分第二电极41，以及部分第一介质层31，以暴露第一支撑层50背离衬底10的表面，包括：去除部分第二导电层80、部分第二电极41，以及部分第一介质层31，以暴露第一支撑层50背离衬底10的表面。
在一种可能的示例中，第二导电层80可以包括靠近衬底10的第一材料层和设置在第一材料层远离衬底10一侧的第二材料层。第二材料层的材质不含有与延伸层61的材质相同的III族系元素或者V族系元素，第一支撑层50的材质含有与延伸层61的材质中相同的III族系元素或者V族系元素，第一电极21、第二电极41和第一介质层31的材质均不含有延伸层61的材质中相同的III族系元素或者V族系元素。
示例性的，延伸层61包含硅元素，第一支撑层50的材质为含硅化合物，第二材料层为锗层，第一材料层为锗化硅层，第一电极21、第二电极41和第一介质层31的材质均不含有硅元素。去除部分第二导电层80时，采用氟基气体干法刻蚀部分第二材料层，直至第二电极41暴露，再去除第二电极41，直至暴露第一支撑层50，此时第二材料层仍覆盖第一材料层，以使后续形成延伸层61时，延伸层61不会生长在第二材料层上。其中，氟基气体可以包括四氟化碳或者六氟化硫等。
本申请实施例还提供一种半导体结构，其采用上述的半导体结构的制作方法形成，因而至少具有深宽比较大且制作难度降低的优点，具体效果参照上文所述，在此不在赘述。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (17)

1.一种半导体结构的制作方法，其特征在于，包括：
在衬底上形成电容器，所述电容器包括多个间隔设置的第一电极、覆盖各所述第一电极侧面和顶面的第一介质层，以及覆盖所述第一介质层的第二电极，远离所述衬底的部分所述第一电极之间设置有第一支撑层；
去除部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面；
在所述第一支撑层背离所述衬底的表面上形成第二支撑层，所述第二支撑层具有第一孔洞结构；所述第一支撑层与所述第二支撑层形成新的第一支撑层；
在所述第一孔洞结构的侧面上形成第三电极，所述第三电极与所述第一电极相接触；所述第一电极与所述第三电极形成新的第一电极；
形成覆盖所述第三电极的第二介质层，所述第二介质层与所述第一介质层相接触；所述第一介质层与所述第二介质层形成新的第一介质层；
在所述第二介质层的侧面上形成第四电极，所述第四电极与所述第二电极相接触，所述第二电极与所述第四电极形成新的第二电极。
2.根据权利要求1所述的制作方法，其特征在于，所述第一支撑层背离所述衬底的表面与所述第一电极背离所述衬底的表面齐平。
3.根据权利要求1所述的制作方法，其特征在于，所述第二支撑层包括延伸层，以及覆盖所述延伸层的绝缘层；
在所述第一支撑层背离所述衬底的表面上形成第二支撑层，所述第二支撑层具有第一孔洞结构，包括：
在所述第二支撑层暴露的表面上形成延伸层，所述延伸层具有第二孔洞结构；
刻蚀所述第二孔洞结构的侧面，以暴露所述第一支撑层的背离所述衬底的部分表面；
在刻蚀后的所述第二孔洞结构的侧面和所述延伸层上形成绝缘层，位于所述第二孔洞结构内的所述绝缘层围合成所述第一孔洞结构。
4.根据权利要求3所述的制作方法，其特征在于，通过选择性外延生长工艺在所述第一支撑层上形成所述延伸层。
5.根据权利要求4所述的制作方法，其特征在于，所述第一支撑层的材质与所述延伸层的材质含有相同的III族系元素或者V族系元素，所述第一电极、第二电极和第一介质层的材质不含有与所述延伸层的材质相同的III族系元素或者V族系元素。
6.根据权利要求3所述的制作方法，其特征在于，去除部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面，包括：
去除部分所述第二电极、部分所述第一介质层，以及部分所述第一电极，以暴露所述第一支撑层背离所述衬底的表面，以及所述第一支撑层远离所述衬底的部分侧面。
7.根据权利要求1所述的制作方法，其特征在于，在所述第一孔洞结构的侧面上形成第三电极，所述第三电极与所述第一电极相接触，包括：
在所述第一孔洞结构的侧面和底面，以及第二支撑层上沉积所述第三电极，位于所述第一孔洞结构内的所述第三电极围合成第三孔洞结构；
刻蚀所述第三电极，去除位于所述第二支撑层上和所述第三孔洞结构的底面的所述第三电极。
8.根据权利要求7所述的制作方法，其特征在于，所述第三电极背离所述衬底的表面低于所述第二支撑层背离所述衬底的表面。
9.根据权利要求7所述的制作方法，其特征在于，形成覆盖所述第三电极的第二介质层，所述第二介质层与所述第一介质层相接触，包括：
在所述第三孔洞结构的侧面和底面、所述第三电极，以及所述第二支撑层上沉积第二介质层，位于所述第三孔洞结构内的所述第二介质层围合成第四孔洞结构；
刻蚀所述第二介质层，去除位于所述第二支撑层上和所述第四孔洞结构的底面的所述第二介质层。
10.根据权利要求9所述的制作方法，其特征在于，在所述第二介质层的侧面上形成第四电极，所述第四电极与所述第二电极相接触，包括：
在所述第四孔洞结构内、所述第二介质层上，以及所述第二支撑层上沉积所述第四电极。
11.根据权利要求10所述的制作方法，其特征在于，所述第四电极填充满所述第四孔洞结构；
或者，所述第四电极覆盖所述第四孔洞结构的侧面和底面，位于所述第四孔洞结构内的所述第四电极围合成第五孔洞结构。
12.根据权利要求1-11任一项所述的制作方法，其特征在于，在所述第二介质层的侧面上形成第四电极，所述第四电极与所述第二电极相接触之后，还包括：
在所述第四电极上沉积第一导电层，所述第一导电层背离所述衬底的表面高于所述第四电极背离所述衬底的表面。
13.根据权利要求1-11任一项所述的制作方法，其特征在于，去除部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面之后，还包括：
至少重复两次以下步骤：
在所述第一支撑层背离所述衬底的表面上形成第二支撑层，所述第二支撑层具有第一孔洞结构；所述第一支撑层与所述第二支撑层形成新的第一支撑层；
在所述第一孔洞结构的侧面上形成第三电极，所述第三电极与所述第一电极相接触；所述第一电极与所述第三电极形成新的第一电极；
形成覆盖所述第三电极的第二介质层，所述第二介质层与所述第一介质层相接触；所述第一介质层与所述第二介质层形成新的第一介质层；
在所述第二介质层的侧面上形成第四电极，所述第四电极与所述第二电极相接触，所述第二电极与所述第四电极形成新的第二电极；
直至所述第一电极以及重复形成的所述第三电极沿垂直于所述衬底方向的总高度达到预设值。
14.根据权利要求3-6任一项所述的制作方法，其特征在于，所述第一电极包括底壁，以及周向环绕所述底壁的侧壁，所述底壁和所述侧壁围合成第一空间；
在衬底上形成电容器，所述电容器包括多个间隔设置的第一电极、覆盖所述第一电极的第一介质层，以及覆盖所述第一介质层的第二电极，远离所述衬底的部分所述第一电极之间还设置有第一支撑层，包括：
提供衬底，所述衬底内形成有多个间隔设置的接触垫；
在所述衬底上形成多个间隔设置的所述第一电极，每个所述第一电极的底壁与一个所述接触垫电连接；
形成覆盖所述第一电极和所述衬底的第一介质层，位于所述第一空间内的所述第一介质层围合成第二空间；
形成覆盖所述第一介质层的所述第二电极，位于所述第二空间内的所述第二电极围合成第三空间。
15.根据权利要求14所述的制作方法，其特征在于，形成覆盖所述第一介质层的所述第二电极，位于所述第二空间内的所述第二电极围合成第三空间之后，还包括：
形成覆盖所述第二电极的第二导电层，所述第二导电层填充满所述第三空间并覆盖所述第二电极背离所述衬底的表面；
相应的，去除部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面，包括：
去除部分所述第二导电层、部分所述第二电极，以及部分所述第一介质层，以暴露所述第一支撑层背离所述衬底的表面。
16.根据权利要求15所述的制作方法，其特征在于，所述第一支撑层的材质与延伸层的材质含有相同的III族系元素或者V族系元素，所述第一电极、第二电极和第一介质层的材质不含有与所述延伸层的材质相同的含III族系元素或者V族系元素；
所述第二导电层包括第一材料层，以及设置在所述第一材料层远离所述衬底的一侧的第二材料层；所述第二材料层的材质不含有与所述延伸层的材质相同的III族系元素或者V族系元素；
去除部分所述第二导电层为去除部分所述第二材料层。
17.一种半导体结构，其特征在于，所述半导体结构采用权利要求1-16任一项所述的半导体结构的制作方法形成。
CN202111440253.7A 2021-11-30 2021-11-30 半导体结构及其制作方法 Pending CN114141711A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111440253.7A CN114141711A (zh) 2021-11-30 2021-11-30 半导体结构及其制作方法
US18/054,994 US20230171947A1 (en) 2021-11-30 2022-11-14 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111440253.7A CN114141711A (zh) 2021-11-30 2021-11-30 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114141711A true CN114141711A (zh) 2022-03-04

Family

ID=80389516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111440253.7A Pending CN114141711A (zh) 2021-11-30 2021-11-30 半导体结构及其制作方法

Country Status (2)

Country Link
US (1) US20230171947A1 (zh)
CN (1) CN114141711A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116261323A (zh) * 2022-04-25 2023-06-13 北京超弦存储器研究院 动态存储器及其制作方法、存储装置
WO2023184589A1 (zh) * 2022-04-01 2023-10-05 长鑫存储技术有限公司 存储器、半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184589A1 (zh) * 2022-04-01 2023-10-05 长鑫存储技术有限公司 存储器、半导体结构及其形成方法
CN116261323A (zh) * 2022-04-25 2023-06-13 北京超弦存储器研究院 动态存储器及其制作方法、存储装置

Also Published As

Publication number Publication date
US20230171947A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US8134195B2 (en) Semiconductor device and method of fabricating the same
JP2008113005A (ja) 集積半導体構造の製造方法
TW201304072A (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US11984472B2 (en) Double-sided capacitor structure and method for forming the same
US11843026B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN116133391A (zh) 半导体结构及其制备方法
CN113097148A (zh) 半导体结构及其制备方法
WO2022183645A1 (zh) 存储器及其制备方法
CN114141711A (zh) 半导体结构及其制作方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
CN114078773A (zh) 电容器结构及其制作方法、存储器
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
WO2022205711A1 (zh) 半导体结构的制备方法及半导体结构
CN113284852B (zh) 存储器的制作方法
WO2022037038A1 (zh) 半导体器件及其形成方法
WO2023178751A1 (zh) 半导体结构及其制作方法、存储器
WO2022142178A1 (zh) 存储器及其制作方法
WO2023206839A1 (zh) 半导体结构及其制备方法
US11856756B2 (en) Semiconductor structure and manufacturing method thereof
WO2023029392A1 (zh) 半导体结构及其形成方法
WO2023178744A1 (zh) 存储器及其制作方法
WO2023245716A1 (zh) 半导体结构及其形成方法
EP4044232A1 (en) Memory and manufacturing method therefor
TW441035B (en) Fabrication method of bitline contact for capacitor under bitline embedded DRAM
JP2024520948A (ja) メモリ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination