KR910001424B1 - 게이트 어레이 장치의 기본셀 - Google Patents

게이트 어레이 장치의 기본셀 Download PDF

Info

Publication number
KR910001424B1
KR910001424B1 KR1019880002582A KR880002582A KR910001424B1 KR 910001424 B1 KR910001424 B1 KR 910001424B1 KR 1019880002582 A KR1019880002582 A KR 1019880002582A KR 880002582 A KR880002582 A KR 880002582A KR 910001424 B1 KR910001424 B1 KR 910001424B1
Authority
KR
South Korea
Prior art keywords
region
substrate
channel
regions
contact
Prior art date
Application number
KR1019880002582A
Other languages
English (en)
Other versions
KR880011923A (ko
Inventor
다께히데 시라또
데루오 다즈노끼
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR880011923A publication Critical patent/KR880011923A/ko
Application granted granted Critical
Publication of KR910001424B1 publication Critical patent/KR910001424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

게이트 어레이 장치의 기본셀
제1도는 게이트 어레이 장치의 반도체침의 평면도.
제2도는 종래의 게이트 어레이 장치에 채용된 종래 기본셀의 확대 평면도.
제3a도는 제2도에 도시된 기본셀의 n채널 소자영역의 확대 평면도.
제3b도는 접촉구멍의 위치적 변위가 발생하지 않는 제3a의 선(lIIB-llIB)을 따라 절단된 상승적 절단면.
제4a도는 제2도에 도시된 것과 상위한 상호 접속선이 제공된 제2도에 도시된 기본셀의 n채널 소자영역의 확대 평면도.
제4b도는 제4a도의 도시된 선(IVB-lVB)을 따라 절단된 상승적 절단면도.
제5도는 본 발명에 따른 게이트 어레이 장치의 기본셀의 바람직한 실시예의 평면도.
제6a도는 제5도에 도시된 기본셀의 n채널 소자영역의 확대 평면도.
제7a도는 제5도에 도시된 것과 상위한 상호 접속선이 제공되는 제5도에 도시된 기본절의 바람직한 실시 예치 평면도.
제7b도는 제7a도에 도시된 선(VIIB-VIIB)을 따라 절단된 상승적 절단면도.
제8a도와 8b도는 본 발명에 사용될 수 있는 n채널 및 P-채널 소자영역의 상승적 절단면도.
본 발명은 게이트 어레이 장치의 기본셀, 특히 소오스/드레인 확산영역과 확산영역상에 형성된 절연막내에 힝성된 전극 접촉구멍간의 관계 개선에 관한 것이다.
게이트 어레이 장치는 모든 게이트 어레이 장치에 공통인 생산공정에 의하여 형성되는 다수의 기본셀이메트릭스 형태로 배열된 반도체침상에 형성되는 집전회로 장치이다.
각 기본셀은 트랜지스터, 다이오드, 저항기 등에 의하여 구성된다. 상호 접속(배선)공정은 기본셀에 대하여 구행되어, 특정 설계자에 따라 소망의 논리소자와 회로를 구성한다.
대부분 종래의 게이트 어레이 장치는 상보형 금속 산화물 반도체(CMOS라 함) 트랜지스터로 구성된다. 이런 형태의 게이트 어레이 장치는 CMOS 게이트 어레이 장치로서 알려졌다.
기본셀 각각은 n채널 소자영역과 P채널 소자영역을 포함한다. 예컨데 n채널 소자영역은 n형 실리콘 기판내에 형성된 P형 웰영역을 갖추고 있다.
P형 웰영역내에 소오스/드레인(이하 S/D라 함) 영역인 n+형 확산영역이 형성된다. 1기본셀과 관련된 n+형 화산영역은 p형 웰영역내에 형성된 인접 P+형 기판 접촉영역 사이에 위치한다. 1이상의 게이트 전극은 인접 S/D 확산영역 사이에 게이트 절연막 사이에 배열된다.
한편 1기본셀과 관련된 P+형 파산영역은 n형 실리콘 기판내에 형성되며, n형 기관내에 형성된 연접 n+형기판 접촉영역 사이에 위치한다.
게이트 전극은 인접 S/D 확산영역 사이에 게이트 절연막상에 제공된다.
S/D영역과 기판 접촉영역은 CMOS 인버터 등의 소망 소자를 형성하고 S/D영역을 기판과 결합하기 위하여 기판 접촉을 행하도록 서로 결합될 수 있다. 종래에 상호 접속선이 배열되는 다수 접속 채널은 각 기본셀에 대하여 제공된다. 이들 상호 접속 채널은 기본셀로 구성되는 열 방향으로 뻗혀 있다.
실제로 상호 접속선은 S/D 확산영역과 게이트 전극상에 증착된 절연막상에 놓인다.
상호 접속선은 그위에 증착된 절연막내에 형성된 접촉구명을 통하여 S/D영역과 기관 접촉영역을 상호 접속한다. 접촉구멍은 상호 접속선을 형성하는 물질로 채워진다. 접촉구멍은 S/D영역과 기판 접촉영역상의 소정위치에 형성된다.
그러나 상기 구조의 게이트 어레이 장치의 종래 기본셀은 다음과 같은 단점을 갖는다.
공지된 바와 같이 소정위치에 접촉구멍을 정확히 현성하는 것은 대단히 어렵다.
환언하면 접촉구멍이 소정위치에서 일탈한 상태로 형성되는 것이 빈번히 관측된다.
예컨데 기판 접촉영역과 인접한 S/D 확산영역과 전기 접촉을 시키는 접촉구멍이 부분적으로 S/D 확산영역 아래에 형성될때 기판 표면부는 접촉구멍을 통하여 노출된다.
이경우에 기판 접촉영역과 결합될 수 있게 설계되지 않은 상호 접속선이 상기 접촉구멍 위에 제공될때 노출된 기판 표면부와 상기 S/D 확산영역 사이에 접속선을 경유하여 단락회로가 발생한다. 이 문제는 집적도가 증가함에 따라 더욱 커진다. 단락회로를 방지하기 위하여 보상된 불순물 화산공정이 기판의 노출된 표면부에 대하여 수행되어야만 한다.
그러나 보상된 불순물 화산공정은 복잡하고 지루하며, 오랜시간이 걸리는데 그 이유는 마스킹, 이온이식, 레지스트막 제거 및 어넬링 (annealing) 단계로 구성되기 때문이다.
또한 종래 기본셀은 기판 접촉이 다수의 접속 채널중 어느 하나를 사용함으로써 형성될 수 있도록 설계된다. 이를 위하여 기판 접촉영역은 충분한 폭을 가지도록 형성되어 그의 어느 위치에 접촉구멍을 형성한다. 이것은 집적도의 증가를 방해한다.
따라서 본 발명의 목적은 종래 기본셀이 갖는 단점이 제거된 게이트 어레이 장치의 신규하고 유용한 기본셀을 제공하는 것이다.
본 발명의 다른 목적은 보상된 불순물 확산공정이 접촉구멍의 위치변위가 생길지라도 필요하지 않는 게이트 어레이 장치용 기본셀을 제공하는 것이다.
본 발명의 다른 목적은 집적도를 개선할 수 있는 게이트 어레이 장치용 기본셀을 제공하는 것이다. 본 발명의 상기 목적은 기판, 기판내에 형성된 다수의 소오스/드레인 확산영역, 인접 소오스/드레인 확산영역 사이에 위치된 적어도 1게이트 전극, 기판내에 형성되어 있으며, 소오스/드레인 확산영역 근방에 위치하는 기판 접촉영역, 및 소오스/드레인 영역과 게이트 전극상에 제공되며 접촉구멍이 소망영역 사이에 전기접속을 행하는 접속 채널을 형성하도록 형성될 수 있는 접촉구멍이 제공되는 절연막으로 구성되는 게이트어레이 장치의 기본셀에 의하여 이루어질 수 있다.
기판 접촉영역에 인접한 소오스/드레인 확산영역의 각각은 기관 접촉을 행하는 1접속 채널 아래에 위치된 협부와 다른 접속 채널 아래에 위치된 광부를 갖는다.
본 발명의 특징과 장점은 첨부 도면을 참고로 한 다음 기술로부터 명백해질 것이다. 제1도에서 다수의 본명패드(bonding bad)는 게이트 어레이 장치의 반도체칩 (100)의 주변영역에 배열된다. 다수의 입력/출력셀(이하 I/O셀이라 함) (12)이 칩 (100)의 주변영역과 본딩패드(10.1의 배열 내측에 배설된다. 다수의 기본셀(141, 142, ‥‥, 14m)은 I/O셀(12)의 배열에 의하여 포위된 칩(100)의 내표면영역에 배열된다.
기본셀 열(141, 142, ‥‥, 14m)의 각각은 많은 기본셀(161,162.,163,‥‥16n)으로 구성된다. 상호 접속(배선)공정은 여전히 제1도에 표시된 반도체칩(100)상에서 실행되지 않는다. 상호 접속공정은개인 사용자 또는 설계자의 사양에 따라 실행된다.
인접 기본셀 열간의 스페이싱(15)은 각종 신호를 전송하는 버스를 배설하는데 사용된다.
제2도는 제1도에 도시된 기본셀(161내지 16m)중 단지 2종래 기본셀(162, 163)만을 도시하였다. 2기본셀(162, 163)은 열(141) 방향으로 서로 인접되어 있다.
도시된 바와 같이, 기본셀의 각각은 n채널 소자영역(17n)과 P채널 소자영역(17p)으로 구성된다. 2 n채널트랜지스터는 n채널 소자영역(17n)내에 형성될 수 있다.
마찬가지로 2 p채널 트랜지스터는 P채널 소자영역(17p)내에 형성될 수 있다.
인접 n채널 소자영역(17n)은 1p+형 웰 접촉영역(18a)에 의하여 서로 분리된다.
유사하게 인접 P채널 소자영역(17p)은 1n+형 기판 접촉영역(18b)에 의하여 서로 분리된다. 이후에 p+형웰 접촉영역 (18a)과 n'채널 기판 접촉영역 (18b)의 각각은 기관 접촉영역으로서 명명된다. 기판 접촉영역(18a)은 제2도에 도시된 바와 같이 상호 결합되어, p+형 웰 접촉영역으로 형성된 빗형상 1기판 접촉영역이 형성된다. 마찬가지로 기관 접촉영역 (18b)이 상호 결합되어 n+형 접촉영역으로 형성된 빗모양의 1기판접 촉평 역 이 철 성된다.
기판 접촉영역(18a,18b)은 서로 마주본다.
3소오스/드레인(이하 S/D라 할) 화산영역(22a,22b,22c)이 인접 접촉영역(18a) 사이에 제공된다. S/D 확산영역(22a,22c)은 필드 산화물막(20)에 의하여 기판 접촉영역(18a)과 분리된다. 또한 S/D 확산영역(22a,22b,22c)은 소정거리 만큼 서로 분리된다.
기판 접촉영역(18a)과 S/D 확산영역(22a,22b,22c)이 n형 실리콘 기판(40)에 형성된 P형 웰영역(34) (제3b도에 도시된)내에 형성된다.
유사하게 3S/D 화산영역(24a,24b,24c)이 인접기관 접촉영역(18b) 사이에 제공된다.
기판 접촉영역(18b)과 S/D 확산영역(24a,24b,24c)은 n형 실리콘 기판(40)내에 형성된다.
게이트 전극(26)은 게이트 절연막(44) (제3b도에 도시됨)상에 및 p채널 소자영역(17p)내에 형성된 인접S/D 확산영역(24a,24b)사이 뿐만 아니라 n채널 소자영역(17n)에 형성된 인접 SID 확산영역(22a,22b) 사이에 제공된다.
다른 게이트 전극(28)은 게이트 절연막(44)상에 및 p채널 영역(17p)내에 형성된 인접 S/D 확산영역(24b,24c)사이 뿐만 아니라 n채널 소자영역(17n)에 형성된 인접 S/D 확산영역(22b,22c) 사이에 제공된다. 절연막(46,48)으로 구성된 절연막(제3b도에 도시됨)은 기판 접촉영역 (18a,18b), S/D 확산영역 (223 내지 22c, 24a 내지 24c) 및 게이트 전극(26,28)상에 증착된다 다수의 접촉구멍 형성영역 (30s)은 접촉구멍이 형성될 적층 절연막(46.48)으로 구성된 절연막 부분에서 미리 정해진다. 접촉구멍 형성영역 (30s)이 4상호 접속채널을 형성하도록 위치되며, 이 접촉 채널은 기본 열(14,)의 방향으로 연장한다.
1이상 상호 접속선은 상호 접속 채널(32, 내지 32,)중 어느 것에나 중하될 수 있으며, 이 접속 채널은 위치(30s)에 형성된 접촉구멍을 통하여 S/D 확산영역 등의 소망영역과 전기적으로 접속된다.
또한 1이상의 소정 S/D 확산영역을 기판 접촉영역(18a,18b)에 접속하기 위하여 특별히 사용되는 상호접속선이 4상호 접속 채널(32, 내지 32,)중 어느 하나를 사용하여 제공된다.
그러므로 기판 접촉영역 (18a,18b)은 접촉구멍의 위치변위에 대한 공차내에서 접촉구멍 형성영역내에서 접촉구멍을 형성하기에 충분한 균일 폭으로 제조된다. 예컨데 접촉구멍 형성영역 (30s)의 각각은 대략2(μm)×2(μm)의 크기를 가지며 기판 접촉영역 (18a,18b)의 각각은 대략 4μm의 폭을 갖는다.
제3a도는 n채널 소자영역 (17n)에 대하여 제공될 수도 있는 상호 접속패턴의 예를 도시한다. 도시된 예에서 기판 접촉영역 (18a)에 인접한 S/D 확산영역 (22a,22b)은 드레인 영역으로서 사용된다. 기판 접촉을 시키는 알루미늄(Al) 상호 접속선(36)이 제2상호 접속 채널(322)상에 제공된다. 기판 접촉용 상호 접속선 (36)은 접촉구멍 (30a,30c)을 통하여 기판 접촉영역 (18a)에 전기적으로 접속되며 접촉구멍 (30b)를 통하여S/D 확산영역 (22b)에 접속된다.
이 예에서 S/D 확산영역 (22b)은 소오스 영역으로서 사용된다. 접촉구멍 (303 내지 30b)는 형성공정에 의하여 형성된다. 드레인 영역(22a,22c)을 소망영역에 접속하기 위한 상호 접속선(38)이 제3상호 접속 채널 (323)상에 제공된다.
제3b도는 제3a도에 도시된 선(IIIB-IIIB)을 따라 절단된 상승적 단면도이다.
제3b도는 소정위치에 대한 접촉구멍의 위치변위가 발생한지 않는 경우를 나타낸다.
p형 웰영역 (34)은 확산공정에 의하여 n형 실리콘 기판(40)내에 형성된다. 상기한 바와 같이 이용가능한 게이트 어레이 장치의 대부분은 CMOS 어레이 장치이다. CMOS 게이트 어레이 장치에서 n채널 MOS 트랜지스터는 p형 웰영역 (34)에 형성되며, p채널 MOS 트랜지스터는 n형 기판(40)의 표면부에 형성된다. n채널 및 p채널 MOS 트랜지스터는 서로 결합되어 CMOS 트랜지스터를 형성한다. 제2도에 도시된 예에서, 기본셀(162,163)의 각각은 2CMOS 트랜지스터를 제공한다. 게이트 전극(26)이 형성될 n형 실리콘 기판 (40)의 표면부는 열처리공정을 받아, 예컨데 2산화 실리콘(SiO2)으로 제조되는 게이트 절연막(44)이 형성 된다.
예컨데 다실리콘으로 제조되는 게이트 전극(26)은 게이트 절연막(44)상에 제공된다.
n형 이온이식과 확산공정은 게이트 전극이 마스크로서 기능을 하는 자기 정열에 따라 P형 웰영역 (34)에 대하여 실행된다.
이 공정에 의하여 S/D 확산영역 (22a 내지 22c)은 형성된다. 다음에 p+형 확산영역인 기판 접촉영역 (18 a)이 P형 이온이식 및 확산공정에 의하여 형성된다. 그후에 게이트 전극(26)의 표면 S/D 확산영역의 각각 의 표면부(223 내지 22c) 및 기판 접촉영역(18a)은 예컨데 SiO2로 제조되는 절연막(46)에 의하여 코팅된 다.
다음에 예컨데 인실리케이트 유리(이하 PSG라 함)로 제조되는 절연막(48)은 구조의 전체 표면상에 제공 된다.
PSG막(48)을 증착한 다음에, 접촉구멍 (303 내지 30e)은 S/D 확산영역(22a,22b,22c)과 기판 접촉영역 (18a)상에 적층된 절연막(46,48)내에 창개구공정에 의하여 형성된다.
다음에 알루미늄이 중하되고 패턴된다.
결과적으로 제2채널(32a)상의 Al 접속선(36)이 절연막(48)상에 형성되어 접촉구멍 (30a,30b,30c)를 피복한다. 마찬가지로 제3채널상의 Al 상호 접속선(38)이 절연막(48)상에 형성되어 접촉구멍 (30d, 30e)을 피복한다.
그의 사용시점에서, 예컨데 0(V) 기준 전위가 기판 접촉영역(18a)과 소오스 영역 (22b)에 인가되며, 한편예컨데 5(V)의 포지더브 전위가 드레인 영역(22a,22c)에 인가된다.
이같은 사용에서 접촉구멍을 형성하기 위한 창오프닝 (opening)이 정확히 실행되고 접촉구멍 (306,30e)이드레인 영역(22a,22c)내에 각가 위치하는 경우에는 중대한 문제가 발생하지 않는다.
한편 단락회로의 문제가 드레인 영역(22a,22c)과 p형 웰영역(30d,30e) 사이에서 접촉구멍(306,30e)중 어느 하나가 각 드레인 영역(22a,22c) 아래에 부분적으로 위치하는 경우에 발생한다.
상기 문제는 제3a도에 도시된 선(IIIB-IIIB)을 따라 절단된 단면도를 도시한 제3c도를 참고로 하여 상세히 기술하겠다.
제3c도는 접촉구멍(30d)의 위치에 대한 것을 제외하고 제3b도에 도시된 것과 동일한 구성을 보인다. 일반직으로 제2도에 도시된 바와 같이 거리(do)는 기판 접촉영역 (18a)과 인접한 S/D 확산영역(22a)내의 접촉구멍 형성영역(30s)의 에지와 S/D 화산영역 (22a)의 에지 사이에 제공된다. 거리 (do)는 게이트 어레이의집적도가 중가함에 따라 감소한다.
제3c도에 도시된 바와 같이 거리 (do)위의 접촉구멍 (30d)의 위치변위가 발생할때 p형 웰영역 (34)상의 표면부(50)가 노출될 수 있다.
그러므로 노출된 웰 표면부(50)는 상호 접속선(38)과 접촉된다. 결과적으로, 단락회로가 드레인 영역(22a,22c)과 p형 웰 영역(34)간에 상호 접속선(38)을 통하여 발생된다.
이 단락회로는 기본셀로 구성된 회로의 오동작을 일으킬 수도 있다. 접촉구멍의 위치변위로 인한 단락회로 발생을 방지하기 위하여 보상된 불순물 확산공정이 채용된다.
n형 불순물이 노출된 표면부(50)를 통하여 이식되며 p형 웰영역 (34)으로 확산된다.
참조번호(52)는 보상된 n'형 파산영역을 나타낸다. 그러나 상기한 바와 같이 보상된 불순물 이식과 확산공정은 복잡하고 지루하다.
기판 접촉을 하는 상호 접속선(36)에 관하여 단락회로의 문제가 일어나지 않으며, 그 이유는 기판 접촉영역 (18a)에 인접한 S/D 확산영역(22a,22c)이 어느 접촉구멍을 제공하도록 설계되지 않는다. 제4a도는 S/D 확산영역(22a,22c)이 소오스 영역으로서 사용되며, S/D 확산영역(22b)이 드레인 영역으로서 사용되는 상위한 상호 접속패턴을 도시한다.
도시한 바와 같이 기판 접촉을 실행하는 Al 상호 접속선(54)은 제2도에 도시된 제2상호 접속 채널(322)상에 제공된다.
상호 접속선(54)이 접촉구멍(30a,30c)을 통하여 기판 접촉영역(18a)에 전기적으로 접속된다. 도시된 구조에서 소오스 영역(22a)은 p형 기판 접촉영역(18a)의 것과 동일한 전위에 설정되도록 설계된다. 이런 이유로 접촉구멍 (30a,30c)은 제2상호 접속선(32,)하에 위치한 접촉구멍 형성영역 (30s)이 형성된다. 기판 접촉을 하는 상호 접속선(54)은 소오스 영역(22a)을 접촉구멍(30b)을 통하여 기판 접촉영역(18a)에 접속된다.
나머지 소오스 영역(22c)은 p형 웰영역(34)의 것과 상위한 전위에 사용되도록 설계된다.
이러한 이유로 소오스 영역 (22c)은 상호 접속선(54)과 결합되지 않으며, 접촉구멍(30d,30e)을 통하여 다른 상호 접속선(56a)과 결합된다.
도시된 바와 같이, 또다른 상호 접속선(56b)이 접촉구멍(30f)을 통하여 그것에 접속된 드레인 영역 (22b)으로부터 연장된다.
제4a도에 도시된 선(IVB-IVB)을 따라 절단된 단면도가 제4b도에 도시되었다 도시된 구조는 소오스 영역(22a) 아래에 위치변위를 갖는 접촉구멍 (30b)을 갖는다.
노출된 웰영역 (51)은 접촉구멍 (30b)의 변위로 인하여 형성된다. 그러나 제4a도와 4b도에 도시된 구조에서 문제가 발생하지 않는다. 그 이유는 기판 접촉영역(18a)과 소오스 영역(22a)이 상호 접속선(54)에 의하여 서로 접속되어 그들이 동일 전위에 있기 때문이다.
결과적으로 기판 접촉영역 (18a)에 인접된 S/D 확산영역 (22a,22c)에는 이들이 제4a도에 도시된 경우와같이 소오스 영역으로서 사용될때만이 기판접촉용 상호 접속 채덜 아래에 접촉구멍이 제공된다. 환언하면 기판 접촉영역 (18a)에 인접한 S/D영역 (22a,22c)은 제3a도에 도시된 경우에서와 같이 드레인영역으로서 사용되며 접촉구멍은 기판 접촉용 상호 접속 채널 아래에 형성된다. 위 기술은 n채널 소자영역 (17n)에도 관계된다. 상기와 같은 문제는 p채널 소자영역(17p)에 대하여도 동일하다는 것을 주목해야 한다.
본 발명의 바람직한 실시예에 대하여 기술한다.
제5도는 본 발명의 바람직한 실시예에 따른 게이트 어레이 장치의 기본셀의 평면도이다. 제5도는 2기본셀 (901,902)을 도시 한다.
각각이 제5도에 도시된 구조를 갖는 다수의 기본셀이 기본셀(161,162,‥‥,16n) 대신 제1도의 반도체침상에 형성된다. 제5도에 도시된 구조적 소자는 전도면과 동일 참조번호에 의하여 대표된다. 제2도와 5도에도시된 구성간의 구조적 차이는 다음과 같이 요약한다.
먼저 n채널측( I )상에서 기판 접촉영역상에 위치하는 접속구멍 형성영역 (30s1)이 제2상호 접속 채널 (322) 아래에만 제공된다.
두번째로 기판 접촉영역 (62)이 제B상호 접속 채널(322) 아래의 부분 이외의 부분에 보다 좁게 형성되는 데 상호 접속 채널(322) 아래에 접촉구멍 형성영역 (30s2)이 제공된다.
환언하면 기판 접촉영역 (62)의 각각은 광부와 협부를 갖는다.
셋째로 S/D영역 (58a,58c)의 에지와 기판 접촉만을 위한 제2상호 접속 채널(322) 이외의 상호 접속 채널 아래의 접촉구멍 형성영역 (30s)의 에지 사이의 거리 (d)는 접촉구멍 형성영역 (30s)의 에지와 제2상호 접속 채널(32,) 아래의 S/b영역 (58a.58c)의 에지간의 거리 (dp)보다 더 넓게 된다. 환언하면 기판 접촉영역 (62) 에 인접한 S/D 확산영역(58a,58c)은 광부와 협부를 갖는다 기판 접촉영역(64)을 갖는 p채널측(ll)은 n채 널측( I )과 동일한 특성을 갖는다.
제5도, 6a도 및 6b도를 참고로 하여 본 발명의 바람직한 실시예에 대하여 더욱 기술하겠다. 도시된 기본셀(901)은 n채널 소자영역(42n)과 P채널 소자영역(42p)으로 구성된다. 2인접 n채널 소자영역은 p형 웰영역 (34)내에 형성된 p+형 확산영역으로 형성되는 1기판 접촉영역 (62)에 의하여 서로 분리된다.
2인접 p형 소자영역 (42p)은 n형 기판(40)내에 형성된 n+형 확산영역으로 제조되는 1기판 접촉영역(64)에 의하여 서로 분리된다.
기판 접촉영역((62,64)의 오프닝은 서로 대향한다. 기판 접촉영역(62)은 열 방향으로 연장된 p+형 확산영역에 의하여 상호 접속되어 빗모양의 1기판 접촉영역이 형성된다.
유사하게 기판 접촉영역 (64)은 열 방향으로 연장된 n+형 확산영역에 의하여 상호 접속되어, 빗모양의 1기판 접촉영역이 형성된다.
S/D 화산영역 (58a,58b,58c)이 인접기판 접촉영역 (62) 사이에 제공된다. S/D 확산영역 (58a, S8b,58c)은P형 웰영역 (34)내에 형성된 n+형 확산영역에 좌하여 형성된다.
인접 S/D 확산영역 (58a,58b,58c)은 소정거리 만큼 서로 분리된다. 기판 접촉영역 (62)과 이것에 인접한S/D 화산 접촉영역(58a,58c)은 필드 절연막(20)에 의하여 서로 분리된다.
게이트 전극(26)은 게이트 절연막(44)상에 그리고 S/D 극산영역(58a,58b) 사이에 제공된다.
유사하게 게이트 전극(28)은 게이트 절연막(44)상에 그리고 S/D 확산영역 (58a,58b) 사이에 제공된다.
예컨데 SiO2로 제조된 절연막(46)은 게이트 전극(26,28)의 표면, S/D 확산영역 (58a,58b,58c)의 표면 및기판 접촉영역 (62)상에 형성된다.
절연막(48)은 SiO2막(46)와 필드 산화물막(20)상에 제공된다. 접촉구멍이 적층 절연막(46,48)으로 구성된 절연막내에 형성될 접촉구멍 형설영역 (30s)은 S/D 확산영역 (58a 내지 58c)상에 미리 결정된다. p채널 소자영역 (42P)내의 S/D 확산영역 (60a,60b,60c)은 인접기판 접촉영역 (64) 사이에 제공된다.
이들 S/D 화산영역은 소정거리 만큼 서로 분리된다. S/D 확산영역(60a,60c)은 필드 산화물막(20)에 의하여 기판 접촉영역(64)과 분리된다.
S/D 확산영역 (603 차지 60c)은 n형 기판(40)내에 형성된 p+형 확산영역에 의하여 제조된다.
게이트 전극(26)은 게이트 절연막(44)상 그러고 인접 S/D 확산영역 (60a,60b)사이에 .제공된다.
유사하게 게이트 전극(28)은 게이트 절연막(44)상 및 인접 S/D 확산영억(60a,60c) 사이에 제공된다. SiO2 절연막(46)은 게이트 전극(26,28)의 표면, S/D 확산영적 i60a 내지 60c)의 표면 및 기판 접촉영역(64)상에 제공된다.
더우기 절연막(48)은 절연막(46)과 필드 산화물막(40)상에 제공된다. 접촉구멍이 적층 절연막(46,48)내에 형성될 영역(30s)은 S/D 확산영역 (603 내지 60c)상에 미리 정해진다.
본 실시예의 게이트 어레이 장치 제조방법은 상기한 종래 장치의 제조법과 동일할 수도 있다.
제6a도에 도시된 바와 같이 기판 접촉영역(62)의 각각은 폭(W2)을 갖는 협부(62b)와 폭(W3)을 갖는 광부(62a)를 갖추고 있다.
상기한 바와 같이 기판 접촉영역 (62)상의 접촉구멍 형성영역이 제2상호 접속 채널(32) 아래에만 제공된다. 즉 1기판 접촉영역(62)에는 기판 접촉을 위하여 사용되는 부분(62a)에서 단일 접촉구멍 형성영역(30s1)이 제공된다.
그러므로 부분(62a)의 폭(W3)은 제2도에 도시된 기판 접촉영역 (18a)의 각각적 폭(W,)과 거의 동일하다.
예컨데 폭(W3)은 그 2(μm)×2(μm)인 정사각형 접촉구멍이 형성될 경우에 대략 4(μm)이다 부분(62a)은 소정 공차내에서 접촉구멍 형성영역(62b)에 형성된 접촉구멍의 위치변위를 허용하도록 대략그(μm)의 마진을 가지고 제공된다.
부분(62b)은 부분(62a)보다 더 좁게 형성되는데, 그 이유는 부분(62b)에는 접촉구멍 형성영역(30s)이 제곱되지 않기 때문이다.
환언하면 기판 접촉용 접촉구멍이 부분(62b)상에 형성된다. 부분(62a)의 폭(W2)은 부분(62b)이 대략4(μm)의 폭(W3)을 가질 경우에 대략 1.5(μm) 내지 2.0(μrn)이 되도록 설정될 수 있다. 원칙적으로 부분 (62b)의 폭(W2)은 특별한 제한없이 더 좁게 할 수 있다.
제2채널 이외의 상호 접속 채널 아래의 접촉구멍 형성영역 (30s)의 에지와 S/D 화산영역 (58a,58c)의 에지간의 거리 (d)는 제2도에 도시된 거리 (do)보다 더 크다. 이것은 기판 접촉영역 (62)이 종래 화산영역 (18a)와 비교하여 부분(62h)에서 좁게 형성되기 때문이다. S/D 확산영역 (58a,58c)의 에지와 기관 접촉영역(62)간의 거리(t1)는 기판 접촉영역(62)과 S/D 확산영역(583 내지 58c)용 마스크총의 정열의 정확도(공차)의 관점에서 결정되어야 한다.
예컨데 대략 2(μm)의 거리 (t1)가 필요하게 된다. d-do 만큼 확장된 길이는 대략 0.5(μm)이상 되도록설정될 수 있다.
제2상호 접속 채널(32,) 아래의 거리 (1,)의 적당한 값을 얻기 위하여 S/D 확산영역(58a,58c)의 에지는 채널(322) 아래에 리세스 된다.
리세스된 부분은 대략 사다리꼴 형상이다.
리세스된 부분이 정사각형 또는 원형으로 될 수도 있다. 그러므로 거리(dp)는 거리(d)보다 더 작다. 즉제2상호 접속 채널(322) 아래의 S/D 확산영역 (58a,58c) 부분은 제1, 제3 및 제4상호 접속 채널(32,,323,32,) 아래의 부분보다 더 좁다. 더우기 거리(dP,d)를 제2도에 도시된 종래 기본셀에 대한 거리(do)와 비교할때 그의 관계는 다음과 같다.
dp＜do ＜d
기판 접촉용 상호 접속 채널은 제2상호 접속선(322)만으로 형성된다.
이것을 고려하면 기판 접촉용 상초 접속 채널의 설계 신축도는 종래 기본셀의 신축도보다 더 적은 듯하다. 그러나 상호 접속상의 중대한 문제가 논리회로 설계시에 발생하지 않으며 기판 접촉용 상호 접속선상에 제한이 실용성을 감소하지 않는다는 사실을 주목해야 한다.
본 발명은 기판 접촉을 위하여 사용될 수 있는 상호 접속 채널의 제한을 훨씬 무겁게 한다는 장점을 가진다는 것을 이해해야만 한다.
또한 기판 접촉영역 (62)의 폭은 더 좁게 형성될 수 있으며, 따라서 상기 기본셀을 채용한 게이트 어레이 집적도가 개선될 수 있다.
p채널측(ll)은 상기한 n채널측( I )의 것과 동일한 특징을 갖는다.
제5도에 도시된 바와 같이, n채널 및 p채널 소자영역(42n,42p)은 그의 영상 경계에 관하여 반사관계를 갖는다.
제5도에 도시된 구조에 대하여 실행될 수 있는 상호 접속패턴의 예가 제6a도에 도시되었다.
도시된 예에서 기판 접촉영역(62)에 인접한 510 확산영역은 드레인 영역으로 사용되며, S/D 화산영역 (58b)은 소오스 영역으로 사용된다.
기판 접촉용 상호 접속선(66)은 제2상호 접속 채널(322)상에 배열된다. 상호 접속선(66)은 접촉구멍(31a,31c)을 통하여 기판 접촉영역과 전기적으로 결합되며, 접촉구멍(31b)을 통하여 소오스 영역(58b)과 접속된다. 접촉구멍은 드레인 영역 (58a,58c)내의 제2상호 접속 채널(32,)하의 절연막(46,48)내에 형성되지 않는다는 점을 주목해야 한다.
그러므로 접촉구멍의 위치변위로 인하여 발생하는 문제는 기판 접촉용 상호 접속선(66)에 관하여 발생하지 않는다. 또다른 상호 접속선(68)은 제3상호 접속 채널(323)상에 제공된다. 상호 접속선(68)의 상승적 단면도는 제6b도에 도시되었다. 도시된 바와 같이, 기판 접촉영역(62)의 폴은상기한 바와 같이 더욱 좁게 된다.
기판 접촉영역 (62) 폭의 감소는 S/D 확산영역 (58a,58c)를 연장하는 것이 가능하다. 상호 접속선(68)은 적층 절연막(46,48)내에 형 겉된 접촉구명 (31d,31e)을 통하여 드레인 영역 (58a,58c)에전기 접속된다.
제6b도에 도시된 참조번호(72)는 접촉구멍 (31d)의 바른 위치를 표시한다. 창오프닝이 실행될때 접촉구멍(316)은 참조번호(72)에 의하여 특정된 위치에 형성된다. 도시된 접촉구멍 (316)은 거리 (A) 만큼 바른 위치에서 벗어난 상태에서 형성된다. 접촉구멍 (31d)은 n+형 확산영역에 형성되는 드레인 영역 (58a)의 표면내에 위치된다는 것을 이해하여야 한다. 결과적으로 상호 접속선(68)과 P형 웰영역 (34) 사이의 단락회로를 피할수 있다. 또한 보상된 불순물 확산공정은 요구되지 않는다.
제7a도는 또다른 상호 접속패턴을 도시한다. 도시된 패턴자체는 제4a도에 도시된 것과 동일하다 그러므로 S/D 확산영역 (58a.58c)은 소오스 영역으로 사용되며, S/D 확산영역 (58b)은 드레인 영역으로 사용된다.
기판 접촉을 시키는 상호 접속선(70)은 제2상호 접속 채널(322)상에 배열된다 상호. 접속선(70)은 접촉구멍 (31a,31c)을 통하여 기판 접촉영역 (62)에 전기 접속되며, 접촉구멍 (31b)을통하여 소오스 영연 (58a)과 접속된다.
소오스 영역 (58a)에는 기판 접촉영역 (62)에서의 전위와 동일한 전위가 제공된다 나머지 소오스 영역 (58c)은 상호 접속선(56a)과 접속되며, 그의 전위는 소오스 영역 (58a)의 전위와 상위하다. 또다른 상호 접속선(56b)은 드레인 영역 (58b)과 전기적으로 접속된다. 제7B3도는 제7a도에 도시된 선(VlIB-WIIB)을 따라 절단된 단면도이다.
도시된 바와 같이 접촉구멍은 큰 위치변위로 인하여 소오스 영역 (58a) 아래에 부분적으로 위치된다. 그러나 단락회로의 문제는 소오스 영역 (58a)이 상호 접속선(70)에 의하여 기판 접촉영역 (62)과 접속되도록 설계되기 때문에 발생하지 않는다
본 발명은 상기 실시예에 한정되지 않으며, 각종 변형이 본 발명의 사상을 일탈하지 않고서 이루어질 수있다.
제8a도는 n채널 소자영역의 단면도이며, 제8b도는 p채널 소자영역의 단면도이다.
이들 도면에서 절연막과 상호 접속선은 간단히 하기 위하여 생략되었다. 상기 실시 예에서 참조번호(80)는 n형 기판(40)내의 P형 웰영역(34)에 대응하며 참조번호(82)는 n형 기판(40)에 대응한다. 그러나 본 발명은 CMOS 게이트 어레이 장치의 이들 구성에만 한정되지 않는다. 예컨데 제8a도에 도시된 n채널 소자의 영역 (583 내지 58c,62)은 p형 기판 또는 p형내에 형성된 p형 웰영역내에 형성될 수 있다.
제8b도에 도시된 p채널 소자이 영역 (603 내지 60c,64)은 n형 기판내의 n형 웰 또는 p형 기판내의 n형웰내에 형성될 수도 있다.
기판 접촉을 시키는 상호 접속 채널은 제2상호 접속 채널(322)에 한정되지 않지만 나머지 채널이 이용될수도 있다 상호 접속 채널의 수는 4개로 한정되지 않으나, 상위한 수의 상호 접속 채널이 사용될 수도 있다. n채널 및 P채널 소자영역의 각각내의 트랜지스터 수는 2개로 한정되지 않으며, 상위한 수의 트랜지스터가 제공될 수 있다

Claims (12)

  1. 기판 : 기판내에 형성된 다수의 소오스/드레인 확산영역 : 인접한 소오스/드레인 확산영역 사이에 위치하는 적어도 하나의 게이트 전극 ; 기판내에 형성되어 있으며, 소오스/드레인 확산영역 근방에 위치하는 기판 접촉영역 ; 및 소오스/드레인 영역과 게이트 전극상에 제공되며 소망영역 사이에 전기 접속을 실행하는 다수의 상호 접속 채널을 형성하도록 접촉구멍이 형성될 접촉구멍 형성영역을 갖추고 있는 절연막으로 구성되며, 기판 접촉영역에 인접한 소오스/드레인 화산영역의 각각이 기판 접촉을 정확히 행하기 위한 1상호 접속 채널 아래에 위치하는 협부와 나머지 상호 접속 채널 아래에 위치하는 광부를 갖추고 있는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  2. 제1항에 있어서, 기판 접촉영역에 인접한 각 소오스/드레인 확산영역의 협부 에지와 상기 소오스/드례인 확산영역 위의 각 접촉구멍 형성영역의 에지 사이의 거리(dp)는 나머지 상호 접속 채널 아래의 대응거리(d)에 비교하여 기판 접촉을 행하는 특정 상호 접속 채널 아래에 더욱 작은 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  3. 제1항에 있어서, 기판 접촉영역은 기판 접촉을 행하는 특정 상호 접속 채널 아래의 광부와 나머지상호 접속 채널 아래의 협부를 가지고 있는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  4. 제1항에 있어서, 기판 접촉영역의 광부에 기판 접촉을 행하는 접촉구멍이 절연막내에 형성될 접촉구멍 형성영역이 제공되는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  5. 제1항에 있어서, 상호 접속선은 기판의 전위와 동일한 전위로 사용되는 1 또는 그 이상의 소오스/드레인 영역을 기판 접촉영역내에 형성된 접촉구멍과 상기 1 또는 그 이상의 소오스/드레인 영역을 통하여 기판 접촉영역에 접속함으로써 기판 접촉을 행하도록 상호 접속 채널상에 제공되는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  6. 제1항에 있어서, 기판 접촉영역에 인접한 소오스/드레인 영역이 절연막에 의하여 기판 접촉영역과분리되는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  7. 제1항에 있어서, 기본셀은 n채널 소자영역과 p채널 소자영역으로 구성되며, n채널 및 P채널 소자영 역의 각각은 다수의 소오스/드레인 확산영역, 적어도 1게이트 전극, 기판 접촉영역 및 기관상에 형성된 절 연막으로 구성되는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  8. 제7항에 있어서, 적어도 1n채널 금속산화물 반도체 트랜지스터가 n채널 소자영역에 형성되며, 적어 도 1p채널 금속산화물 반도체 트랜지스터가 p채널 소자영역에 형성되는 것을 특징으로 하는 게이트 어레이 장치의 기 본셀.
  9. 제8항에 있어서, n채널 소자영역내의 소오스/드레인 영역은 n형 기관내에 형성된 P형 웰영역내에 형성되어 있는 n+형 파산영역이며, n채널 소자영역내의 기판 접촉영역은 P형 웰영역내에 형성된 p+형 웰영 역내에 형성된 p+형 확산영역이며 및 p채널 소자영역내의 소오스/드레인 영역이 n형 기판내에 형성된 p+형 확산영역이며, p채널 소자영역의 기관 접촉영역은 n형 기판내에 형성된 n+확산영역인 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  10. 제7항에 있어서, n채널 및 p채널 소자영역의 각각이 다수의 상호 접속 채널을 가지며, 이들중 하나 는 기판 접촉을 행하는 상호 접속 채널인 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
  11. 제7항에 있어서, 다수의 금속산화물 트랜지스터는 n채널 소자영역의 각각에 형성되는 것을 특징으 로 하는 게이트 어레이 장치의 기본셀.
  12. 제7항에 있어서, 접촉구멍이 소오스/드레인 영역의 각각에 대하여. 형성될 접촉구멍 형성영역의 수가 상호 접속 채널의 수에 대응하는 것을 특징으로 하는 게이트 어레이 장치의 기본셀.
KR1019880002582A 1987-03-13 1988-03-12 게이트 어레이 장치의 기본셀 KR910001424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62059476A JPS63278248A (ja) 1987-03-13 1987-03-13 ゲ−トアレイの基本セル
JP62-059476 1987-03-13
JP62-59476 1987-04-20

Publications (2)

Publication Number Publication Date
KR880011923A KR880011923A (ko) 1988-10-31
KR910001424B1 true KR910001424B1 (ko) 1991-03-05

Family

ID=13114394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880002582A KR910001424B1 (ko) 1987-03-13 1988-03-12 게이트 어레이 장치의 기본셀

Country Status (5)

Country Link
US (1) US5031018A (ko)
EP (1) EP0282082B1 (ko)
JP (1) JPS63278248A (ko)
KR (1) KR910001424B1 (ko)
DE (1) DE3853963T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670816A (en) * 1989-04-07 1997-09-23 Kabushiki Kaisha Toshiba Semiconductor device
JP2714723B2 (ja) * 1991-03-15 1998-02-16 シャープ株式会社 半導体集積回路装置の製造方法
JP3186084B2 (ja) * 1991-05-24 2001-07-11 日本電気株式会社 半導体メモリー装置
EP0690509A1 (en) * 1994-06-30 1996-01-03 Texas Instruments Incorporated Substrate contact for gate array base cell and method of forming same
EP1045446A3 (en) * 1994-09-30 2000-11-15 Yozan Inc. MOS invertor having a constricted channel width
IT1289933B1 (it) * 1997-02-20 1998-10-19 Sgs Thomson Microelectronics Dispositivo di memoria con matrice di celle di memoria in triplo well e relativo procedimento di fabbricazione
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
JP3006548B2 (ja) * 1997-06-23 2000-02-07 日本電気株式会社 Ｍｏｓ型半導体読み出し専用メモリ装置
US6071778A (en) * 1998-02-20 2000-06-06 Stmicroelectronics S.R.L. Memory device with a memory cell array in triple well, and related manufacturing process
JP4794030B2 (ja) * 2000-07-10 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US7402846B2 (en) * 2005-10-20 2008-07-22 Atmel Corporation Electrostatic discharge (ESD) protection structure and a circuit using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851539A (ja) * 1981-09-22 1983-03-26 Nec Corp 集積回路装置
JPS5851939A (ja) * 1981-09-24 1983-03-26 Chiyoda Chem Eng & Constr Co Ltd 重質炭化水素油水素化処理用多孔質担体の製造方法
US4430583A (en) * 1981-10-30 1984-02-07 Bell Telephone Laboratories, Incorporated Apparatus for increasing the speed of a circuit having a string of IGFETs
NL8301629A (nl) * 1983-05-09 1984-12-03 Philips Nv Halfgeleiderinrichting.
JPH0828480B2 (ja) * 1983-09-30 1996-03-21 富士通株式会社 半導体集積回路装置
JPS60152055A (ja) * 1984-01-20 1985-08-10 Matsushita Electric Ind Co Ltd 相補型ｍｏｓ半導体装置
EP0166386A3 (de) * 1984-06-29 1987-08-05 Siemens Aktiengesellschaft Integrierte Schaltung in komplementärer Schaltungstechnik

Also Published As

Publication number Publication date
DE3853963D1 (de) 1995-07-20
US5031018A (en) 1991-07-09
EP0282082A3 (en) 1990-07-18
EP0282082B1 (en) 1995-06-14
DE3853963T2 (de) 1996-03-14
KR880011923A (ko) 1988-10-31
EP0282082A2 (en) 1988-09-14
JPS63278248A (ja) 1988-11-15

Similar Documents

Publication Publication Date Title
US4412237A (en) Semiconductor device
US6271548B1 (en) Master slice LSI and layout method for the same
US5298774A (en) Gate array system semiconductor integrated circuit device
KR950009810B1 (ko) 반도체기억장치의 제조방법
KR910001424B1 (ko) 게이트 어레이 장치의 기본셀
JPH05102436A (ja) 半導体メモリ装置とその製造方法
US4380863A (en) Method of making double level polysilicon series transistor devices
US5184203A (en) Semiconductor device having a charge transfer device, MOSFETs, and bipolar transistors--all formed in a single semiconductor substrate
US4319263A (en) Double level polysilicon series transistor devices
JP2998679B2 (ja) 半導体記憶装置及びその製造方法
US5260228A (en) Method of making a semiconductor device having a charge transfer device, MOSFETs, and bipolar transistors
EP0237361B1 (en) Semiconductor memory device
US4570175A (en) Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
KR100377082B1 (ko) 반도체 장치
JPS6074647A (ja) 半導体集積回路装置
JPH0387063A (ja) プレーナセル構造のメモリセルアレイ
JPS5951143B2 (ja) Ｍｉｓ形半導体装置
JPH0534832B2 (ko)
US4457066A (en) Method of making single-level polysilicon dynamic memory array
JP3060235B2 (ja) Ｃｍｏｓ集積回路
CA1079409A (en) Semiconductor integrated circuit device composed of insulated gate field-effect transistors
JPH07183404A (ja) 半導体記憶装置及びその製造方法
EP0281590B1 (en) Integrated circuit masterslice
JP2003045186A (ja) 半導体記憶装置
JPH0824177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee