JPS63278248A - ゲ−トアレイの基本セル - Google Patents

ゲ−トアレイの基本セル

Info

Publication number
JPS63278248A
JPS63278248A JP62059476A JP5947687A JPS63278248A JP S63278248 A JPS63278248 A JP S63278248A JP 62059476 A JP62059476 A JP 62059476A JP 5947687 A JP5947687 A JP 5947687A JP S63278248 A JPS63278248 A JP S63278248A
Authority
JP
Japan
Prior art keywords
contact
region
wiring
base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62059476A
Other languages
English (en)
Inventor
Takehide Shirato
猛英 白土
Teruo Hiroki
尋木　照生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62059476A priority Critical patent/JPS63278248A/ja
Priority to US07/166,488 priority patent/US5031018A/en
Priority to DE3853963T priority patent/DE3853963T2/de
Priority to EP88103900A priority patent/EP0282082B1/en
Priority to KR1019880002582A priority patent/KR910001424B1/ko
Publication of JPS63278248A publication Critical patent/JPS63278248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明におけるゲートアレイの基本セルによる電極コン
タクトを説明するための模式図（第１図） 発明の効果 〔概要〕 ゲートアレイの基本セルにおいて、基体コンタクト用配
線チャネルの位置を限定し、この下では、ソース／ドレ
イン拡散領域の縁とコンタクト孔の縁との間の距離を小
さく、他の配線チャネルでは大きくすることにより、コ
ンタクト孔窓開けのすれ補償拡散工程の省略と、集積度
の向上が実現出来る。
〔産業上の利用分野〕
本発明はゲートアレイの基本セルの構造に係わり、詳し
くはソース／ドレイン（今後Ｓ／Ｄと略称する）拡散領
域と電極コンタクト孔との関係Ｇこ関する。
ゲートアレイは、トランジスタ、ダイオード、抵抗等で
構成される基本セルをもつチ・ノブを準備しておき、設
計者の論理設計に応じて配線を行う論理回路用の集積回
路であるが、従来のゲートアレイにおいては、基体コン
タクト用配線チャネＪしを特に規定せず全ての配線チャ
ネルで基体とコンタクトをとることが出来る基本セルを
形成してｊＭだ。
そのため、高集積に形成する基本セルにあっては、基体
コンタクト領域に隣る拡散領域におむ）て、前記拡散領
域と電極コンタクト窓間隔が狭）ｓと電極コンタクト窓
が拡散領域からはみ出し易く、若しこの拡散領域がドレ
インの場合は基体とショートするので、これの防止のた
め、補償拡散工程が必要であった。
また、基体コンタクト領域も、電極コンタクト窓を何処
にでも形成出来るように幅広くしていたため、基本セル
面積が大きくなり集積度向上の点からも好ましくなかっ
た。
本発明は基体コンタクト用配線チャネルは規制されるが
、電極コンタクト窓ずれ補償拡散工程を省略出来る、且
つ基本セル面積も小さく出来るゲートアレイの基本セル
を提案するものである。
〔従来の技術〕
第２図（ａ）〜（ｃ−２）は従来例におけるゲートアレ
イの基本セルによる電極コンタクトを説明するだめの模
式図である。
このゲートアレイの基本セルは左側にＮチャネルトラン
ジスタ２素子と右側にＰチャネルトランジスタ２素子に
より構成されている。
第２図（ａ）は基本セル平面図である。
この図において、８は基体コンタクト（詳しくは、８ａ
のＰ型ウェルコンタクト領域と８ｂのＮ型基板コンタク
ト領域とから成っている。ここでは、総称して基体コン
タクト領域８とする）で、コの字型のパターンのものが
左右に向かい合わせに形成されている。。各基板コンタ
クト領域８の内側に、フィールド酸化膜３を隔てて、３
個のＳ／Ｄ拡散領域７が形成される。Ｓ／Ｄ拡散領域７
の間にはＳｉ基板上に設けたゲート絶縁膜を介してゲー
ト電極５Ａが形成されている。また、基体コンタクト領
域８、Ｓ／Ｄ拡散領域７およびゲート電極５Ａの上には
絶縁膜を被覆した後、電極配線とコンタクトをとるため
のコンタクト孔予定領域１０Ｓが設定されている。
基体コンタクト用配線チャネルは、図において上下には
しる列で形成されるが、例えば左側の基体コンタクト領
域８　（正しくは、Ｐ型ウェルコンタクト領域８ａ）に
ついて云えば、その位置は、コンタクト孔予定領域１０
Ｓで形成される列の第１列〜第４列のいづれの位置に来
てもよいようになっている。従って、基体コンタクト領
域８の幅Ｗは、どの列位置においてもコンタクト孔が設
けられるように一様に幅広くなっている。
第２図（ｂ−１）は第１の配線パターンの平面図である
。
この図は第２図（ａ）の左側半分（Ｎチャネル素子領域
）において、基体コンタクト領域に隣るＳ／Ｄ拡散領域
７をドレイン領域７−２として使用する場合の配線パタ
ーンの一例である。
この図において、コンタクト孔にハンチングをいれたも
のはコンタクト孔窓開けを行いＡＩの配線と接続されて
いるものを示す。
基体コンタクト用配線チャネル１１Ｂは、コンタクト孔
予定領域１０Ｓで形成される列の内、その第２列目に形
成される。従って、基体コンタクト用配線１５Ｂはコン
タクト孔１０を通して基体コンタクト領域８と接続され
る。
また、二つのドレイン領域７−２にも第３列目にコンタ
クト孔１０を窓開けし上下にはしるＡ１の配線１５に接
続する。
二つのドレイン領域７−２に挟まれたソース領域７−１
のコンタクト孔ｌＯは第２列目に形成される基体コンタ
クト用配線１５Ｂに接続されている。
つぎに、この図のＱ・１−Ｑ・２断面位置における状況
を示す。
第２図（ｂ−２＞はＱ・１−Ｑ・２断面図で、コンタク
ト孔窓開け「ずれ」なき場合を示す。
この図において、１はＮ型のＳｔ基板で、２はこのＳｉ
基板１に拡散で設けられたＰ型のＰウェル領域である。
殆どのゲートアレイは、このＰウェル領域にＮチャネル
ＭＯＳトランジスタを、Ｎ型のＳｉ基板表出領域にＰチ
ャネルＭＯ３Ｉ−ランジスタを形成し、両者でＣＭ　Ｏ
Ｓ　（ＣｏｍｐｌｉＩｌｌｅｎｔａｒｙ　ＭｅｔａｌＯ
ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）を構成するよ
うになっている。ここでは、問題の発生するＰウェル領
域について説明する。
３はフィールド酸化膜（ＳｉＯｚ）で、４はＳｉ基板１
の表面に熱酸化により形成されたゲート絶縁膜（Ｓｉ（
ｈ）　、５　Ａはこのゲート絶縁膜３上に形成されたポ
リシリコン（ポリＳｉ）よりなるゲート電極である。こ
のゲート電極５ＡをマスクとするセルファラインでＮ型
イオン注入、拡散を行いＳ／Ｄ拡散領域、即ちソース領
域７−１とドレイン領域７−２を形成する。ついで、Ｐ
型イオン注入、拡散を行い基体コンタクト領域を形成す
る。このポリＳｔのゲート電極５Ａ、Ｓ／Ｄ拡散領域お
よび基体コンタクト領域の表面を酸化して５ｉ０２膜６
を形成した後、全面にＣＶＤ法で形成した、例えばＰＳ
Ｇ膜（Ｐｈｏｓｐｈｏ−３ｉｌｉｃａｔｅ　Ｇｌａｓｓ
　）のような絶縁膜９を形成する。
ついで、ゲート電極、Ｓ／Ｄ、基体コンタクト領域にコ
ンタクト孔１０が形成される。ドレイン領域７−２にあ
っては、絶縁膜９およびゲート絶縁膜４にコンタクト孔
ｌＯが窓開けされ、この上に＾ｌの配！ｖｉ１５が形成
される。
基体コンタクト領域８とソース領域７−１には基準電位
、例えばＯ■、ドレイン領域には例えば５■が印加され
て使用される。このとき、コンタクト孔１０の窓開けか
「ずれ」なく行われ、コンタクト孔がドレイン領域７−
２の領域内に納まっているときは問題ないが、「ずれ」
が大きくなると問題である。これを第２図（ｂ−３）に
示す。
第２図（ｂ−３）はＱ・１−Ｑ・２断面図で、コンタク
ト孔窓開け「ずれ」大の場合を示す。
この図はコンタクト孔１０の窓開は部以外は第２図（ｂ
−２）と同じである。コンタクト孔ＩＯの窓開けに対し
ては設計上は第２図（ａ）に示すようにｄｏだけの距離
が、コンタクト孔の縁と基体コンタクト領域の縁の間に
とられているが、それ以上にコンタクト孔窓開けの「ず
れ」が起きると、この図に示すようにＰウェルの表面の
露出した表面露出領域１３が生ずる。このようになると
、Ａｔの配線１５が直接Ｐ−のＰウェル領域に接するの
で、ショートした形になり回路が正常に動作しなくなる
。これを防ぐためコンタクト孔１０を形成のち、電極コ
ンタクト窓ずれ補償拡散なるＮ型の不純物拡散をここに
行う。このようにすると、コンタクト孔１０の基体表面
はＮ＋となるため、正常に動作するようになる。
第２図（ｃ−１）は第２の配線パターンの平面図である
。
基体コンタクト６Ｎ域に隣るＳ／Ｄ拡散領域７をソース
領域７−１として使用する場合の配線パターンの一例で
ある。
ここにおいても、基体コンタクト用配線チャネル１１Ｂ
は、コンタクト孔予定領域１０Ｓの第２列目に形成され
る。従って、基体コンタクト用配線１５Ｂはコンタクト
孔１０を通して基体コンタクト領域８と接続される。
また、二つのソース領域７−１の内、基体電位と同電位
に設定される場合は、例えば一方の、この図で上に位置
するソース領域７−１に対してコンタクト孔１０が第２
列目に形成され、基体コンタクト用配線１５Ｂと接続さ
れる。
ソース領域が基体と同電位でない場合、例えば図の下方
に示すソース領域７−１の場合はコンタクト孔１０を通
して他の配線１５に接続されている。
ドレイン領域７−２は別の配線１５に接続される。
つぎに、この図のＰ・１−Ｐ・２断面位置における状況
を示す。
第２図（ｃ−２）はＰ・１−Ｐ・２断面図で、コンタク
ト孔窓開け「ずれ」大の場合を示す。
この図は基体コンタクト領域８に窓開けがなされている
以外は第２図（ｂ−３）と同じである。
この場合は、表面露出領域１３が形成されていても基体
コンタクト領域８と、この表面露出領域１３が基体コン
タクト用配線１５Ｂにより接続されて同電位であるため
、なんら障害を来さない。
即ち、基体コンタクト用配線１５Ｂの下において、基体
コンタクト領域８に隣るＳ／Ｄ拡散領域７にコンタクト
孔１０の窓開けが行われるのは、このＳ／Ｄ拡散領域７
がソース領域７−１として使用されるときで、ドレイン
領域７−２の場合はない。
〔発明が解決しようとする問題点〕
従来例のゲートアレイの基本セルにあっては、基体コン
タクト領域に隣る拡散領域が狭いと電極コンタクト窓が
拡散領域からはみ出し易く、この拡散領域がドレインの
場合は基体とショートするので、これの防止のため、補
償拡散工程が必要であった。
また、基体コンタクト領域も幅広くしているため、基本
セル面積が太き（なり集積度向上の点からも好ましくな
かった。
〔問題点を解決するための手段〕 上記問題点の解決は、Ｓｉ基板表面上に形成した基体コ
ンタクト領域に隣るソース／ドレイン拡散領域において
、該ソース／ドレイン拡散領域の表面上を被覆する絶縁
膜に設けるコンタクト孔の前記基体コンタクト領域側の
縁と、前記ソース／ドレイン拡散領域の前記基体コンタ
クト領域側の縁との間の平面上の距離が、前記基体コン
タクト領域に配線が接続される基体コンタクト用配線チ
ャネルでは、他の配線チャネルにおけるよりも小さく形
成されてなる本発明によるゲートアレイの基本セルによ
り達成することが出来る。
〔作用〕
ゲートアレイの基本セルにおいて、基体コンタクト用配
線チャネルの位置を限定し、この部の領域のみ基体コン
タクト領域を広くし、他の領域では狭くすることにより
、基体コンタクト用配線チャネルにおいては、基体コン
タクト領域に近い方のＳ／Ｄ拡散領域の縁とコンタクト
孔の縁との間の距離を小さく、他の配線チャネルでは大
きくし、基本電位と異なる電位が印加される領域のコン
タクト孔に対しては余裕を大きくとることが出来、Ｓ／
Ｄ拡散領域からコンタクト孔がはみ出すことがなくなり
、コンタクト孔窓開けのずれ補償拡散工程の省略が可能
となる。
また、基体コンタクト領域の幅も狭く出来るので基本セ
ル面積を小さく出来、集積度向上が計れる。
〔実施例〕
第１図（ａ）〜（ｃ−２）は本発明におけるゲートアレ
イの基本セルによる電極コンタクトを説明スるための模
式図である。
第１図（ａ）は基本セル平面図である。
この図において、第２図（ａ）と同一対象物は同じ符号
で示す。
この図と、第２図（ａ）との相違点は、基体コンタクＮ
ｉｌ域のコンタクト孔予定領域１０Ｓが第２列にしかな
いこと、基体コンタクト領域が第２列以外では狭くなっ
ていること、基体コンタクト領域８に相対するＳ／Ｄ拡
散領域の縁とコンタクト孔予定領域１０Ｓの縁の間の距
離が第２列では狭く、他の列では広くなっている点であ
る。
即ち、８はコの字型のパターンを左右に向かい合わせに
形成した基体コンタク）ｐＪ域である。コンタクト孔を
形成する近傍の領域だけ幅を広くし他の領域は幅を狭く
する。
各基体コンタクト領域８の内側に、フィールド酸化膜３
を隔てて、３個のＮ゛のＳ／Ｄ拡散領域７が形成される
。Ｓ／Ｄ拡散領域７の間にはＳｉ基板上に設けたゲート
絶縁膜を介してゲート電極５Ａが形成されている。また
、基体コンタクト領域８、Ｓ／Ｄ拡散領域７およびゲー
ト電極５Ａの上には絶縁膜を被覆した後、電極配線とコ
ンタクトをとるためのコンタクト孔予定領域１０Ｓが設
定されている。
基体コンタクト領域８に相対するＳ／Ｄ拡散領域の縁と
コンタクト孔予定領域１０Ｓの縁の間の距離を、第２列
においてはｄｐ、他の列においてはｄとすると、 ｄｐ＜ｄ になるように形成する。
また、一般に従来例のｄｏと比較すると、ｄ、＜ｄｏ＜
ｄ とすることが出来る。
また、基体コンタクト用配線チャネルは、図において上
下にはしる列で形成される。例えば左側の基体コンタク
ト領域８について云えば、その位置は第２列に限定され
、利用範囲が狭くなるように思われるが、実際の論理回
路設計にあたっては、基体コンタクト用配線チャネルを
一つに限定しても殆どのものがカバー出来、実用性を損
なうものではない。
第１図（ｂ−１＞は第１の配線パターンの平面図である
。
この図は第１図（ａ）の左側半分において、基体コンタ
クト領域に隣るＳ／Ｄ拡散領域７をドレイン領域７−２
として使用する場合の配線パターンの一例で、第２図（
ｂ−１）と同じ配線パターンである。
この図において、コンタクト孔にハンチングをいれたも
のはコンタクト孔窓開けを行いＡＩの配線と接続されて
いるものを示す。
この図にみられるように、基体コンタクト領域８の外周
面積は、基体コンタク）？ｉＮ域の幅Ｗを小さくするこ
とにより小さくしているが、コンタクト孔窓開けを行う
周囲の拡散領域は、従来例よりも広くすることが出来る
。
基体コンタクト用配線チャネル１１Ｂは、コンタクト孔
予定領域１０Ｓの第２列目に形成されるので、基体コン
タクト用配線１５Ｂはコンタクト孔１０を通して基体コ
ンタクト領域８と接続される。
また、二つのドレイン領域７−２にも第３列目にコンタ
クト孔１０を窓開けし上下にはしる配線１５に接続する
。
つぎに、この図のＱ・１−Ｑ・２断面位置における状況
を示す。
第１図（ｂ−２）はＱ・１−Ｑ・２断面図で、コンタク
ト孔窓開け「ずれ」大の場合を示す。
この図において、１はＮ型のＳｉ基板で、２はこのＳｉ
基板１に拡散で設けられたＰ型のＰウェル領域である。
３はフィールド酸化膜（ＳｉＯ□）、４はゲート絶縁膜
（ＳｉＯ７）、５ＡはポリＳｉよりなるゲート電極であ
る。７−１はソース領域、７−２はドレイン領域、８は
基体コンタクト領域、６は５ｉ０２膜である。９は絶縁
膜でＳｉＯ□膜またはＳｉＯ□膜十ＰＳＧ膜よりなる。
ゲート電極、Ｓ／Ｄ、基体コンタクト領域にコンタクト
孔１０が形成される。ドレイン領域７−２にあっては、
絶縁膜９およびゲート絶縁膜４にコンタクト孔１０が窓
開けされ、この上にＡＩの配線１５を形成する。
１４はコンタクト孔正規位置で、窓開けか「ずれ」なく
行われた場合におけるコンタクト孔位置である。これに
対して実際のコンタクト孔１０はΔだけずれた位置に窓
開けされているが、ドレイン領域７−２の縁とコンタク
ト孔１０の縁の距離ｄを大きくしているので、コンタク
ト孔１０はドレイン領域７−２からはみ出すことはない
。従って、電極コンタクト窓ずれ補償拡散なるＮ型の不
純物拡散を行う必要はない。
第１図（ｃ−１）は第２の配線パターンの平面図である
。
これは、第２図（ｃ−１）に示すものと同じ配線パター
ンで、基体コンタクト領域に隣るＳ／Ｄ拡散領域７をソ
ース領域７−１として使用する場合の配線パターンの一
例である。
即ち、基体コンタクト用配線チャネル１１Ｂは、コンタ
クト孔予定領域１０Ｓの第２列目に形成されているので
、基体コンタクト用配＆？　１５　Ｂはコンタクト孔１
０を通して基体コンタクト領域８と接続される。
また、二つのソース領域７−１の内、基体電位と同電位
に設定される場合、例えば一方の、この図で上に位置す
るソース領域７−１に対してコンタクト孔１０が第２列
目に形成され、基体コンタクト用配線１５Ｂと接続され
る。
ソース領域が基体と同電位でない場合、例えば図の下方
に示すソース領域７−１の場合はコンタクト孔１０を通
して他の配線１５に接続されている。
ドレイン領域７−２は別の配線１５に接続される。
つぎに、この図のＰ−１−Ｐ・２断面位置における状況
を示す。
第１図（ｃ−２）はＰ・１−Ｐ・２断面図で、コンタク
ト孔窓開け「ずれ」大の場合を示す。
この図は、ソース領域７−１に対するコンタクト孔１０
において、Ｓｉ基板ｌの表面が露出する表面露出領域１
３が大きくなっている点が従来例の第２図（ｃ−２）と
異なっている。
然しなから、表面露出領域１３が大ぎくなっても基体コ
ンタクト領域８と、この表面露出領域１３が基体コンタ
クト用配線１５Ｂにより接続されて同電位であるため、
何等障害を来さず差支えない。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、ゲートア
レイの基本セルにおいて、基体コンタクト用配線チャネ
ル位置を限定することにより、実際的な論理回路設計の
自由度を殆ど損なうことなく、基体コンタクト用配線チ
ャネルにおいては、ソース／ドレイン拡散領域の縁とコ
ンタクト孔の縁との間の距離を小さく、他の配線チャネ
ルでは大きくすることにより、コンタクト孔窓開けのず
れ補償拡散工程の省略と、集積度向上が出来る。
【図面の簡単な説明】 第１図（ａ）〜（ｃ　−２）は本発明におけるゲートア
レイの基本セルによる電極コンタクトを説明するための
模式図、 第２図（ａ）〜（ｃ　−２）は従来例におけるゲートア
レイの基本セルによる電極コンタクトを説明するための
模式図である。 これら図において、 １はＳｔ基板、 ２はＰウェル領域、 ３はフィールド酸化膜（ＳｉＯｚ）、 ４はゲート絶縁膜（Ｓｉｎ２）、 ５Ａはゲート電極（ポリＳｔ）、 ６は５ｉＯｔ膜、 ７はソース／ドレイン（Ｓ／Ｄ）拡散領域、７−１はソ
ース領域、 ７−２はドレイン領域、 ８は基体コンタクト領域、 ９は絶縁膜、 １０はコンタクト孔、 １１は配線チャネル、 １１−Ｂは基体コンタクト用配線チャネル、１４はコン
タクト孔正規位置、 １５は配線（＾１）、

Claims (1)

  1. 【特許請求の範囲】 Ｓｉ基板（１）表面上に形成した基体コンタクト領域（
    ８）に隣るソース／ドレイン拡散領域（７）において、 該ソース／ドレイン拡散領域（７）の表面上を被覆する
    絶縁膜（９）に設けるコンタクト孔（１０）の前記基体
    コンタクト領域（８）側の縁と、前記ソース／ドレイン
    拡散領域（７）の前記基体コンタクト領域（８）側の縁
    との間の平面上の距離が、前記基体コンタクト領域（８
    ）に配線が接続される基体コンタクト用配線チャネル（
    １１Ｂ）では、他の配線チャネル（１１）におけるより
    も小さく形成されてなる ことを特徴とするゲートアレイの基本セル。
JP62059476A 1987-03-13 1987-03-13 ゲ−トアレイの基本セル Pending JPS63278248A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62059476A JPS63278248A (ja) 1987-03-13 1987-03-13 ゲ−トアレイの基本セル
US07/166,488 US5031018A (en) 1987-03-13 1988-03-10 Basic cell of gate array device
DE3853963T DE3853963T2 (de) 1987-03-13 1988-03-11 Basiszelle für eine Gatematrixvorrichtung.
EP88103900A EP0282082B1 (en) 1987-03-13 1988-03-11 Basic cell of gate array device
KR1019880002582A KR910001424B1 (ko) 1987-03-13 1988-03-12 게이트 어레이 장치의 기본셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62059476A JPS63278248A (ja) 1987-03-13 1987-03-13 ゲ−トアレイの基本セル

Publications (1)

Publication Number Publication Date
JPS63278248A true JPS63278248A (ja) 1988-11-15

Family

ID=13114394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62059476A Pending JPS63278248A (ja) 1987-03-13 1987-03-13 ゲ−トアレイの基本セル

Country Status (5)

Country Link
US (1) US5031018A (ja)
EP (1) EP0282082B1 (ja)
JP (1) JPS63278248A (ja)
KR (1) KR910001424B1 (ja)
DE (1) DE3853963T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670816A (en) * 1989-04-07 1997-09-23 Kabushiki Kaisha Toshiba Semiconductor device
JP2714723B2 (ja) * 1991-03-15 1998-02-16 シャープ株式会社 半導体集積回路装置の製造方法
JP3186084B2 (ja) * 1991-05-24 2001-07-11 日本電気株式会社 半導体メモリー装置
EP0690509A1 (en) * 1994-06-30 1996-01-03 Texas Instruments Incorporated Substrate contact for gate array base cell and method of forming same
DE69525707T2 (de) * 1994-09-30 2002-08-01 Yozan Inc MOS-Inverter-Schaltung
IT1289933B1 (it) * 1997-02-20 1998-10-19 Sgs Thomson Microelectronics Dispositivo di memoria con matrice di celle di memoria in triplo well e relativo procedimento di fabbricazione
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
JP3006548B2 (ja) * 1997-06-23 2000-02-07 日本電気株式会社 Ｍｏｓ型半導体読み出し専用メモリ装置
US6071778A (en) * 1998-02-20 2000-06-06 Stmicroelectronics S.R.L. Memory device with a memory cell array in triple well, and related manufacturing process
JP4794030B2 (ja) * 2000-07-10 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US7402846B2 (en) * 2005-10-20 2008-07-22 Atmel Corporation Electrostatic discharge (ESD) protection structure and a circuit using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851539A (ja) * 1981-09-22 1983-03-26 Nec Corp 集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851939A (ja) * 1981-09-24 1983-03-26 Chiyoda Chem Eng & Constr Co Ltd 重質炭化水素油水素化処理用多孔質担体の製造方法
US4430583A (en) * 1981-10-30 1984-02-07 Bell Telephone Laboratories, Incorporated Apparatus for increasing the speed of a circuit having a string of IGFETs
NL8301629A (nl) * 1983-05-09 1984-12-03 Philips Nv Halfgeleiderinrichting.
JPH0828480B2 (ja) * 1983-09-30 1996-03-21 富士通株式会社 半導体集積回路装置
JPS60152055A (ja) * 1984-01-20 1985-08-10 Matsushita Electric Ind Co Ltd 相補型ｍｏｓ半導体装置
EP0166386A3 (de) * 1984-06-29 1987-08-05 Siemens Aktiengesellschaft Integrierte Schaltung in komplementärer Schaltungstechnik

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851539A (ja) * 1981-09-22 1983-03-26 Nec Corp 集積回路装置

Also Published As

Publication number Publication date
EP0282082B1 (en) 1995-06-14
DE3853963T2 (de) 1996-03-14
KR880011923A (ko) 1988-10-31
EP0282082A2 (en) 1988-09-14
EP0282082A3 (en) 1990-07-18
DE3853963D1 (de) 1995-07-20
KR910001424B1 (ko) 1991-03-05
US5031018A (en) 1991-07-09

Similar Documents

Publication Publication Date Title
US3943551A (en) LSI array using field effect transistors of different conductivity type
JPH0567750A (ja) 半導体メモリ素子及びその製造方法
JPH0513713A (ja) 半導体装置
JPS63278248A (ja) ゲ−トアレイの基本セル
US5563080A (en) Method of manufacturing a high voltage transistor in a semiconductor device
US4145701A (en) Semiconductor device
KR900003029B1 (ko) 칩을 갖는 집적회로 장치
JP2000031293A (ja) 半導体装置
JPH0558582B2 (ja)
US20020019104A1 (en) Method of manufacturing semiconductor device and semiconductor integrated circuit device
US5101262A (en) Semiconductor memory device and method of manufacturing it
JPS6074647A (ja) 半導体集積回路装置
JP2800244B2 (ja) ゲートアレイの基本セル
JP3164067B2 (ja) 半導体集積回路装置
JP3845238B2 (ja) 半導体装置の製造方法
JP2617217B2 (ja) 半導体装置の製造方法
JP3218437B2 (ja) 半導体集積回路装置
KR940001814B1 (ko) 트랜지스터의 공통소오스 콘택구조
JPH0828482B2 (ja) ゲ−トアレイマスタスライス集積回路装置におけるクリツプ方法
JPH06196666A (ja) マスタースライス型半導体集積回路
JPS627148A (ja) 相補型半導体装置及びその製造方法
JP2001015719A (ja) ゲートアレイ
JPH03145762A (ja) マスタースライス集積回路
JPH05198680A (ja) 半導体集積回路装置
JPH07105479B2 (ja) ゲ−トアレイマスタスライス集積回路装置におけるクリツプ方法