KR900003029B1 - 칩을 갖는 집적회로 장치 - Google Patents

칩을 갖는 집적회로 장치 Download PDF

Info

Publication number
KR900003029B1
KR900003029B1 KR1019860009743A KR860009743A KR900003029B1 KR 900003029 B1 KR900003029 B1 KR 900003029B1 KR 1019860009743 A KR1019860009743 A KR 1019860009743A KR 860009743 A KR860009743 A KR 860009743A KR 900003029 B1 KR900003029 B1 KR 900003029B1
Authority
KR
South Korea
Prior art keywords
region
integrated circuit
wiring
chip
circuit device
Prior art date
Application number
KR1019860009743A
Other languages
English (en)
Other versions
KR870005463A (ko
Inventor
데쯔 다니자와
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870005463A publication Critical patent/KR870005463A/ko
Application granted granted Critical
Publication of KR900003029B1 publication Critical patent/KR900003029B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

칩을 갖는 집적회로 장치
제 1 도는 종래의 콤프리멘타리 LSI셀의 개략도.
제 2 도는 종래의 셀 어레이의 다른 예의 개략도.
제 3 도는 종래의 셀의 다른 예의 개략도.
제 4 도는 본 발명에 의한 콤프리멘타리 LSI셀 어레이와 배선영역(WR)패턴의개략도.
제 5a 도는 본 발명에 의한 LSI칩의 요부의 횡단면도.
제 5b 도는 제 5a 도의 상면도.
제 6a 도는 본 발명의 다른 예의 상세 평면도.
제 6b 도는 제 6a 도에서 선 AA를 따라 취한 횡단면도.
제 6c 도는 제 6a 도에서 선 BB를 따라 취한 횡단면도.
제 7a 도는 본 발명에 의한 다른 LSI칩의 요부의 횡단면도.
제 7b 도는 제 7 a도의 상부 평면도.
본 발명은 칩을 갖는 집적회로 장치에 관한 것으로 특히, 어레이로 형성된 다수의 셀들을 갖는 다수의 셀 어레이들이 배열되는 게이트 어레이에 관한 것이다.
게이트 어레이등과 같은 종래의 LSI칩에는 예를들어 콤프리멘타리 MOS(CMOS)등과 같은 콤프리멘타리 LSI의 경우에 p-채널장치 형성영역과 n-채널장치 형성영역의 쌍들이 동일칩상에 반복적으로 형성되며 또한 배선영역(WR)은 쌍들영역들간에 제공된다. p-채널장치 형성영역에는 예를들어, p-채널 MOS트랜지스터가 형성되며, 또한 n-채널장치 형성영역에는 n-채널 MOS트랜지스터가 형성된다. 능동층등은 반도체 기판상의 배선영역에 형성되지 않고 배선은 절연층으로 덮힌다. 또한 칩들의 전원선들은 통상적으로 상부 배선층내에 제공된다.
그러나 종래 기술에서 전원선은 그것이 소자형성 영역과 배선영역을 차지하는 식으로 제공된다. 따라서 배선 효율이 저하되어 장치의 소형화를 개선할 수 없다.
본 발명의 목적은 반도체 기판상의 배치효율이 개선되는 칩을 갖는 집적회로장치를 제공하는데 있다.
본 발명의 또 다른 목적은 전원선의 배선금속막중의 전류밀도의 증대효과를 억제할 수 있으며, 그에의해 게이트어레이의 응답성이 개선되는 칩을 갖는 반도체 집적회로 장치를 제공하는데 있다.
본 발명에 의하면, 제각기 불순물 주입영역들을 갖고 있는 다수의 셀들로 구성되는 셀 어레이들과 셀 어레이들 사이에 선택적으로 형성되며, 또한 셀어레이와 함께 기판내에 매립되어 불순물 주입영역들에 선택적으로 연결되어 있는 도전라인들과, 그리고 매립된 도전라인들 위와 기판내에 매립된 배선위에 형성되어 다수의 셀들과 선택적으로 연결되는 절연층을 포함하는 칩을 갖는 집적회로장치가 제공된다.
이하 첨부도면을 참조하여 본 발명의 장점들과 특징들을 상세히 설명하면 다음과 같다.
본 발명을 좀더 잘 이해하기 위해 종래 기술을 우선 설명한다.
제 1 도는 종래의 콤플리멘타리 LSI셀의 개략도이다.
제 1도에서, p-채널(p-ch)장치 형성영역과 n-채널(n-ch)장치 형성영역의 쌍들은 칩 1상에 반복적으로 형성된다. 게이트 형성배선이 형성되는 배선영역(WR)은 p-ch장치 형성영역과 n-ch장치 형성영역간에 제공된다. 또한 게이트들을 연결하는 배선층은 WR내에 형성된다.
비록 도면에는 도시하지 않았지만 능동층은 칩 1의 반도체기판상에 형성되지 않고 절연층만이 WR상에 형성된다. 또한 칩 1에 대한 전원선은 보통 WR의 상부상에 제공된다. 이 전원선은 관통공을 통해 WR의 하부에 또는 장치들에 연결된다.
상술한 바와같이, 전원선이 장치 형성영역과 WR을 차지하기 때문에 LSI칩의 배선효율과 집적도가 저하된다.
일본 미심사 특허공보(공개) 제 59-163837호는 셀 어레이들 사이에 위치되나 칩에 매립되지 않은 전기소자들과 전원들로서 다수의 셀 어레이들을 포함하는 반도체 집적회로를 발표했다.
제 2 도는 일본 미심사 특허공보 제 59-163837호에 발표된 셀 어레이들과 전원선들의 패턴의 개략도이다.
제 2 도에서, n-ch는 다수의 n-채널 MOS를 포함하는 소자영역을 나타내며, 또한 p-ch는 다수의 p-채널 MOS를 포함하는 소자영역을 나타내며, VSS와 VDD는 전원선들이다. n-ch와 p-ch의 쌍들은 VSS또는 VDD각측상에 각각 형성되나, 전원선은 동일한 형의 채널들을 서로 연결하는 연결층으로서 사용되지 않는다.
일본 미심사 특허공보(공개) 제 60-233839호는 제 3 도에 보인 바와같이 다수의 셀 어레이들과 셀 어레이들간에 위치된 전원선과 배선영역을 포함하나, 전원선들(VDD,GND)은 기판내에 매립되지 않으며 또한 셀들(p-ch, n-ch)간에 접점을 발생시키지 않는 반도체 집적회로 장치를 발표했다.
제 4 도는 본 발명에 의한 콤프리멘타리 셀 어레이들과 배선 채널 영역(WR)패턴들의 개략도이다.
제 4 도에서 반도체 기판의 칩 1상에는 p-채널(p-ch)장치형성 영역과 n-채널(n-ch)장치 형성영역의 쌍들이 배선 채널 영역(WR)의 각측에 형성된다. 분리영역(ISO)은 n-채널과 p-채널 장치 형성영역간에 형성된다. VSS와 VDD선들(도시안됨)은 칩 1내의 WR내에 매립되며 또한 그와 동시에, n-채널과 p-채널 장치 형성영역들에 연결된다.
제 5a 도는 LSI칩의 요부의 횡단면도이며, 또한 제 5b 도는 그의 상부 평면도이다.
제 5a 도에서, n-ch MOS트랜지스터 26은 p형 반도체 기판 21내의 n-ch장치 영역상에 형성되며, 또한 p-ch MOS트랜지스터들 24와 25는 p-ch장치 영역상에 형성된다. 또한 홈 H1은 n-ch MOS트랜지스터 26과 그에 인접한 n-ch MOS트랜지스터(도시 안됨)간에 형성된다. 홈 H1에는 전원선 VSS가 형성되며, 이는 절연층 27내에 매립된다. 또한 절연층 27상에는 배선 채널 영역 WR1(제 5b 도)가 구성되도록 절연막 INS가 형성된다.
홈 H2는 p-ch MOS트랜지스터들 24와 25간에 형성된다. 홈 H2에는 절연층 29에 매립된 전원선 VDD가 형성된다. 또한 절연층 29상에는 배선 채널 영역 WR2가 구성되도록 절연막 INS가 또한 형성된다. 이 전원선들 VDD와 VSS는 A1, 도전성 다결정 S1등으로 제조된다. 전원선들이 도전성 다결정 S1로 제조될 때 그의 도전형은 불순물 주입영역의 것과 동일하다. 도전성 바람직하게는 다결정 S1는 홈내에 편편하게 매립될 수도 있다. 다결정 S1가 사용될때 절연층 27과 29를 형성할 필요가 없다. 또한 n+층 22는 p형 반도체 21로의 전류 누설이 방지되도록 전원선 VDD밑에 제공된다.
또한, 상술한 홈들 H1과 H2의 폭보다 좁은 폭을 갖는 홈들 h1과 h2는 n-ch MOS트랜지스터 26과 p-ch MOS트랜지스터간에 형성된다. 절연막들 28과 30은 홈들 h1과 h2내에 매립되어 소자분리 영역 ISO를 형성한다.
본 발명의 구성에서, 배선채널 영역은 예, 100㎛의 두께로 형성된다. 따라서 배선 채널 영역밑에 형성되는 전원선은 넓게 형성될 수 있어 배선금속막중의 전류밀도의 증대등과 같은 결함이 방지될 수 있다.
제 5a 도에서, n-ch MOS트랜지스터 26의 게이트 26G가 그들간에 입력단자 IN을 형성하도록 p-ch MOS트랜지스터 26의 게이트 25G에 연결되고, 또한 n-ch MOS트랜지스터 26의 드레인이 출력단자 OUT를 형성하도록 전극 3에 의해 p-ch MOS트랜지스터 25의 드레인에 상호 연결될때 CMOS인버터가 구성된다.
제 6a 도는 본 발명의 다른 예의 상세 평면도이며, 제 6b 도는 제 6a 도의 선 AA를 따라 취한 횡단면도이고, 제 6c 도는 제 6a 도의 선 BB를 따라 취한 횡단면도이다. 제 6a 도의 평면도에는, 간략히 하기위해 불순물 주입영역과 도전성 라인부분들과, 그위에 형성되는 절연층들은 생략한다.
제 6a 도와 제 6b 도에 보인바와같이, 전원선들 VSS와 VDD는 셀 어레이와 함께 기판내에 매립된다. VSS와 VDD선들은 기판내의 n-형 불순물 영역에 선택적으로 연결되며, 또한 VSS와 VDD선들은 절연층에 의해 피복된다. 또한 절연층위에는 셀들을 연결하기 위한 배선(WR3)이 형성된다.
제 6a 도에서, 참조번호들 12,13 및 14는 VSS에 연결될 p+불순물 주입영역, VSS에 연결될 n+불순물 주입 영역, 그리고 절연층 각각을 나타낸다.
제 6b 도에서, 참조번호들 15,16,17과 18은 p+형 실리콘 기판, 절연층, n+불순물 주입영역(매립층), 그리고 배선층을 각각 나타낸다.
제 6a, 6b 및 6c도에 보인 구성은 다음 방법으로 형성될 수 있다. 우선 n+형 매립층 17은 계획된 p-ch트랜지스터 형성영역내에 형성되며 또한 그에 인접한 배선 채널 형성영역은 p+형 반도체 기판 15내에 형성된다. 그다음, n-형 에피택셜 성장층은 기판 15상에 형성된다.
그다음, 계획된 p-ch트랜지스터 형성영역과 계획된 n-ch트랜지스터 형성영역을 분리시키는 절연분리영역 16을 형성하기 위한 홈과, p+형 반도체 기판에 도달하는 전원선 VSS를 형성하기 위한 홈과, 그리고 n+매립층 17에 도달하는 전원선 VDD를형성하기 위한 홈이 형성된다.
전원선 VSS와 VDD가 소정의 홈들에 매립된후, VSS와 VDD는 절연막 또는 도전성 다결정 실리콘막에 의해 평평하게 피복된다. 이 경우에, 절연 다결정 실리콘 막은 동시에 또는 다른 때에 절연분리 영역을 형성하기 위한 홈내에 평평하게 매립될 수도 있다.
그다음 p형 불순물은 p형 영역을 형성하도록 계획된 n-ch트랜지스터 형성영역에 부분적으로 주입되고 또한 n형 불순물들은 n+형 불순물 주입영역들을 형성하도록 p형 영역의 표면에 주입되어, 그들은 n-ch트랜지스터 소오스와 드레인 영역이 되고 또한 그들이 매립된 전원선 VSS에 선택적으로 연결되는 식으로 형성된다.
p형 불순물은 p+형 불순물 주입 영역들을 형성하도록 계획된 p-ch트랜지스터 형성영역내의 n형 에피택셜 성장층의 표면속으로 부분적으로 주입되어, 이는 p-ch트랜지스터의 소오스와 드레인 영역들이 되며 또한 그들이 매립된 전원선 VDD에 선택적으로 연결되는 식으로 형성된다.
그다음, 절연막은 전원선들 VSS와 VDD가 형성되는 영역들의 표면상에 형성되므로, 결국, 게이트 절연막이 계획된 n-ch트랜지스터 형성영역과 계획된 p-ch트랜지스터 형성영역상에 형성된다.
그다음, 다결정 실리콘의 게이트 전극이 게이트 절연막상에 형성되므로 결국 n-ch트랜지스터와 p-ch트랜지스터로 구성되는 기본셀이 실현될 수 있다.
소정의 논리회로를 얻기위해 다수의 기본 셀들사이에 또는 기본 셀내의 예를들어 A1의 다층배선 18이 그들간에 제공된 절연층내에 형성된다. 그다음, 다수의 기본 셀들을 연결하는 배선은 전원선들 VSS와 VDD가 매립되는 배선영역(WR)내에 제공된다.
제 7a 도는 본 발명의 다른 실시예로서, 여기에서 본 발명은 Bi-MOS-LSI에적용된다. 제 7a 도는 n-ch, p-ch 장치영역내의 구성이 Bi-MOS구조를 형성하고, QMOS1로 나타낸 n-ch MOS트랜지스터와 QBi1로서 나타낸 pnp트랜지스터는 n-ch장치영역상에 형성되며, 또한 QMOS2로 나타낸 p-ch MOS트랜지스터와 QBi2로 나타낸 npn트랜지스터는 p-ch 장치영역상에 형성되는 점에서 제 2 도와 다르다.
배선 채널영역 WR, n-ch장치영역, p-ch장치영역, 그리고 n-ch장치영역과 p-ch장치영역간의 분리영역 ISO의 배열은 제 5a 와 제 5b 도의 경우와 동일하다. 제 7b 도는 제 7a 도의 배선부분의 등가회로도이다.
상술한 바와같이, 본 발명의 콤프리 멘타리 LSI칩의 구성에 의하면, LSI칩의 전원선은 배선채널 영역 아래에서 반도체 기판내에 제공된 홈내에 매립되며, 그에의해 채널배선만이 기판상에 제공될 수 있다. 그러므로, 칩 표면상의 배치효율이 개선될 수 있어 LSI의집적도를 개선하는데 크게 기여한다.
그밖에, 본 발명에서, 전원선의 폭은 넓게 형성되므로 결국 배선금속막중의 전류밀도가 증대되는 바와같은 배선결함이 방지될 수 있다.

Claims (6)

  1. 제각기 불순물 주입영역들을 포함하는 다수의 셀(p-ch, n-ch)들로 구성되는 셀 어레이(24,25,26)들과, 셀 어레이들간에 선택적으로 형성되고 또한 셀 어레이와 함께 기판(1)내에 매립되어 상기 불순물 주입영역(H1,H2)에 선택적으로 연결된 다음 절연층(27,29)으로 덮히는 도전성 라인들(VSS,VDD)들과, 그리고 절연층(27,29)상에 형성되는 다수의 셀들을 선택적으로 연결되는 배선(WR1,WR2)을 포함하는 칩을 갖는 집적회로 장치.
  2. 제 1 항에서, 상기 셀 어레이(24,25,26)는 상기 도전성 라인(VSS,VDD)에 대향하여 형성되는 칩을 갖는 집적회로 장치.
  3. 제 1 항에서, 상기 도전성 라인은 전원선, 예를들어 VSS와 VDD라인인 칩을 갖는 집적회로 장치.
  4. 제 1 항에서, 상기 장치는 MOS LSI인 칩을 갖는 집적회로 장치.
  5. 제 1 항에서, 상기 장치는 콤프리멘타리 MOS LSI인 칩을 갖는 집적회로 장치.
  6. 제 1 항에서, 상기 장치는 바이폴라 MOS LSI인 칩을 갖는 집적회로 장치.
KR1019860009743A 1985-11-19 1986-11-18 칩을 갖는 집적회로 장치 KR900003029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60259396A JPS62119936A (ja) 1985-11-19 1985-11-19 コンプリメンタリ−ｌｓｉチツプ
JP60-259396 1985-11-19

Publications (2)

Publication Number Publication Date
KR870005463A KR870005463A (ko) 1987-06-09
KR900003029B1 true KR900003029B1 (ko) 1990-05-04

Family

ID=17333549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009743A KR900003029B1 (ko) 1985-11-19 1986-11-18 칩을 갖는 집적회로 장치

Country Status (5)

Country Link
US (1) US4928164A (ko)
EP (1) EP0228320B1 (ko)
JP (1) JPS62119936A (ko)
KR (1) KR900003029B1 (ko)
DE (1) DE3686709T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047825A (en) * 1988-06-09 1991-09-10 Hitachi, Ltd. Semiconductor integrated circuit device having a decoder portion of complementary misfets employing multi-level conducting layer and a memory cell portion
US5247200A (en) * 1989-02-16 1993-09-21 Kabushiki Kaisha Toshiba MOSFET input type BiMOS IC device
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.
USRE37424E1 (en) * 1989-06-14 2001-10-30 Stmicroelectronics S.R.L. Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage
US5057895A (en) * 1990-08-06 1991-10-15 Harris Corporation Trench conductor and crossunder architecture
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
US5119160A (en) * 1990-11-19 1992-06-02 Hall John H Clocked CBICMOS integrated transistor structure
WO1995017007A1 (en) * 1993-12-14 1995-06-22 Oki America, Inc. Efficient routing method and resulting structure for integrated circuits
WO2001018596A1 (fr) * 1999-09-08 2001-03-15 Matsushita Electric Industrial Co., Ltd. Dispositif d'affichage et son procede de fabrication
JP4497791B2 (ja) * 2002-05-09 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路
US6983889B2 (en) * 2003-03-21 2006-01-10 Home Comfort Zones, Inc. Forced-air zone climate control system for existing residential houses
KR100532464B1 (ko) * 2003-08-28 2005-12-01 삼성전자주식회사 액티브를 이용한 반도체 셀의 전원선 레이아웃

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471368A (en) * 1977-10-13 1984-09-11 Mohsen Amr M Dynamic RAM memory and vertical charge coupled dynamic storage cell therefor
US4353085A (en) * 1978-02-27 1982-10-05 Fujitsu Limited Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film
US4246592A (en) * 1979-01-02 1981-01-20 Texas Instruments Incorporated High density static memory cell
NL8003612A (nl) * 1980-06-23 1982-01-18 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze.
JPS5944785A (ja) * 1982-09-06 1984-03-13 松下電工株式会社 発熱装置
EP0119059B1 (en) * 1983-03-09 1988-10-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with gate-array arrangement
JPS59163837A (ja) * 1983-03-09 1984-09-14 Toshiba Corp 半導体集積回路
JPS6035532A (ja) * 1983-07-29 1985-02-23 Fujitsu Ltd マスタスライス集積回路装置
JPS6047441A (ja) * 1983-08-26 1985-03-14 Fujitsu Ltd 半導体集積回路
US4649413A (en) * 1983-08-29 1987-03-10 Texas Instruments Incorporated MOS integrated circuit having a metal programmable matrix
JPH0828480B2 (ja) * 1983-09-30 1996-03-21 富士通株式会社 半導体集積回路装置
JPS60233838A (ja) * 1984-05-02 1985-11-20 Toshiba Corp 半導体集積回路装置
DE3586385T2 (de) * 1984-10-03 1993-01-07 Fujitsu Ltd Integrierte gate-matrixstruktur.
JP2845869B2 (ja) * 1985-03-25 1999-01-13 株式会社日立製作所 半導体集積回路装置

Also Published As

Publication number Publication date
US4928164A (en) 1990-05-22
EP0228320B1 (en) 1992-09-09
DE3686709D1 (de) 1992-10-15
KR870005463A (ko) 1987-06-09
EP0228320A1 (en) 1987-07-08
DE3686709T2 (de) 1993-01-14
JPS62119936A (ja) 1987-06-01

Similar Documents

Publication Publication Date Title
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US6504186B2 (en) Semiconductor device having a library of standard cells and method of designing the same
EP0080361B1 (en) Complementary metal-oxide semiconductor integrated circuit device of master slice type
US7190009B2 (en) Semiconductor device
KR900003029B1 (ko) 칩을 갖는 집적회로 장치
KR850005736A (ko) Cmos 직접회로
US4799101A (en) Substrate bias through polysilicon line
JPH0786430A (ja) 半導体装置およびその製造方法
US4356504A (en) MOS Integrated circuit structure for discretionary interconnection
JPH031837B2 (ko)
US4145701A (en) Semiconductor device
US5369046A (en) Method for forming a gate array base cell
KR100449874B1 (ko) 반도체집적회로장치
US4476479A (en) Semiconductor device with operating voltage coupling region
US4570175A (en) Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
EP0237361A2 (en) Semiconductor memory device
US20040053439A1 (en) Method for producing low-resistance ohmic contacts between substrates and wells in CMOS integrated circuits
US4942447A (en) Borderless master slice CMOS device
US4745453A (en) Semiconductor device
US6979870B2 (en) Semiconductor integrated circuit including CMOS logic gate
JPS6074647A (ja) 半導体集積回路装置
KR940005897B1 (ko) 반도체 기억 장치
EP0113828B1 (en) Master slice semiconductor chip having a new multi-function fet cell
US4486944A (en) Method of making single poly memory cell
KR940007294B1 (ko) 씨모오스 게이트 어레이

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee