DE10221657A1 - Informationsmatrix - Google Patents

Informationsmatrix

Info

Publication number
DE10221657A1
DE10221657A1 DE2002121657 DE10221657A DE10221657A1 DE 10221657 A1 DE10221657 A1 DE 10221657A1 DE 2002121657 DE2002121657 DE 2002121657 DE 10221657 A DE10221657 A DE 10221657A DE 10221657 A1 DE10221657 A1 DE 10221657A1
Authority
DE
Germany
Prior art keywords
information matrix
information
conductive
matrix according
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002121657
Other languages
English (en)
Inventor
Anja Duebotzky
Harald Gundlach
Anton Stuffer
Bernhard Lippmann
Boris Mayerhofer
Holger Huebner
Ida Marbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002121657 priority Critical patent/DE10221657A1/de
Publication of DE10221657A1 publication Critical patent/DE10221657A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine Informationsmatrix und deren Verwendung vorgesehen, die aus ersten und zweiten Leitungsstrukturen besteht, die an ihren Kreuzungspunkten Verbindungselemente aufweist. Diese Verbindungselemente können leitend bzw. nicht leitend ausgebildet sein.

Description

  • Die Erfindung bezieht sich auf eine Informationsmatrix und eine Verwendung dieser gemäß Patentanspruch 1 bzw. 11.
  • Moderne elektronische Systeme weisen zunehmend geheimzuhaltende Informationen, die vor dem unbefugten Zugriff zu schützen sind. Beispiele solcher geheim zu haltender Informationen sind beispielsweise sogenannte PIN-Codes, Paßwörter bei Zugangsberechtigungen, kryptographische Schlüssel in Kommunikations-Sicherheitssystemen, Zugriffscodes in Alarmsystemen, ein Geldwertbetrag in Daten in sogenannten Geldkarten usw. Diese geheim zuhaltenden Informationen sind heutzutage typischerweise in eine integrierte Halbleiterschaltung auf sogenannten Halbleiterchips abgespeichert.
  • Es gibt mittlerweile verschiedene Verfahren diese geheim zu haltenden Informationen mittels aufwendiger mechanischer Einschlüsse zu schützen. Hierzu ist beispielsweise in der US 5,406,630 offenbart, einen Halbleiterchip beidseitig mit einem Leitungsgitter abzudecken, wobei auf dem mit der geheim zu haltenden Information versehenen Chip Sensoren angeordnet sind, die das intakte Vorhandensein dieses Gitters überprüft. Sobald der Sensor eine Beschädigung des Leitungsgitters erkennt, wird das Betriebsverhalten des Halbleiterchips verändert.
  • Mit keinem der bisher bekannten Verfahren ist es jedoch gelungen einen sicheren Schutz gegen das Ausspähen der zu schützenden Informationen vorzusehen.
  • Der Erfindung liegt somit die Aufgabe zu Grunde, einen Schutz bzw. die Verwendung eines derartigen Schutzes für Halbleiterchips vorzusehen, die eine erhöhte Sicherheit aufweisen. Diese Aufgabe wird erfindungsgemäß durch die in den unabhängigen Patentansprüchen 1 und 11 angegebenen Maßnahmen gelöst.
  • Es ist eine Informationsmatrix vorgesehen, die aus mehreren in einer ersten Ebene angeordnete erster Leitungsstrukturen besteht. In einer zweiten Ebene sind mehrere zweite Leitungsstrukturen angeordnet, wobei die ersten Leitungsstrukturen zu den zweiten Leitungsstrukturen so übereinanderliegend angeordnet sind, daß sie einerseits beabstandet sind und andererseits Schnittpunkte bilden. An den Schnittpunkten ist zum einprägen einer auslösbaren Information jeweils ein elektrisch leitendes oder nicht leitendes Verbindungselement vorgesehen, um die erste Leitungsstruktur mit der zweiten Leitungsstruktur zu verbinden.
  • Ist ein sogenannter Halbleiterchip mit einer derartigen Informationsmatrix abgedeckt und kennt er den Inhalt der intakten Informationsmatrix, so ist es dem Halbleiterchip möglich, durch wiederholtes Überprüfen der in der Informationsmatrix eingeprägten Information festzustellen, ob der Halbleiterchip mit der unversehrten Informationsmatrix weiterhin abgedeckt ist.
  • Weitere vorteilhafte Ausgestaltung der Erfindung sind in den untergeordneten Patentansprüchen angegeben. Um eine möglichst dichte Abdeckung bzw. eine Informationsmatrix mit hohen, Informationsgehalt zu erzielen, müssen die Leitungsstrukturen einer jeweiligen Ebene nach Möglichkeit parallel zu einander laufen. Dabei ist es jedoch offen, in welchem Winkel die Leitungsstrukturen der ersten Ebene die der zweiten Ebene kreuzen. Um den Schutz vor Fremdanalysierbarkeit der Informationsmatrix zu erhöhen, ist es in einem Ausführungsbeispiel vorteilhaft, wenn die Verbindungselemente in dem Zwischenraum zwischen den ersten und den zweiten Leitungsstrukturen von einem Füllmaterial umgeben ist, das sich nur schwer von den Verbindungselementen unterscheiden läßt. Hierzu bietet sich an, daß die Verbindungselemente aus einem organischen dotierbaren Dielektrizitätsfilm insbesondere SiO:C hergestellt sind, daß von üblichen isolierenden Dielektrika, um Leitungsbahnen voneinander zu trennen, weder mechanisch noch chemisch nur schwer unterscheidbar ist. Gemäß einem zweiten vorteilhaften Ausführungsbeispiel ist es vorteilhaft, wenn das Verbindungselement aus einem von den Leitungsstrukturen nur schwer unterscheidbarem Material hergestellt ist. Mit dieser Maßnahme sind die Verbindungen als solche nur schwer bestimmbar.
  • Weiterhin ist als vorteilhafte Ausgestaltung zusehen, daß die Verbindungselemente, ob leitend oder nicht leitend, grundsätzlich identisch aufgebaut sind. Für das Herstellen eines nicht leitenden Verbindungselementes wird dies durch eine nicht leitende Barriere zu einem nicht leitenden Verbindungselement gemacht. Insbesondere dann, wenn bei unterschiedlichen Verbindungselementen diese Barriere in einer verschiedenen Ebene angeordnet ist, ist insbesondere die mechanische Analyse und das Feststellen ob eine solche Barriere vorliegt oder nicht, weitgehend erschwert.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung im einzelnen erläutert.
  • Es zeigen:
  • Fig. 1 eine Informationsmatrix in der Draufsicht,
  • Fig. 2 ein Ausführungsbeispiel der in Fig. 1 dargestellten Informationsmatrix im Querschnitt und
  • Fig. 3 eine weitere Ausgestaltung der gemäß Fig. 2 dargestellten Informationsmatrix im Querschnitt
  • Fig. 1 zeigt in einer Draufsicht eines ersten Ausführungsbeispiels die Konturen eines Halbleiterchips 7, der eine integrierte Schaltung trägt, wobei die darin abgespeicherte Inhalt vor unberechtigtem Zugriff zu schützen ist. Der Halbleiterchip 7 ist durch eine Informationsmatrix (1, 2) abgedeckt, die sich aus in diesem Ausführungsbeispiel im rechten Winkel zueinander liegenden Leiterbahnstrukturen zusammensetzt. Dabei sind erste Leiterbahnen 1 bei dieser Draufsicht parallel liegend in Querrichtung angeordnet. Zweite Leiterbahnen 2 sind in einer Orientierung um 90 Grad gedreht zu den ersten Leiterbahnen 1 und somit in Blattlängsrichtung ebenfalls parallel oberhalb der ersten Leiterbahnen angeordnet. An den Schnittpunkten der ersten Leiterbahnen 1 und der zweiten Leiterbahnen 2 sind jeweils Durchkontaktierungen 3 ausgebildet, so daß sich in der Draufsicht ein einheitliches keine Unterschiede aufweisendes Bild ergibt.
  • In der Darstellung gemäß Fig. 1 steht die Kontur des Halbleiterchips 7 über die Abmessungen der Informationsmatrix über. Dies ist jedoch nur für die bessere Darstellbarkeit in diesem Ausführungsbeispiel vorgenommen. Die Außenabmessungen können genauso gut identisch sein. Es ist auch vorstellbar, daß die Außenabmessungen der Informationsmatrix über die Außenabmessungen des Halbleiterchips 7 überstehen.
  • Fig. 2 zeigt einen Ausschnitt der in Fig. 1 dargestellten Informationsmatrix im Querschnitt. Dabei ist zu erkennen, daß quer zu einer ersten Leiterbahn 1 zweite Leiterbahnen 2 verlaufen. Die zweiten Leiterbahnen 2 sind durch eine dielektrische Trennschicht 6 von der ersten Leiterbahn beabstandet. Diese dielektrische Trennschicht weist an den Schnittpunkten von den zweiten Leiterbahnen mit der ersten Leiterbahn 1 eine Durchgangsöffnung auf, die durch die Verbindungselemente 3 mit einander verbunden sind. Neben der Möglichkeit, daß ein an sich nicht leitendes Verbindungselement durch Dotierung leitend gemacht sein kann, bzw. ein leitendes Verbindungselement beispielsweise mittels Oxydation nicht leitend gemacht werden kann, besteht die Möglichkeit, eine nicht leitende Unterbrechung 4, wie in Fig. 2 dargestellt, in ein leitendes Verbindungselement zu setzen. Dies kann beispielsweise eine dünne Oxydschicht sein.
  • Als Beispiele für ein leitendes Verbindungselement, kann beispielsweise ein dotiertes organisches Dielektrikum verwendet werden. Durch weglassen einer Dotierung ist es in einen nichtleitenden Zustand umsetzbar.
  • Die Verwendung eines organischen dotierbaren Dielektrikums hat den Vorteil, daß dieses für die Analyse von einem Dielektrikum, das die zweite Leiterbahnen 2 von der ersten Leiterbahn 1 trennt, kaum unterscheidbar ist. Die Verwendung von beispielsweise Tantal als Material für das Verbindungselement 3 weist den großen Vorteil auf, daß es von den ersten bzw. zweiten Leiterbahnen nur schwer unterscheidbar und kaum zu trennen ist.
  • Wie auch immer leitende bzw. nicht leitende Verbindungselemente bzw. Durchkontaktierungen 3 erzeugt sind, können diese als Matrix als Informationsträger, d. h. als entsprechendes Medium für "0" oder "1" dienen. Ist die Informationsmatrix auf einem zu schützenden Halbleiterchip 7 aufgetragen, was beispielsweise auch als eine der üblichen oberen Metallisierungsebenen möglich ist, so ist der Informationsgehalt dieser Matrix vom Halbleiterchip 7 auslesbar. Während des Betriebs des Halbleiterchips 7 kann diese Information fortwährend bzw. in zeitlich vorgegebenen oder zufälligen Abständen überprüft werden, um festzustellen, ob eine funktionsfähige Abdeckung vorliegt. Sollte festgestellt werden, daß diese Abdeckung nicht mehr einwandfrei ist, ist es beispielsweise für den Halbleiterchip 7 möglich, seinen Betrieb zu verändern bzw. einzustellen. Die in der Informationsmatrix abgespeicherte Information könnte genauso in einem Beispiel ein für kryptographische Rechenprozesse benutzter Schlüssel sein. Sobald die Informationsmatrix beschädigt ist, stimmt somit der Schlüssel nicht mehr und es findet kein geeignetes Ver- bzw. Endschlüsseln statt.
  • Wird die Informationsmatrix in einem üblichen Metallisierungsprozeß auf dem Halbleiterchip aufgebracht, so kann auf einfache Weise für jeden hergestellten Chip die Verbindungselemente an unterschiedlichen Stellen leitend bzw. nicht leitend sein. Dabei wäre es durchaus möglich, daß trotzdem bei allen Abdeckungen die gleiche Information enthalten ist, nur durch Variationen die Verteilung verändert ist.
  • In einer weiteren Ausgestaltung, wie sie in Fig. 3 dargestellt ist, ist zu sehen, daß auch die untere Leiterbahn 1 eine Unterbrechung aufweisen. Dies ist beispielsweise eine Möglichkeit, einzelne Durchkontaktierungen nicht anzusteuern. Die in einer so oder anders nicht ansteuerbaren Durchkontaktierung enthaltenen Information kann der Verschleierung der tatsächlich in der Informationsmatrix enthaltenen Information dienen.
  • Schließlich sei noch darauf hingewiesen, daß eine derartige Informationsmatrix nicht auf Ausführungsbeispiele mit zwei Ebenen beschränkt ist. Vielmehr sind je nach dem, welchen technischen Aufwand und welche Sicherheitsanforderungen gegeben sind auch drei und mehr Lagen von Leiterbahnen realisierbar.

Claims (13)

1. Informationsmatrix bestehend aus mehreren in einer ersten Ebene angeordneten erster Leitungsstrukturen (1) und mehreren in einer zweiten Ebene angeordneten zweiten Leitungsstrukturen (2), wobei die ersten Leitungsstrukturen (1) zu den zweiten Leitungsstrukturen (4) so übereinanderliegend angeordnet sind, daß sie einerseits beabstandet sind und andererseits Schnittpunkte bilden und an den Schnittpunkten zum Einprägen auslesbarer Informationen jeweils ein elektrisch leitendes oder nicht leitendes Verbindungselement (3) zum Verbinden einer der ersten Leitungsstruktur (1) mit einer der zweiten Leitungsstruktur (2) ausgebildet ist.
2. Informationsmatrix nach Anspruch 1, wobei die ersten Leitungsstrukturen (1) zu den zweiten Leitungsstrukturen (2) in einem vorbestimmten Winkel und jeweils equidistant in einer Ebene angeordnet sind.
3. Informationsmatrix nach Anspruch 1, wobei ein die Verbindungselemente (3) umgebener Zwischenraum (6) mit einem Füllmaterial ausgefüllt ist.
4. Informationsmatrix nach Anspruch 3, wobei das Füllmaterial aus einem vergleichbaren Material wie das des Verbindungselementes (3) besteht.
5. Informationsmatrix nach Anspruch 4, wobei die Verbindungselemente (3) aus einem organisch dotierbaren Dielektrizitätsfilm hergestellt ist.
6. Informationsmatrix nach Anspruch 1, wobei das Verbindungselement (3) aus einem vergleichbaren Material wie die ersten und zweiten Strukturen hergestellt ist.
7. Informationsmatrix nach Anspruch 1, wobei die ein nichtleitendes Verbindungselement (3) sich von einem leitenden Verbindungselement (3) dadurch unterscheiden, daß das leitende Material durch eine nichtleitende Barriere (4) unterbrochen ist.
8. Informationsmatrix nach Anspruch 7, wobei nichtleitende Verbindungselemente (3) vorgesehen sind, die die leitende Barriere in verschiedenen Ebenen aufweisen.
9. Informationsmatrix nach Anspruch 1, wobei Verbindungselemente vorgesehen sind, deren Information nicht auslesbar ist.
10. Verwendung der Informationsmatrix nach einem der vorhergehenden Ansprüche, als Abdeckung eines Halbleiterchip.
11. Verwendung nach Anspruch 10, wobei alle aktiven Bereiche des Halbleiterchips abgedeckt sind.
12. Verwendung nach Anspruch 11, wobei der Halbleiterchip die in der Informationsmatrix enthaltene Information ausliest und bei einer Veränderung des Informationsgehaltes sein Betriebsverhalten ändert.
13. Verwendung nach Anspruch 12, wobei die Information ein für ein kryptographisches Verfahren verwendeter Schlüssel ist.
DE2002121657 2002-05-15 2002-05-15 Informationsmatrix Ceased DE10221657A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002121657 DE10221657A1 (de) 2002-05-15 2002-05-15 Informationsmatrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002121657 DE10221657A1 (de) 2002-05-15 2002-05-15 Informationsmatrix

Publications (1)

Publication Number Publication Date
DE10221657A1 true DE10221657A1 (de) 2003-11-27

Family

ID=29285436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002121657 Ceased DE10221657A1 (de) 2002-05-15 2002-05-15 Informationsmatrix

Country Status (1)

Country Link
DE (1) DE10221657A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006039877A1 (de) * 2006-08-25 2008-03-13 Infineon Technologies Ag Chip mit einer vertikalen Kontakt-Struktur
DE102013224060B4 (de) * 2013-11-26 2020-04-02 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Erschweren von optischem Reverse Engineering

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464880A1 (de) * 1964-05-05 1968-12-05 Danfoss As Elektronische Schaltanordnung unter Verwendung von sperrschichtfreien Halbleiter-Schaltelementen
DE4008883A1 (de) * 1989-03-20 1990-09-27 Mitsubishi Electric Corp Herstellungsverfahren fuer ein masken-rom und hiermit hergestelltes masken-rom
WO1998057373A1 (fr) * 1997-06-13 1998-12-17 Inside Technologies Procede de fabrication d'un circuit integre et circuit integre realise selon ce procede
DE19741889C2 (de) * 1997-09-23 2000-06-08 Hoeft & Wessel Aktiengesellsch Baugruppe mit einem Datenspeicher und einem Beschädigungsdetektor
DE19713173C2 (de) * 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
DE10045025A1 (de) * 1999-09-13 2001-04-26 Geneticware Co IC-Packung mit einer Sicherheitseinrichtung
DE10044837C1 (de) * 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
EP1193758A1 (de) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Entschlüsselung erschwerende Kontakte
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464880A1 (de) * 1964-05-05 1968-12-05 Danfoss As Elektronische Schaltanordnung unter Verwendung von sperrschichtfreien Halbleiter-Schaltelementen
DE4008883A1 (de) * 1989-03-20 1990-09-27 Mitsubishi Electric Corp Herstellungsverfahren fuer ein masken-rom und hiermit hergestelltes masken-rom
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
DE19713173C2 (de) * 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
WO1998057373A1 (fr) * 1997-06-13 1998-12-17 Inside Technologies Procede de fabrication d'un circuit integre et circuit integre realise selon ce procede
DE19741889C2 (de) * 1997-09-23 2000-06-08 Hoeft & Wessel Aktiengesellsch Baugruppe mit einem Datenspeicher und einem Beschädigungsdetektor
DE10045025A1 (de) * 1999-09-13 2001-04-26 Geneticware Co IC-Packung mit einer Sicherheitseinrichtung
DE10044837C1 (de) * 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
EP1193758A1 (de) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Entschlüsselung erschwerende Kontakte

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006039877A1 (de) * 2006-08-25 2008-03-13 Infineon Technologies Ag Chip mit einer vertikalen Kontakt-Struktur
DE102006039877B4 (de) * 2006-08-25 2011-03-31 Infineon Technologies Ag Chip mit einer vertikalen Dummy-Kontakt-Struktur
US7939946B2 (en) 2006-08-25 2011-05-10 Infineon Technologies Ag Chip with a vertical contact structure
DE102013224060B4 (de) * 2013-11-26 2020-04-02 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Erschweren von optischem Reverse Engineering

Similar Documents

Publication Publication Date Title
DE10044837C1 (de) Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
EP1149358B1 (de) Kontaktlose chipkarte
DE10058078C1 (de) Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE19731983A1 (de) Kontaktlos betreibbarer Datenträger
DE3602960C1 (de) Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte
EP0414316B1 (de) Integrierte Schaltung
EP1346413A2 (de) Schaltungsanordnung
DE10112543A1 (de) Integrierte Schaltung mit elektrischen Verbindungselementen
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE10325564B4 (de) Chipkartenmodul
DE3624852C2 (de)
DE10221657A1 (de) Informationsmatrix
DE10340289A1 (de) Sicherungseinrichtung für Hardwarebaugruppen
WO2001037230A1 (de) Elektronisches bauelement und verfahren zum schützen einer in dem bauelement enthaltenen integrierten schaltung
WO2001013330A1 (de) Integrierter schaltkreis und schaltungsanordnung zur stromversorgung eines integrierten schaltkreises
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
DE20308813U1 (de) Schlüssel für ein Schließsystem
DE10065339B4 (de) Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip
DE19822218B4 (de) Zugriffsgeschützter Datenträger
EP0179328B1 (de) Kopiergeschützter Schlüssel und codiertes Lesegerät für elektronische Schliess-Systeme
EP2210221B1 (de) Herstellen eines portablen datenträgers
DE19841676A1 (de) Zugriffsgeschützter Datenträger
DE10140045A1 (de) IC-Chip mit Schutzstruktur
DE19822220B4 (de) Zugriffsgeschützter Datenträger
EP1008178B1 (de) Verfahren zur herstellung eines nur lese-speichers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection