DE10044837C1 - Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung - Google Patents

Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung

Info

Publication number
DE10044837C1
DE10044837C1 DE10044837A DE10044837A DE10044837C1 DE 10044837 C1 DE10044837 C1 DE 10044837C1 DE 10044837 A DE10044837 A DE 10044837A DE 10044837 A DE10044837 A DE 10044837A DE 10044837 C1 DE10044837 C1 DE 10044837C1
Authority
DE
Germany
Prior art keywords
line
signal
circuit
signal line
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10044837A
Other languages
English (en)
Inventor
Berndt Gammel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10044837A priority Critical patent/DE10044837C1/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to MXPA03002064A priority patent/MXPA03002064A/es
Priority to KR10-2003-7003500A priority patent/KR100508891B1/ko
Priority to JP2002524791A priority patent/JP4094944B2/ja
Priority to UA2003032024A priority patent/UA72342C2/uk
Priority to CNB018154638A priority patent/CN1199092C/zh
Priority to BR0113810-3A priority patent/BR0113810A/pt
Priority to RU2003110325/09A priority patent/RU2251724C2/ru
Priority to DE50105977T priority patent/DE50105977D1/de
Priority to PCT/DE2001/003335 priority patent/WO2002021241A2/de
Priority to EP01967051A priority patent/EP1334416B1/de
Priority to AT01967051T priority patent/ATE293806T1/de
Priority to TW090122378A priority patent/TW539935B/zh
Application granted granted Critical
Publication of DE10044837C1 publication Critical patent/DE10044837C1/de
Priority to US10/386,332 priority patent/US7106091B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

Die Erfindung schlägt eine Schaltungsanordnung zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung vor, wobei die Schaltungsanordnung eine Signalleitung, die mit einem Taktsignal beaufschlagt ist, wenigstens ein Leitungspaar, das jeweils zur Codierung eines Bits dient, aufweist, wobei die Signalleitung und das wenigstens eine Leitungspaar zwischen einem ersten und einen zweiten Schaltungsblock der integrierten Schaltung verschalten sind. Die Signalleitung und das wenigstens eine Leitungspaar sind mit einer Detektorschaltung verbunden, die in Abhängigkeit der Signale der Signalleitung und des wenigstens einen Leitungspaares die integrierte Schaltung in ihrem Funktionsablauf ändert. Die Detektorschaltung kann gleichermaßen zum Test auf Produktionsfehler verwendet werden.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Detektieren eines unerwünschten Angriffs auf eine inte­ grierte Schaltung mit einer Signalleitung, die mit einem Taktsignal beaufschlagt ist sowie mit wenigstens einem Lei­ tungspaar, das jeweils zur Codierung eines Bits dient, wobei die Signalleitung und das wenigstens eine Leitungspaar zwi­ schen einem ersten und einem zweiten Schaltungsblock der in­ tegrierten Schaltung verschalten sind.
Viele Schaltungen, die zum Beispiel in Mikroprozessoren, Se­ curity Token oder anderen Datenverarbeitungseinheiten einge­ setzt werden, benötigen eine vor physikalischen Angriffen und vor Abhören gesicherte Verarbeitung von Daten auf einem hohen Sicherheitsniveau. Ein derartiger Angriff ist durch Analyse der integrierten Schaltung mittels "Reverse Engineering" mög­ lich. Mittels dieser Analyse ist es möglich, sowohl die Funk­ tionsweise der integrierten Schaltung zu analysieren als auch die Funktionsweise zum Zwecke einer Manipulation eines Daten­ inhaltes oder des Funktionsablaufes zu beeinflussen.
In der Praxis existieren bereits verschiedene Verfahren, mit denen eine derartige Analyse zumindest erschwert werden kann.
Zum Beispiel ist es bekannt, die integrierte Schaltung mit einem sogenannten "Shield" abzudecken. Ein Shield besteht da­ bei aus wenigstens zwei über der integrierten Schaltung - in der Regel mäanderförmig - verlaufenden Leiterbahnen. Eine Un­ terbrechung oder ein Kurzschluß dieser Leiterbahnen wird durch eine Auswerteschaltung detektiert, die dann die inte­ grierte Schaltung in einen sicheren Zustand verbringt. Dies könnte beispielsweise das Auslösen eines Resets oder das Lö­ schen von Speicherinhalten sein.
Weiterhin sind Verfahren bekannt, mit dem die Entfernung ei­ nes aus Pressmasse bestehenden Kunststoffgehäuses detektiert werden kann. Dabei wird die sich ändernde Kapazität zwischen zwei Leiterzügen beim Entfernen der Kunststoffpressmasse de­ tektiert. Zu diesem Zweck ist eine Mehrzahl an Sensoren in dem Kunststoffpressmassengehäuse vorgesehen.
Weiterhin gibt es Verfahren, die die Entfernung der Passivie­ rungsschicht über die Chipoberfläche detektieren.
Um kryptoanalytische Angriffe abzuwehren, werden integrierte Schaltungen in sicherheitsrelevanten Einsatzgebieten oftmals in der als "Dual-Rail with Precharge" bekannten Schaltungs­ technik realisiert. Ein Bit wird dabei mittels zweier komple­ mentärer Leitungen codiert. In einer ersten Taktphase, der sogenannten "Precharge Phase" werden die beiden komplementä­ ren Leitungen vorgeladen (Logisch 1 oder High), wodurch vor­ her gespeicherte Informationen gelöscht werden. In der zwei­ ten Taktphase, der sogenannten "Evaluation Phase" wird eine der beiden Leitungen entladen (Logisch 0 oder Low) und in der nächsten Taktflanke ausgewertet.
All die oben genannten Detektionsverfahren dienen dazu, einen Zugriff auf die Leiterzüge der integrierten Schaltung zu ver­ hindern. Sobald diese Hürden übersprungen sind, können die über die Leiterzüge der integrierten Schaltung gesendeten Da­ ten analysiert oder manipuliert werden. Letzteres kann z. B. durch Aufprägen einer Spannung oder durch Durchtrennen von Leitungen geschehen.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine Schaltungsanordnung sowie ein Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung anzugeben, die einen verbesserten Schutz ermöglicht.
Diese Aufgabe wird mit den Merkmalen des Patentanspruches 1, der die Schaltungsanordnung wiedergibt, sowie mit den Merkma­ len des Patentanspruches 4, in welchem das Verfahren wieder­ gegeben ist, gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den untergeordneten Ansprüchen.
Die integrierte Schaltung bedient sich dabei der oben genann­ ten "Dual-Rail with Precharge"-Technologie, das heißt zur Co­ dierung eines Bits wird ein Leitungspaar verwendet. Die inte­ grierte Schaltung kann dabei eine Vielzahl an Leitungspaaren aufweisen. Erfindungsgemäß ist vorgesehen, daß eine Signal­ leitung, die mit einem Taktsignal beaufschlagt ist, und das wenigstens eine Leitungspaar mit einer Detektorschaltung ver­ bunden sind, die in Abhängigkeit der Signale der Signallei­ tung und des wenigstens einen Leitungspaares die integrierte Schaltung in ihrem Funktionsablauf ändert.
In einer Variante ist jede Leitung des wenigstens einen Lei­ tungspaares direkt mit der Detektorschaltung verbunden. Al­ ternativ können die Leitungspaare bei einem Multiplexer mit der Detektorschaltung verbunden sein. Die Signalleitung, die mit einem Taktsignal beaufschlagt ist, ist in jeder der bei­ den Varianten mit der Detektorschaltung verbunden.
Die erfindungsgemäße Schaltungsanordnung macht sich dabei den Umstand zu Nutze, daß den gültigen Zuständen bei der "Dual- Rail with Precharge"-Technologie den gültigen logischen Zu­ ständen fünf verbotene Zustände gegenüberstehen. Diese werden durch die Detektorschaltung ermittelt, wodurch im Bedarfsfall der Funktionsablauf der integrierten Schaltung geändert wer­ den kann.
Neben der Detektion von verbotenen Zuständen im Betrieb der geschützten Schaltung, die auf einen physikalischen Angriff (zum Beispiel mittels Nadeln, FIB "Focused Ion Beam", Licht-, Temperatur-, Spannungsmanipulation) hinweisen, kann die er­ findungsgemäße Schaltungsanordnung bereits beim Produktionstest, das heißt dem Selbsttest der Schaltung, aktiviert wer­ den. Hierdurch können Produktionsfehler, zum Beispiel Stuck- At-One oder Stuck-At-Zero-Fehler, detektiert werden. Da bei der Produktion der integrierten Schaltung davon ausgegangen werden kann, daß keine Angriffe vorliegen, weisen ungültige Werte bei den Leitungspaaren auf eine Fehlfunktion, zum Bei­ spiel einen Kurzschluß hin.
Die erfindungsgemäße Schaltungsanordnung ist vorteilhafter­ weise äußerst einfach aufgebaut, da sie zusätzlich lediglich eine Detektorschaltung benötigt, welche mit den Leitungspaa­ ren und der Signalleitung, die mit einem Taktsignal beauf­ schlagt ist.
Die Funktionsweise der erfindungsgemäßen Schaltungsanordnung wird aus dem nachfolgend beschriebenen Verfahren deutlich.
Bei einem ersten Signalwert der Signalleitungen werden die zwei Leitungen eines Leitungspaares auf einen gleichen Si­ gnalpegel hin detektiert. Bei einem zweiten Signalwert der Signalleitung werden die zwei Leitungen eines Leitungspaares auf einen unterschiedlichen Signalpegel hin detektiert, wobei bei einer Abweichung von den erwarteten Ergebnissen die inte­ grierte Schaltung in ihrem Funktionsablauf geändert wird.
Mit anderen Worten bedeutet dies, daß bei einem der fünf ver­ botenen Zustände, die nachfolgend näher erläutert werden, ein Funktionsablauf der integrierten Schaltung herbeigeführt wird. Das erfindungsgemäße Verfahren bedient sich dabei der Überwachung des Ladungszustandes (Signalpegel) der beiden Leitungen eines Leitungspaares, wobei die Überprüfung der verbotenen Zustände mittels einer Zustands- oder Gültigkeits­ tabelle dargestellt werden kann. Die schaltungstechnische Realisierung der Gültigkeitstabelle stellt eine Standardauf­ gabe dar und wird hier deshalb nicht näher erläutert.
Die Precharge-Phase kann prinzipiell wahlweise bei einem er­ sten Signalwert Logisch 0 oder Logisch 1 festgelegt werden.
Vorteilhafterweise ist der erste Signalwert der Signalleitung Logisch 0. In diesem Fall entspricht die Zustandstabelle dem üblichen Vorgehen bei der "Dual-Rail with Precharge"- Technologie.
Während an der Signalleitung der erste Signalwert anliegt, ist der Signalpegel der zwei Leitungen eines Leitungspaares in einer Ausgestaltung jeweils Logisch 0 oder jeweils Logisch 1. Durch einen dieser beiden Zustände wird somit ein gültiger "Precharge" festgelegt. Die jeweils drei anderen verbleiben­ den Zustände definieren somit die verbotenen Zustände.
Entsprechend ist der zweite Signalwert der Signalleitung Lo­ gisch 1 oder Logisch 0. Der zweite Signalwert ist somit grundsätzlich komplementär zu dem ersten Signalwert der Si­ gnalleitung.
Während der zweite Signalwert der Signalleitung anliegt, ist der Signalwert der ersten Leitung eines Leitungspaares Lo­ gisch 0 oder 1, während der Signalpegel der zweiten Leitung Logisch 1 oder 0, also komplementär, ist.
Ein verbotener Zustand liegt folglich dann vor, wenn während des zweiten Signalwertes der Signalleitung an beiden Leitun­ gen eines Leitungspaares ein identischer Wert anliegt. Insgesamt ergeben sich somit fünf verbotene Zustände.
Das erfindungsgemäße Vorgehen wird anhand der nachfolgenden Figuren weiter erläutert. Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel der erfindungsgemä­ ßen Schaltungsanordnung,
Fig. 2 ein zweites Ausführungsbeispiel der erfindungsgemä­ ßen Schaltungsanordnung,
Fig. 3 einen beispielhaften Signalverlauf der Signallei­ tung sowie zweier Leitungspaare, und
Fig. 4 bis 7 vier Zustandstabellen.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der erfindungs­ gemäßen Schaltungsanordnung zum Detektieren eines unerwünsch­ ten Angriffs auf eine integrierte Schaltung. Die integrierte Schaltung wird in der vorliegenden Fig. 1 beispielhaft durch die Schaltungsblöcke A, B dargestellt, zwischen denen sich Leiterzüge 1 bis 5 befinden. Der Leiterzug 1 stellt dabei die Signalleitung "Clock" dar, die mit einem Taktsignal beauf­ schlagt ist. Weiterhin sind beispielhaft zwei Leitungspaare L1.1, L2.1 sowie L1.n, L2.n dargestellt. Zwischen den Schal­ tungsblöcken A, B können somit im vorliegenden Beispiel zwei Bit übertragen werden. Prinzipiell können natürlich beliebig viele Leitungspaare zwischen den Schaltungsblöcken A und B verschalten sein.
Erfindungsgemäß ist zur Überwachung der Leiterzüge eine De­ tektorschaltung 11 vorgesehen. Jede der Signalleitungen 1 bis 5, die zwischen den Schaltungsblöcken A, B verschalten ist, ist mit der Detektorschaltung 11 verbunden. Dies wird durch die Leiterzüge 6 bis 10 dargestellt. Im Falle eines verbote­ nen Zustandes kann die Detektorschaltung 11 über eine Leitung 12 einen Alarm auslösen, wodurch die integrierte Schaltung beispielsweise neu gestartet werden kann oder sicherheitsre­ levante Daten gelöscht werden können.
Weiterhin ist es denkbar, die Detektorschaltung 11 selektiv mittels einer Signalleitung 13 zu aktivieren oder zu deakti­ vieren.
In dem ersten Ausführungsbeispiel nach Fig. 1 ist jede der Signalleitungen 1 bis 5 direkt mit der Detektorschaltung 11 verbunden. In dem Ausführungsbeispiel nach Fig. 2 ist ledig­ lich die Signalleitung 1, an der das Taktsignal anliegt, über die Signalleitung 6 direkt mit der Detektorschaltung 11 ver­ bunden. Die Leitungspaare L1.1, L2.1 sowie L1.n, L2.n sind hingegen über einen Multiplexer 14 mit der Detektorschaltung 11 verbunden.
Während in der Fig. 1 eine Überprüfung aller Leitungspaare gleichzeitig erfolgen kann, werden die Leitungspaare in der Fig. 2 nacheinander auf einen verbotenen Zustand hin über­ prüft. Da die Funktionsweise eines Multiplexers aus dem Stand der Technik hinlänglich bekannt ist, wird an dieser Stelle auf eine ausführliche Beschreibung der Funktionsweise ver­ zichtet.
Anhand der Zustandstabellen in den Fig. 4 bis 7 kann die Funktionsweise der erfindungsgemäßen Schaltungsanordnung bes­ ser verstanden werden. In der ersten Spalte ist die Nummer eines möglichen Zustands gekennzeichnet. Die Spalten 2 bis 4 bezeichnen mögliche Zustände der Signalleitung Clock sowie der zwei Leitungen eines Leitungspaares, die im vorliegenden Fall mit L1.k, L2.k gekennzeichnet sind. Der Platzhalter k steht dabei stellvertretend für Leitungspaare 1 bis n. In der letzten Spalte ist der logische Wert, der von der Detektor­ schaltung 11 überwacht wird, angegeben.
Während der ersten vier Zustände (Zustandsnummer 1 bis 4) be­ findet sich die Signalleitung Clock in der sogenannten Precharge-Phase. Während dieser Phase müssen die Ladungszu­ stände der zwei Leitungen eines Leitungspaares L1.k, L2.k identische Werte aufweisen. In den Fig. 4 und 6 ist dies der Fall, wenn L1.k und L2.k den Wert Logisch 1 aufweisen, während dies in den Fig. 5 und 7 bei einem Wert von Lo­ gisch 0 der Fall ist.
In der sogenannten "Evaluation Phase" (Zustandsnummer 5 bis 8) dürfen die Leitungen L1.k, L2.k keinen identischen La­ dungszustand aufweisen. In diesem Fall liegt ein Fehler oder ein Angriff vor. Wahlweise ist es möglich, der Zustandsnummer 6 einen logischen Wert von 0 oder 1 zuzuweisen. Dementspre­ chend beträgt der logische Wert bei der Zustandsnummer 7 1 oder 0, das heißt er ist komplementär zu dem logischen Wert der Zustandsnummer 6.
Die Verwendung der in den Fig. 4 und 5 gezeigten Zu­ standstabellen für das erfindungsgemäße Detektionsverfahren ist vorteilhaft, da die Precharge Phase bei einem logischen Wert 0 der Signalleitung Clock durchgeführt wird. Alternativ ist es natürlich auch denkbar, die Precharge Phase bei einem Wert Logisch 1 und die Evaluation Phase bei einem Wert Lo­ gisch 0 durchzuführen. Dies ist in den Zustandstabellen 6 und 7 gezeigt.
In Fig. 3 ist ein beispielhafter Signalverlauf der Signal­ leitung "Clock" sowie zweier Leitungspaare L1.1, L2.1 sowie L1.n, L2.n dargestellt. Für die Überprüfung, ob ein verbote­ ner Zustand, zum Beispiel ein Fehler oder ein Angriff vor­ liegt, müssen grundsätzlich die Signale der Signalleitung so­ wie die Signale eines Leitungspaares miteinander verglichen werden. Der in der Fig. 3 gezeigte Signalverlauf wird nach der Zustandstabelle gemäß Fig. 4 ausgewertet. Somit liegt bei dem ersten Leitungspaar bereits während des ersten Signalwertes der Signalleitung "Clock" (Taktphase T0) ein Feh­ ler vor, da die zweite Leitung L2.1 während der "Precharge Phase" keinen identischen Signalwert annimmt. Während der Taktphasen T7, beziehungsweise T9 liegt während der "Evaluati­ on Phase" jeweils ein Fehler vor, da dort die Signalzustände der beiden Leitungen des Leitungspaares 1 einen identischen Ladungszustand aufweisen, was gemäß der Zustandstabelle nach Fig. 4 verboten ist. Ein weiterer Fehler findet sich während der Taktphase T10.
Der Signalverlauf des n-ten Leitungspaares hingegen ist, wie ein Vergleich mit der Zustandstabelle gemäß Fig. 4 zeigt, in Ordnung.

Claims (8)

1. Schaltungsanordnung zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung (A, B) mit
  • - einer Signalleitung (1), die mit einem Taktsignal beauf­ schlagt ist,
  • - wenigstens einem Leitungspaar (2, 3; 4, 5), das jeweils zur Codierung eines Bits dient,
wobei die Signalleitung (1) und das wenigstens eine Leitungs­ paar (2, 3; 4, 5) zwischen einem ersten und zweiten Schal­ tungsblock (A, B) der integrierten Schaltung verschalten sind,
dadurch gekennzeichnet, daß
die Signalleitung (1) und das wenigstens eine Leitungspaar (2, 3; 4, 5) mit einer Detektorschaltung (11) verbunden sind, die in Abhängigkeit der Signale der Signalleitung (1) und des wenigstens einen Leitungspaares (2, 3; 4, 5) die integrierte Schaltung in ihrem Funktionsablauf ändert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Leitung des wenigstens einen Leitungspaares (2, 3; 4, 5) direkt mit der Detektorschaltung (11) verbunden ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungspaare (2, 3; 4, 5) über einen Multiplexer mit der Detektorschaltung verbunden sind.
4. Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung, die zur Übertragung je eines Bits zwischen einem ersten und einem zweiten Schaltungsblock ein Leitungspaar (2, 3; 4, 5) aufweist und die eine Signalleitung (1), die mit einem Taktsignal beaufschlagt ist, aufweist, bei dem
  • a) bei einem ersten Signalwert der Signalleitung (1) die zwei Leitungen eines Leitungspaares (2, 3; 4, 5) auf ei­ nen gleichen Signalpegel hin detektiert werden,
  • b) bei einem zweiten Signalwert der Signalleitung (1) die zwei Leitungen eines Leitungspaares (2, 3; 4, 5) auf ei­ nen unterschiedlichen Signalpegel hin detektiert werden,
wobei bei einer Abweichung von den in den Schritten a) und/oder b) erwarteten Ergebnissen die integrierte Schaltung ihrem Funktionsablauf geändert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Signalwert der Signalleitung (1) Logisch 0 oder Lo­ gisch 1 ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Signalpegel der zwei Leitungen eines Leitungspaares (2, 3; 4, 5) jeweils Logisch 0 oder jeweils Logisch 1 ist.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der zweite Signalwert der Signalleitung (1) Logisch 1 oder Logisch 0 ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Signalpegel der ersten Leitung eines Leitungspaares (2, 3; 4, 5) Logisch 0 oder 1 ist, während der Signalpegel der zweiten Leitung Logisch 1 oder 0 ist.
DE10044837A 2000-09-11 2000-09-11 Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung Expired - Fee Related DE10044837C1 (de)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE10044837A DE10044837C1 (de) 2000-09-11 2000-09-11 Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
EP01967051A EP1334416B1 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
JP2002524791A JP4094944B2 (ja) 2000-09-11 2001-08-30 集積回路に対する望ましくない攻撃を検出する回路構成および方法
UA2003032024A UA72342C2 (en) 2000-09-11 2001-08-30 Method and device for detecting undesired access to an integrated circuit
CNB018154638A CN1199092C (zh) 2000-09-11 2001-08-30 侦测集成电路受到非所欲的破坏的电路及方法
BR0113810-3A BR0113810A (pt) 2000-09-11 2001-08-30 Disposição de circuito e processo para a detecção de uma intervenção indesejada em um circuito integrado
MXPA03002064A MXPA03002064A (es) 2000-09-11 2001-08-30 Arreglo de circuito y procedimiento para detectar un ataque indeseado en un circuito integrado.
DE50105977T DE50105977D1 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
PCT/DE2001/003335 WO2002021241A2 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
KR10-2003-7003500A KR100508891B1 (ko) 2000-09-11 2001-08-30 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법
AT01967051T ATE293806T1 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung
RU2003110325/09A RU2251724C2 (ru) 2000-09-11 2001-08-30 Схемное устройство и способ детектирования несанкционированного вмешательства в интегральную схему
TW090122378A TW539935B (en) 2000-09-11 2001-09-10 Circuit-arrangement and method to detect an undesired attack on an integrated circuit
US10/386,332 US7106091B2 (en) 2000-09-11 2003-03-11 Circuit configuration and method for detecting an unwanted attack on an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10044837A DE10044837C1 (de) 2000-09-11 2000-09-11 Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE10044837C1 true DE10044837C1 (de) 2001-09-13

Family

ID=7655776

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10044837A Expired - Fee Related DE10044837C1 (de) 2000-09-11 2000-09-11 Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
DE50105977T Expired - Lifetime DE50105977D1 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50105977T Expired - Lifetime DE50105977D1 (de) 2000-09-11 2001-08-30 Schaltungsanordnung und verfahren zum detektieren eines unerwünschten angriffs auf eine integrierte schaltung

Country Status (13)

Country Link
US (1) US7106091B2 (de)
EP (1) EP1334416B1 (de)
JP (1) JP4094944B2 (de)
KR (1) KR100508891B1 (de)
CN (1) CN1199092C (de)
AT (1) ATE293806T1 (de)
BR (1) BR0113810A (de)
DE (2) DE10044837C1 (de)
MX (1) MXPA03002064A (de)
RU (1) RU2251724C2 (de)
TW (1) TW539935B (de)
UA (1) UA72342C2 (de)
WO (1) WO2002021241A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10155802A1 (de) * 2001-11-14 2003-05-28 Infineon Technologies Ag Halbleiterchip mit FIB-Schutz
DE10221657A1 (de) * 2002-05-15 2003-11-27 Infineon Technologies Ag Informationsmatrix
DE10324049A1 (de) * 2003-05-27 2004-12-23 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
DE102005042790A1 (de) * 2005-09-08 2007-03-22 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US8188860B2 (en) 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
US8195995B2 (en) 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10254658A1 (de) * 2002-11-22 2004-06-03 Philips Intellectual Property & Standards Gmbh Mikrocontroller und zugeordnetes Verfahren zum Abarbeiten der Programmierung des Mikrocontrollers
DE10345240A1 (de) * 2003-09-29 2005-05-04 Infineon Technologies Ag Integrierte Schaltung mit Strahlungssensoranordnung
DE10347301B4 (de) 2003-10-08 2007-12-13 Infineon Technologies Ag Schaltung mit einem Bus mit mehreren Empfängern
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
ATE453145T1 (de) * 2004-02-24 2010-01-15 Nxp Bv Verfahren und einrichtung zum schützen einer integrierten schaltung mittels einbrucherkennung durch monte-carlo-analyse
DE102004020576B4 (de) * 2004-04-27 2007-03-15 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
JP4815141B2 (ja) * 2005-03-29 2011-11-16 富士通株式会社 回路異常動作検出システム
FR2885417A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre
US7577886B2 (en) 2005-07-08 2009-08-18 Stmicroelectronics, Sa Method for testing an electronic circuit comprising a test mode secured by the use of a signature, and associated electronic circuit
FR2888330B1 (fr) * 2005-07-08 2007-10-05 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat d'un signal de commande
DE102005037357B3 (de) * 2005-08-08 2007-02-01 Infineon Technologies Ag Logikschaltung und Verfahren zum Berechnen eines maskierten Ergebnisoperanden
US7881465B2 (en) * 2005-08-08 2011-02-01 Infineon Technologies Ag Circuit and method for calculating a logic combination of two encrypted input operands
FR2897439A1 (fr) * 2006-02-15 2007-08-17 St Microelectronics Sa Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe
DE102007010771A1 (de) * 2007-03-06 2008-10-30 Robert Bosch Gmbh Verfahren zur Bestimmung einer asymmetrischen Signalverzögerung eines Signalpfades innerhalb einer integrierten Schaltung
KR101299602B1 (ko) 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
DE102008036422A1 (de) * 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung
FR2935059B1 (fr) * 2008-08-12 2012-05-11 Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst Procede de detection d'anomalies dans un circuit de cryptographie protege par logique differentielle et circuit mettant en oeuvre un tel procede
FR2938953B1 (fr) * 2008-11-21 2011-03-11 Innova Card Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
FR2949163B1 (fr) * 2009-08-12 2011-12-09 St Microelectronics Rousset Surveillance de l'activite d'un circuit electronique
US8874926B1 (en) 2012-03-08 2014-10-28 Sandia Corporation Increasing security in inter-chip communication
JP5954872B2 (ja) 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
CN103035077A (zh) * 2012-11-29 2013-04-10 深圳市新国都技术股份有限公司 一种pos机数据信息保护电路
US9397666B2 (en) * 2014-07-22 2016-07-19 Winbond Electronics Corporation Fault protection for clock tree circuitry
EP2983102A1 (de) 2014-08-07 2016-02-10 EM Microelectronic-Marin SA Integrierte Schaltung mit verteilten Taktmanipulationsdetektoren
EP3147830B1 (de) 2015-09-23 2020-11-18 Nxp B.V. Schutz fuer eine integrierte schaltung
FR3054344B1 (fr) 2016-07-25 2018-09-07 Tiempo Circuit integre protege.
US10547461B2 (en) 2017-03-07 2020-01-28 Nxp B.V. Method and apparatus for binding stacked die using a physically unclonable function
US10839109B2 (en) 2018-11-14 2020-11-17 Massachusetts Institute Of Technology Integrated circuit (IC) portholes and related techniques

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933898A (en) 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5027397A (en) 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
RU2106686C1 (ru) 1993-06-24 1998-03-10 Владимир Владимирович Волга Способ защиты от обращений к памяти эвм посторонних пользователей и устройство для его осуществления
US5377264A (en) * 1993-12-09 1994-12-27 Pitney Bowes Inc. Memory access protection circuit with encryption key
US5825878A (en) * 1996-09-20 1998-10-20 Vlsi Technology, Inc. Secure memory management unit for microprocessor
US5861662A (en) 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
AU8495098A (en) * 1997-07-16 1999-02-10 California Institute Of Technology Improved devices and methods for asynchronous processing
RU2232420C2 (ru) 1998-11-05 2004-07-10 Инфинеон Текнолоджиз Аг Схема защиты для интегральной схемы

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10155802B4 (de) * 2001-11-14 2006-03-02 Infineon Technologies Ag Halbleiterchip mit FIB-Schutz
DE10155802A1 (de) * 2001-11-14 2003-05-28 Infineon Technologies Ag Halbleiterchip mit FIB-Schutz
DE10221657A1 (de) * 2002-05-15 2003-11-27 Infineon Technologies Ag Informationsmatrix
US7583129B2 (en) 2003-05-27 2009-09-01 Infineon Technologies Ag Integrated circuit and method for operating the integrated circuit
DE10324049A1 (de) * 2003-05-27 2004-12-23 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE10324049B4 (de) * 2003-05-27 2006-10-26 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
US8577031B2 (en) 2004-03-24 2013-11-05 Continental Automotive Gmbh Arrangement comprising an integrated circuit
DE102005042790A1 (de) * 2005-09-08 2007-03-22 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
DE102005042790B4 (de) * 2005-09-08 2010-11-18 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US7529999B2 (en) 2005-09-08 2009-05-05 Infineon Technologies Ag Integrated circuit arrangement and method
US8188860B2 (en) 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
DE102008051158B4 (de) * 2007-10-22 2015-03-12 Infineon Technologies Ag Sichere Sensor/Aktor-Systeme
US8195995B2 (en) 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
DE102009025412B4 (de) * 2008-07-02 2017-06-22 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens

Also Published As

Publication number Publication date
JP2004508630A (ja) 2004-03-18
US20030218475A1 (en) 2003-11-27
JP4094944B2 (ja) 2008-06-04
BR0113810A (pt) 2004-01-13
MXPA03002064A (es) 2003-10-06
RU2251724C2 (ru) 2005-05-10
DE50105977D1 (de) 2005-05-25
UA72342C2 (en) 2005-02-15
WO2002021241A3 (de) 2003-06-05
WO2002021241A2 (de) 2002-03-14
TW539935B (en) 2003-07-01
EP1334416B1 (de) 2005-04-20
KR20030032016A (ko) 2003-04-23
US7106091B2 (en) 2006-09-12
CN1199092C (zh) 2005-04-27
EP1334416A2 (de) 2003-08-13
ATE293806T1 (de) 2005-05-15
CN1460203A (zh) 2003-12-03
KR100508891B1 (ko) 2005-08-18

Similar Documents

Publication Publication Date Title
DE10044837C1 (de) Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
EP1182702B1 (de) Vorrichtung zum Schutz einer integrierten Schaltung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE10058078C1 (de) Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE102015110144B4 (de) Chip und Verfahren zum Testen einer Verarbeitungskomponente eines Chips
EP0766092A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2615787C2 (de) Schaltungsanordnung zur Bestimmung der Signalverzögerungszeit monolithisch integrierter digitaler Halbleiterschaltungen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE4143477C2 (de) Elektrische Schalteinrichtung für Automatikgetriebe
EP1430320B1 (de) Elektronischer baustein und verfahren zu dessen qualifizierungsmessung
DE102005042790B4 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
EP1100058A1 (de) Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
DE102013224060A1 (de) Erschweren von optischem Reverse Engineering
DE10133689C2 (de) Testverfahren und Testvorrichtung für elektronische Speicher
DE19624858A1 (de) Integrierte Schaltung mit Testfunktion
DE10112560B4 (de) Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen
DE19822218B4 (de) Zugriffsgeschützter Datenträger
DE102004042072B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung zur Durchführung des Verfahrens
DE19841676A1 (de) Zugriffsgeschützter Datenträger
DE102016200850A1 (de) Verfahren zum Betreiben einer sicherheitsrelevanten Vorrichtung und Vorrichtung
DE10258178A1 (de) Schaltung mit Sicherheitsmaßnahmen gegen Ausspionieren der Schaltung
DE3632719A1 (de) Schaltung zur regenerierung des taktsignals bei einem im biphase-code uebertragenen signal
DE10221657A1 (de) Informationsmatrix
DE102004057819B4 (de) Eingangsschaltung für eine integrierte Schaltung
DE19822220B4 (de) Zugriffsgeschützter Datenträger

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee