TW539935B - Circuit-arrangement and method to detect an undesired attack on an integrated circuit - Google Patents
Circuit-arrangement and method to detect an undesired attack on an integrated circuit Download PDFInfo
- Publication number
- TW539935B TW539935B TW090122378A TW90122378A TW539935B TW 539935 B TW539935 B TW 539935B TW 090122378 A TW090122378 A TW 090122378A TW 90122378 A TW90122378 A TW 90122378A TW 539935 B TW539935 B TW 539935B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- line
- circuit
- pair
- logic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Description
539935 五、發明説明(1 ) 本發明涉及一種積體電路上不期望之入侵現象偵測用之 電路配置,其包括:信號線’其上施加時脈(Clock)信號; 至少一種線對(p a i r),用來對位元(b i t )進行編碼,其中此 信號線及至少此線對是連接在積體電路之第一和第二電路 方塊之間。 許多電路(其例如用在微處理器,安全證件或其它資料處 理單元中)需要一種高安全標準之資料處理以確保資料不會 受到實質上之入侵及監聽。藉由n Reverse Engineering(反 向工程)"在對積體電路進行分別時此種入侵現象是可能的 。藉由此種分析,則不但可分析積體電路之作用方式,亦 可影響此種作用方式以操控資料內容或操控其功能流程。 實際上已存在各種不同之方法使此種分析過程至少會較 困難。 例如,已爲人所知之方式是:以-種所謂"護罩 (shield)"來覆蓋此積體電路。此種護罩由至少二個在積體 電路上延伸(通常是一種彎曲之形式)之導電軌所構成。這 些導電軌之中斷或短路是由計算電路所偵測,此計算電路 使積體電路處於一種安全之狀態。這例如可以由”重置 (reset )"之觸發或記憶體內容之拭除來達成。 此外,其它已爲人所知之方法是,由壓製材料所構成之 塑膠外殼去除時可被此方法偵測到。因此,在去除塑膠壓 製材料時二個導電軌之間電容之改變量即可測得。爲了此 --目的,塑膠壓製材料外殼中須設有許多感測器。 此外’另有一種方法可測知晶片表面上之鈍化層已去 五、發明説明(2 ) 除。 爲了防止密碼分析時之入侵現象,則在安全有關之應用 領域中積體電路通常以習知之π雙軌預充電(Dua 1 -Ra 1 1 w i t h P r e c h a r g e )"電路技術製成。一個位元以二條互補之 線來編碼。在第一時脈相位(所謂’'Precharge Phase")中 使二條互補之線被預充電(邏輯1或Hi gh ),先前已儲存之 資訊即可去除。在第二時脈相位(所謂"e v a 1 u a t i οn Ph a s e ") 中使該二條線之一放電(邏輯0或Low )且在下一時脈邊緣中 對此線進行評估。 所有上述之偵測方法都是用來防止積體電路上之導電軌 受到入侵。只要克服此種困難,則可對經由積體電路之導 電軌而發送之資料進行分析或處理。例如,可藉由電壓之 施加或導線之中斷來進行資料處理。 本發明之目的是提供一種電路配置及一種積體電路上不 期望之入侵現象偵測用之方法,其可達成一種較佳之保 護。 此目的以申請專利範圍第1項之特徵(其描述該電路配置) 及第4項之特徵(其描述該方法)來達成。本發明有利之其 它形式描述在各附屬項中。 此積體電路使用上述之"Dual-Rail with Precharge 〃技 術,即,使用一種線對來對一個位元進行編碼。此種積體 電路可具有許多線對。本發明之設計方式是:一條信號線( 其上施加一種時脈信號)及至少一種線對是與偵測電路相 連。此偵測電路依據該信號線及該線對之信號使積體電路 -4- 539935 五、發明説明(3 ) 在其功能流程中改變。 在另一種形式中,該至少一種線對中之每一條線都直接 與偵測電路相連。另一方式是,此線對在多工器中可與偵 測電路相連。此種信號線(其上施加一種時脈信號)在上述 二種形式中都與偵測電路相連。 本發明之電路配置之情況是:相對於"Dual-RaH whh P r e c h a r g e "技術之有利狀態而言,存在5個禁止狀態。這 是藉由偵測電路來測得,這樣可在需要時使積體電路之功 能流程改變。 除了在保護電路操作時偵測這些禁止狀態(其是針對實際 上之入侵,例如,藉由探針,FIB"Focused Ion Beam", 光-,溫度-及電壓操作)之外,本發明之電路配置在生產測 試(即,電路之自我測試)時受到驅動。因此可偵測生產時 之誤差,例如,Stuck-At-One誤差或Stuck-At-Zero誤差 。由於在積體電路生產時可由n不存在入侵現象n開始,不 利之値在線對中是針對一種錯誤功能(例如,短路)而言。 本發明之電路配置可特別簡單地構成,因爲其另外只需 要一種偵測電路,其中包括線對及信號線(其上施加一種時 脈信號)。 本發明之電路配置之作用方式由以下所述之方法即可得 知。 在信號線存在第一信號値時’線對之二條線在相同之信 號位準上受到偵測。在信號線之第二信號値時’線對之二 條線在不同之信號位準上受到偵測’其中在與所期望之結 539935 五、發明説明(4 ) 果不同時,此積體電路改變其功能流程。 換_之,追表不:在5個禁止狀恶中之一'時(其隨後將目羊 述)決定了此積體電路之功能流程。本發明之方法因此可監 視線對之二條線之電荷狀態(信號位置),其中禁止狀態之 檢測藉由狀態表或有效表(Tab 1 e )來表示。有效表以電路技 術製成,這是一種標準方式,因此不再詳述。 預充電相位在原理上可選擇地在第一信號値時決定成邏 輯0或邏輯1。信號線之第一信號値是邏輯0時是有利的。 此種情況下,該狀態表對應於"Dual-Rail with Precharge’· 技術中一般之方式。
第一信號値位於信號線上時,則線對之二條導線之信號 位準是邏輯0或邏輯1。藉由此二個狀態中之一因此可決定 一種有利之"預充電"。其它三個仍保留之狀態因此界定了 各禁止狀態。 信號線之第二信號値因此是邏輯1或邏輯〇。信號線之第 二信號値因此與第一信號値互補。 當信號線之第二信號値存在時,則線對之第一線之信號 値是邏輯0或1,而第二線之信號位準是1或〇 (即’互 補)。 當線對之二條線上之信號線之第二信號値位於相同値時 ,則存在一種禁止狀態。因此總共有5個禁止狀態。 本發明之方法以下將依據附圖來詳述。 圖式簡單說明: 第1圖本發明之電路配置之第一實施例。 539935 五、發明説明(5 ) 第2圖 本發明之電路配置之第二實施例。 第3圖信號線及二個線對之信號時序圖。 第4至7圖 4個狀態表。 第1圖是本發明之電路配置之第一實施例,用來偵測積 體電路上不期望之入侵現象。此積體電路在第1圖中例如 由電路方塊A,B所表示,方塊之間存在導電軌1至5。導 電軌1是信號線"Clock",其上施加一種時脈信號。此外, 另顯示二個線對Ll.l,L2.1以及Ll.n,L2.n。本例子中電 路方塊A,B之間因此可傳送二個位元。電路方塊A,B之 間原則上當然可連接任意多之線對(pa i r)。 本發明中設置一種偵測電路1 1以監視各導電軌。每一信 號線1至5(其連在電路方塊A,B之間)是與偵測電路11相 連。這是以導電軌6至1 0來表示。在禁止狀態時,偵測電 路1 1可經由線1 2來觸發一種警示,這樣可使積體電路重 新起動或使這些與安全有關之資料被拭除。 此外,亦可選擇性地藉由信號線1 3使偵測電路受驅動或 去(d e )驅動。 在第1圖之實施例中,每一信號線1至5直接與偵測電 路1 1相連。在第2圖之實施例中,只有信號線1 (其上存在 時脈信號)經由信號線6直接與偵測電路1 1相連。線 對LI . 1,L2· 1以及L1 ·η, L2.n經由多工器14而與偵測電 路1 1相連。 當第1圖中可同時對所有之線對進行檢測時,則第2圖 中之線對可依序就一種禁止狀態來進行檢測。由於多工器 539935 五、發明説明(6 ) 之作用方式在先前技藝中已充份爲人所知,則此處不需詳 述其作用方式。 依據第4至7圖中之狀態表,則可較佳地了解本發明電 路配置之作用方式。第1行中顯示可能狀態之數目。第2 至4行是信號線C 1 ock及線對之二條線之可能之狀態(其在 本例中以LI . k,L2 . k表示)◦ k因此表示線對1至n。最後 一行是邏輯値,其由偵測電路1 1所監視。 在最先4個狀態(狀態數1至4 )時信號線c 1 〇 c k處於一種 所謂預充電相位中。在此種相位中,線對L1 . k,L2 . k之二 條線之電荷狀態須具有相同之値。這在第4和6個中時L1 . k 和L2 · k具有邏輯値1,但在第5和7圖中時此線對之値是 邏輯0。 在一種所謂"評估(Eva 1 ua t i on )相位"(狀態號碼5至8 )中 ,線LI . k,L2 . k不可具有相同之電荷狀態。在此種情況下 存在一種錯誤或入侵現象。亦可選擇地使邏輯値0或1分 配給狀態數6。因此,在狀態數7時邏輯値是1或〇,即, 其與狀態數6之邏輯値互補。 第4,5圖所示之狀態表應用於本發明之偵測方法中時是 有利的,此乃因在信號線C 1 ock是邏輯値0時進行預充電 相位。另一方式是當然亦可在邏輯値1時進行預充電相位 且在邏輯値〇時進行評估相位。這顯示在第6表及第7表 中。 第3圖顯示信號線"Clock"及二個線對Ll.l,L2.1以及Ll.n ,L2 . η之信號時序圖,爲了檢測:禁止狀態(例如,錯誤或 539935 五、發明説明(7 ) 入侵現象)是否存在,則基本上此信號線之信號及線對之信 號須互相比較。第3圖所示之信號時序圖依據第4圖之狀 態表來計算。因此,在第一線對中在信號線"Clock"之第一 信號値(時脈相位TO )時存在一種錯誤,此乃因第二線L2 . 1 在”預充電相位"期間未具有相同之信號値。在時脈相位T7 或T9期間在”評估相位"期間分別存在一種錯誤,此乃因此 時線對1之二條線之信號狀態具有相同之電荷狀態,這依 據第4圖之狀態表是會被禁止的。其它錯誤在時脈相位T1 0 期間發現。 反之,第.η線對之信號時序圖在與第4圖之狀態表相比 較時是有規律的。 符號之說明 1 ...5---- ...導電軌 6 …10 · . · ...導電軌 11....... ...偵測電路 12....... ...信號線 13....... 14....... ..·多工器 15....... ...導電軌 1 6....... ...導電軌 Α,Β...... ...電路方塊 -9-
Claims (1)
- 539935 穴、申請專利抵圍 1 . 一種積體電路(A,B)上不期望之入侵現象偵測用之電路 配置,其包括: -一條信號線(1 ),其上施加時脈信號, -至少一種線對(2 , 3 ; 4 , 5 ),其分別用來對一個位元進 行編碼, 此條信號線(1 )及至少一種線對(2 , 3 ; 4,5 )配置在積體 電路之第一及第二電路方塊(A,B )之間,其特徵爲: 、 該信號線(1 )及至少一種線對(2 , 3 ; 4,5 )是與偵測電路 (11)相連,此偵測電路(11)依據信號線(1)之信號及該至 少一種線對(2,3 ; 4,5 )之信號來改變此積體電路之功能 流程。 2 .如申請專利範圍第1項之電路配置,其中該至少一種線 對(2,3 ; 4,5 )之每一條線都直接與偵測電路(1 1 )相連。 3 .如申請專利範圍第1項之電路配置’其中該線對(2 , 3 ; 4,5 )經由多工器而與偵測電路相連。 4 . 一種積體電路上不期望之入侵現象偵測用之方法,此積 體電路在第.-和第二電路方塊之間具有一種線對(2, 3; 4,5 )以傳送每一位元且另有·一條信號線(1 ),其上施加 時脈信號,其特徵爲: a) 在信號線(1)之第一信號値時’線對(2, 3;4,5)之二 條線在相同之信號位準受到偵測’ b) 在信號線(1)之第二信號値時,線對(2,3;4,5)之二 條線在不同之信號位準受到偵測’ 在與步驟a )及/或b )中所期望之結果有差異時此積 -10 - _ 539935 六、申請專利範圍 體電路改變其功能流程。 5 .如申請專利範圍第4項之方法,其中信號線(1 )之第一 信號値是邏輯〇或邏輯1。 6 .如申請專利範圍第5項之方法,其中線對(2 , 3 ; 4 , 5 )之二 條線之信號位準分別是邏輯〇或邏輯1。 7 .如申請專利範圍第4,5或6項之方法,其中信號線(1 ) 之第二信號値是邏輯1或邏輯0。 8 .如申請專利範圍第7項之方法,其中線對(2 , 3 ; 4,5 )之第 一線之信號位準是邏輯〇或邏輯1,而第二線之信號位 準是邏輯1或〇。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10044837A DE10044837C1 (de) | 2000-09-11 | 2000-09-11 | Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW539935B true TW539935B (en) | 2003-07-01 |
Family
ID=7655776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090122378A TW539935B (en) | 2000-09-11 | 2001-09-10 | Circuit-arrangement and method to detect an undesired attack on an integrated circuit |
Country Status (13)
Country | Link |
---|---|
US (1) | US7106091B2 (zh) |
EP (1) | EP1334416B1 (zh) |
JP (1) | JP4094944B2 (zh) |
KR (1) | KR100508891B1 (zh) |
CN (1) | CN1199092C (zh) |
AT (1) | ATE293806T1 (zh) |
BR (1) | BR0113810A (zh) |
DE (2) | DE10044837C1 (zh) |
MX (1) | MXPA03002064A (zh) |
RU (1) | RU2251724C2 (zh) |
TW (1) | TW539935B (zh) |
UA (1) | UA72342C2 (zh) |
WO (1) | WO2002021241A2 (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10155802B4 (de) * | 2001-11-14 | 2006-03-02 | Infineon Technologies Ag | Halbleiterchip mit FIB-Schutz |
DE10221657A1 (de) * | 2002-05-15 | 2003-11-27 | Infineon Technologies Ag | Informationsmatrix |
DE10254658A1 (de) * | 2002-11-22 | 2004-06-03 | Philips Intellectual Property & Standards Gmbh | Mikrocontroller und zugeordnetes Verfahren zum Abarbeiten der Programmierung des Mikrocontrollers |
DE10324049B4 (de) | 2003-05-27 | 2006-10-26 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung |
DE10345240A1 (de) * | 2003-09-29 | 2005-05-04 | Infineon Technologies Ag | Integrierte Schaltung mit Strahlungssensoranordnung |
DE10347301B4 (de) * | 2003-10-08 | 2007-12-13 | Infineon Technologies Ag | Schaltung mit einem Bus mit mehreren Empfängern |
FR2865827A1 (fr) * | 2004-01-29 | 2005-08-05 | St Microelectronics Sa | Securisation du mode de test d'un circuit integre |
FR2865828A1 (fr) * | 2004-01-29 | 2005-08-05 | St Microelectronics Sa | Procede de securisation du mode de test d'un circuit integre par detection d'intrusion |
WO2005085972A1 (en) * | 2004-02-24 | 2005-09-15 | Koninklijke Philips Electronics N.V. | Ic intrusion detection |
DE102004014435A1 (de) * | 2004-03-24 | 2005-11-17 | Siemens Ag | Anordnung mit einem integrierten Schaltkreis |
DE102004020576B4 (de) * | 2004-04-27 | 2007-03-15 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente |
JP4815141B2 (ja) * | 2005-03-29 | 2011-11-16 | 富士通株式会社 | 回路異常動作検出システム |
FR2885417A1 (fr) * | 2005-05-04 | 2006-11-10 | St Microelectronics Sa | Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre |
US7694197B2 (en) | 2005-07-08 | 2010-04-06 | Stmicroelectronics, Sa | Integrated circuit comprising a test mode secured by detection of the state of a control signal |
FR2888330B1 (fr) * | 2005-07-08 | 2007-10-05 | St Microelectronics Sa | Circuit integre comportant un mode de test securise par detection de l'etat d'un signal de commande |
DE102005037357B3 (de) * | 2005-08-08 | 2007-02-01 | Infineon Technologies Ag | Logikschaltung und Verfahren zum Berechnen eines maskierten Ergebnisoperanden |
US7881465B2 (en) * | 2005-08-08 | 2011-02-01 | Infineon Technologies Ag | Circuit and method for calculating a logic combination of two encrypted input operands |
DE102005042790B4 (de) | 2005-09-08 | 2010-11-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
FR2897439A1 (fr) * | 2006-02-15 | 2007-08-17 | St Microelectronics Sa | Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe |
DE102007010771A1 (de) * | 2007-03-06 | 2008-10-30 | Robert Bosch Gmbh | Verfahren zur Bestimmung einer asymmetrischen Signalverzögerung eines Signalpfades innerhalb einer integrierten Schaltung |
KR101299602B1 (ko) | 2007-03-27 | 2013-08-26 | 삼성전자주식회사 | 리버스 엔지니어링을 보호하는 집적회로 |
US8188860B2 (en) | 2007-10-22 | 2012-05-29 | Infineon Technologies Ag | Secure sensor/actuator systems |
US8195995B2 (en) * | 2008-07-02 | 2012-06-05 | Infineon Technologies Ag | Integrated circuit and method of protecting a circuit part of an integrated circuit |
DE102008036422A1 (de) * | 2008-08-05 | 2010-02-11 | Infineon Technologies Ag | Halbleiter-Chip mit Prüfeinrichtung |
FR2935059B1 (fr) * | 2008-08-12 | 2012-05-11 | Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst | Procede de detection d'anomalies dans un circuit de cryptographie protege par logique differentielle et circuit mettant en oeuvre un tel procede |
FR2938953B1 (fr) * | 2008-11-21 | 2011-03-11 | Innova Card | Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique. |
FR2949163B1 (fr) * | 2009-08-12 | 2011-12-09 | St Microelectronics Rousset | Surveillance de l'activite d'un circuit electronique |
US8874926B1 (en) * | 2012-03-08 | 2014-10-28 | Sandia Corporation | Increasing security in inter-chip communication |
JP5954872B2 (ja) | 2012-09-20 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
CN103035077A (zh) * | 2012-11-29 | 2013-04-10 | 深圳市新国都技术股份有限公司 | 一种pos机数据信息保护电路 |
US9397666B2 (en) * | 2014-07-22 | 2016-07-19 | Winbond Electronics Corporation | Fault protection for clock tree circuitry |
EP2983102A1 (en) | 2014-08-07 | 2016-02-10 | EM Microelectronic-Marin SA | Integrated circuit with distributed clock tampering detectors |
EP3147830B1 (en) | 2015-09-23 | 2020-11-18 | Nxp B.V. | Protecting an integrated circuit |
FR3054344B1 (fr) | 2016-07-25 | 2018-09-07 | Tiempo | Circuit integre protege. |
US10547461B2 (en) | 2017-03-07 | 2020-01-28 | Nxp B.V. | Method and apparatus for binding stacked die using a physically unclonable function |
US10839109B2 (en) | 2018-11-14 | 2020-11-17 | Massachusetts Institute Of Technology | Integrated circuit (IC) portholes and related techniques |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933898A (en) | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
US5027397A (en) | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
JPH0438793A (ja) * | 1990-06-04 | 1992-02-07 | Toshiba Corp | データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置 |
RU2106686C1 (ru) | 1993-06-24 | 1998-03-10 | Владимир Владимирович Волга | Способ защиты от обращений к памяти эвм посторонних пользователей и устройство для его осуществления |
US5377264A (en) * | 1993-12-09 | 1994-12-27 | Pitney Bowes Inc. | Memory access protection circuit with encryption key |
US5825878A (en) * | 1996-09-20 | 1998-10-20 | Vlsi Technology, Inc. | Secure memory management unit for microprocessor |
US5861662A (en) | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
WO1999004334A1 (en) * | 1997-07-16 | 1999-01-28 | California Institute Of Technology | Improved devices and methods for asynchronous processing |
CN1214304C (zh) | 1998-11-05 | 2005-08-10 | 因芬尼昂技术股份公司 | 用于集成电路的保护电路 |
-
2000
- 2000-09-11 DE DE10044837A patent/DE10044837C1/de not_active Expired - Fee Related
-
2001
- 2001-08-30 RU RU2003110325/09A patent/RU2251724C2/ru not_active IP Right Cessation
- 2001-08-30 KR KR10-2003-7003500A patent/KR100508891B1/ko active IP Right Grant
- 2001-08-30 BR BR0113810-3A patent/BR0113810A/pt not_active IP Right Cessation
- 2001-08-30 EP EP01967051A patent/EP1334416B1/de not_active Expired - Lifetime
- 2001-08-30 MX MXPA03002064A patent/MXPA03002064A/es active IP Right Grant
- 2001-08-30 AT AT01967051T patent/ATE293806T1/de not_active IP Right Cessation
- 2001-08-30 JP JP2002524791A patent/JP4094944B2/ja not_active Expired - Fee Related
- 2001-08-30 WO PCT/DE2001/003335 patent/WO2002021241A2/de active IP Right Grant
- 2001-08-30 CN CNB018154638A patent/CN1199092C/zh not_active Expired - Lifetime
- 2001-08-30 UA UA2003032024A patent/UA72342C2/uk unknown
- 2001-08-30 DE DE50105977T patent/DE50105977D1/de not_active Expired - Lifetime
- 2001-09-10 TW TW090122378A patent/TW539935B/zh not_active IP Right Cessation
-
2003
- 2003-03-11 US US10/386,332 patent/US7106091B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE10044837C1 (de) | 2001-09-13 |
US20030218475A1 (en) | 2003-11-27 |
KR100508891B1 (ko) | 2005-08-18 |
EP1334416B1 (de) | 2005-04-20 |
WO2002021241A3 (de) | 2003-06-05 |
ATE293806T1 (de) | 2005-05-15 |
DE50105977D1 (de) | 2005-05-25 |
JP4094944B2 (ja) | 2008-06-04 |
EP1334416A2 (de) | 2003-08-13 |
JP2004508630A (ja) | 2004-03-18 |
WO2002021241A2 (de) | 2002-03-14 |
CN1460203A (zh) | 2003-12-03 |
CN1199092C (zh) | 2005-04-27 |
KR20030032016A (ko) | 2003-04-23 |
US7106091B2 (en) | 2006-09-12 |
BR0113810A (pt) | 2004-01-13 |
UA72342C2 (en) | 2005-02-15 |
MXPA03002064A (es) | 2003-10-06 |
RU2251724C2 (ru) | 2005-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW539935B (en) | Circuit-arrangement and method to detect an undesired attack on an integrated circuit | |
US20030084336A1 (en) | Microprocessor resistant to power analysis | |
US20110176380A1 (en) | Paired programmable fuses | |
KR20050057062A (ko) | 중복된 워터마크 인코딩을 통한 복사 방지 | |
CN103198347A (zh) | 安全设备防篡改电路 | |
CN101238382A (zh) | 测试包含秘密信息的集成电路的方法 | |
US20100031376A1 (en) | Continuity Check Monitoring for Microchip Exploitation Detection | |
CN103440452B (zh) | 一种芯片物理完整性检测装置 | |
Kumari et al. | Independent detection of recycled flash memory: Challenges and solutions | |
CN107991572B (zh) | 一种芯片顶层覆盖完整性保护方法及装置 | |
RU2280285C2 (ru) | Портативный носитель данных с их защитой от несанкционированного доступа, обеспечиваемой за счет искажения сообщений, и способ защиты конфиденциальных данных | |
US20030101351A1 (en) | Blocking of the operation of an integrated circuit | |
US20170026843A1 (en) | Prevention of covert access after successful completion of authentication process | |
JP2008293144A (ja) | 半導体集積回路及びicカード | |
US7996742B2 (en) | Circuit arrangement and method for checking the function of a logic circuit in a circuit arrangement | |
Wilson et al. | Tamper-sensitive pre-formed ReRAM-based PUFs: Methods and experimental validation | |
US20040174749A1 (en) | Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light | |
CN103279704A (zh) | 一种芯片物理完整性检测装置与系统 | |
CN110391187B (zh) | 一种芯片的防攻击保护结构 | |
CN111800272B (zh) | 一种针对ro puf输出响应的可靠性自检电路及方法 | |
CN1540525A (zh) | 在集成电路卡中的安全保护装置 | |
JPH07120271B2 (ja) | 算術論理装置 | |
JP3558377B6 (ja) | ビット誤り率テスター | |
JP3558377B2 (ja) | ビット誤り率テスター | |
JPS61155970A (ja) | 差動諭理ネツトワ−クのためのランダム諭理エラ−検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |