CN103440452B - 一种芯片物理完整性检测装置 - Google Patents

Abstract

本发明公开了一种芯片物理完整性检测装置，涉及芯片物理完整性检测领域。包括控制器、发射器、金属检测线网、检测器，所述控制器，用于根据待检测芯片的工作状态选择检测模式并发出模式选择信号；还用于根据检测器返回的电位信息判断所述待检测芯片是否存在异常；所述发射器，用于根据所述模式选择信号，向所述金属检测线网发送发射信号；所述检测器，用于根据所述模式选择信号，检测与其连接的金属检测线网信号端的电位信息，并将检测到的电位信息发送至控制器。通过切换两种检测模式进行工作，可以扩大可检测破坏行为覆盖面；而且相对于一直单独使用主动检测模式，可以明显的降低功耗。

Description

一种芯片物理完整性检测装置

技术领域

本发明涉及芯片物理完整性检测领域。

背景技术

芯片的侵入式攻击，也称为物理攻击，是指攻击者通过物理手段(如借助特殊的仪器设备)，对芯片内部所展开的信息窥探和恶意破坏行为。包括剥离、探针、聚焦离子束FIB等。现阶段针对物理攻击的解决办法之一是顶层金属检测。当芯片遭受物理攻击时，顶层金属会遭到破坏，检测装置会检测到顶层金属受到破坏而发出报警信号。

现有的顶层金属检测一般采用被动检测方式或者主动检测方式，其中，如图1所示，被动检测方式采用上拉电阻式检测方式或下拉电阻式检测方式。上拉电阻检测方式指金属检测线网一端接地，另一端通过一个大阻值的上拉电阻接到电源。控制器对金属检测线网连接上拉电阻的端点的电位进行检测。下拉电阻检测方式的电路结构类似。

通过检测点的电位变化可知金属检测线网的完整性。当金属检测线网是完整的，金属线网的阻值与上拉电阻的阻值相比很小，所以检测点电位为0。当金属检测线网受到破坏而断路时，检测点电位为1。

上拉(或下拉)电阻电平检测方式存在一些缺点：

1)上拉(或下拉)电阻阻值大，占用面积大。

2)上拉(或下拉)电阻不能直接放在标准单元区域，版图物理实现困难。

3)漏电大，正常时从电源到地一直有电流。

如图2所示，主动检测方式则是在顶层覆盖的的一条或者多条金属线两端分别增加逻辑门电路，在金属检测线网一端发送测试信号，在另一端接收测试信号并与之前发送的测试信号进行比较，如果两者波形不同，说明金属检测线网被切断和/或与邻近检测线短路即芯片遭到了物理攻击。

主动检测方式缺点是：

1)功耗大。

2)在一组m条金属输入端同时变化，顶层金属由于走线很长，总阻值和寄生电容很大，多条电路在瞬间翻转，会导致芯片瞬间功耗剧增，对底层的敏感器件和敏感信号线有影响。

3)无法检测到将金属检测线两端短接后中间部分发生的破坏行为。

发明内容

本发明所要解决的技术问题是针对现有的单独采用一种检测方式的缺点，提出一种芯片物理完整性检测装置，减小完整性检测装置的面积，准确检测芯片物理完整性是否遭到破坏。

为了解决上述技术问题，本发明提供的技术方案如下：

一种芯片物理完整性检测装置，包括控制器、发射器、金属检测线网、检测器，

所述控制器，用于根据待检测芯片的工作状态选择检测模式并发出模式选择信号；还用于根据检测器返回的电位信息判断所述待检测芯片是否存在异常；

所述发射器，用于根据所述模式选择信号，向所述金属检测线网发送发射信号；

所述检测器，用于根据所述模式选择信号，检测与其连接的金属检测线网信号端的电位信息，并将检测到的电位信息发送至控制器。

进一步地，当所述待检测芯片的工作状态为开始启动或者重要操作时，控制器选择主动检测模式，否则，控制器选择被动检测模式。

进一步地，所述重要操作包括存储器读写和加解密运算。

进一步地，在所述控制器选择主动检测模式时，所述发射器发出方波信号；在所述控制器选择被动检测模式时，所述发射器发出低电平信号或者高电平信号。

进一步地，所述金属检测线网一端接所述发射器，在所述金属检测线网上设置多个检测点，

所述检测器包括主动检测模块和被动检测模块，在所述控制器选择主动检测模式时，所述主动检测模块启动，所述信号端为金属检测线网的另一端，所述主动检测模块检测金属检测线网的另一端的电位信息，在所述控制器选择被动检测模式时，所述被动检测模块启动，所述信号端为所述多个检测点，所述被动检测模块检测每个检测点的电位信息。

进一步地，所述主动检测模块包括接收器和比较器，所述接收器用于接收金属检测线网另一端的电平信号，所述比较器用于比较所述电平信号与所述发射器发出方波信号波形是否相同；所述控制器在所述比较器判断出波形不同时，判断所述待检测芯片存在异常；

所述被动检测模块包括多个电平检测模块，每个检测点连接一个电平检测模块，所述多个电平检测模块分为一个或者多个组；每组电平检测模块依次相连组成一条链式检测电路；所述控制器在所述链式检测电路中有一个或者多个电平检测模块检测到电位异常，判断所述待检测芯片存在异常。

进一步地，所述检测点在金属检测线网的关键区域的覆盖密度高于其他区域。

进一步地，所述电平检测模块包括：第一上拉器件TIEH、数据选择器MUX、保持电路HOLD、异或门XOR、第二上拉器件TIEH、第一寄存器FF、或门OR和第二寄存器FF，所述数据选择器MUX的高选通输入端与所述第一上拉器件TIEH的输出端相连，所述数据选择器MUX的低选通输入端与所述检测点相连，所述数据选择器MUX的选择控制端口SEL接入检测频率控制信号，所述数据选择器MUX的输出端通过保持电路HOLD与所述异或门XOR的第一输入端相连，所述异或门XOR的第二输入端接入所述检测频率控制信号，所述第一寄存器FF的数据输入端D与所述第二上拉器件TIEH的输出端相连，所述第一寄存器FF的触发信号输入端与所述异或门XOR的输出端相连，所述第一寄存器FF的数据输出端Q与所述或门OR的第一输入端相连，所述或门OR的第二输入端与前级电平检测模块第二寄存器FF的数据输出端相连，所述或门OR的输出端与所述第二寄存器FF的数据输入端D相连，所述第二寄存器FF的触发信号输入端接入时钟信号，所述第二寄存器FF的数据输出端Q与后级电平检测模块中或门OR的第二输入端相连；所述第一寄存器FF和第二寄存器FF的使能信号端EN分别接入系统控制信号，控制所述第一寄存器FF和/或第二寄存器FF的复位和/或正常工作，当检测点的电位异常或者前级电平检测模块中的第二寄存器FF输出异常信号，则所述第二寄存器FF的数据输出端Q输出异常信号。

进一步地，所述检测点电位异常为电位悬空，所述前级电平检测模块中的第二寄存器FF输出异常信号为输出“1”，所述第一寄存器FF和第二寄存器FF为有效沿触发，所述第二寄存器FF的数据输出端Q输出异常信号为输出“1”。

进一步地，所述控制器，还用于在判断出所述待检测芯片异常时，执行以下一项或者多项：发出报警信号、将所述待检测芯片的存储器清零、停止待检测芯片当前工作、复位系统。

本发明的检测装置使用两种检测模式：主动检测模式和被动检测模式。金属检测线网为主动检测模式和被动检测模式共用，控制器发出模式选择信号，决定其中一种模式工作，另一种模式停止。在被动检测模式时，当金属检测线网任意一处检测点的电位悬空，都会被与之相连的电平检测模块检测到并输出异常检测值，异常检测值会单独发送给控制器或者沿着链式检测电路传递下去给控制器，控制器立即进行相应的安全应对机制，如存储器清零、芯片停止工作等，无需上拉或者下拉电阻，减小了完整性检测装置的面积。通过切换两种检测模式进行工作，可以扩大可检测破坏行为覆盖面；而且相对于一直单独使用主动检测模式，可以明显的降低功耗。

附图说明

图1为现有技术被动检测模式的保护电路的结构示意图；

图2为现有技术主动检测模式的保护电路的结构示意图；

图3为本发明实施例的芯片物理完整性检测装置的结构示意图；

图4为本发明实施例的电平检测模块的结构示意图；

图5为本发明实施例的链式检测电路的波形示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

如图3所示，本发明实施例的芯片物理完整性检测装置，包括控制器、发射器、金属检测线网；该芯片物理完整性检测装置还包括检测器。

所述控制器，用于根据待检测芯片的工作状态选择检测模式并发出模式选择信号；还用于根据检测器返回的电位信息判断所述待检测芯片是否存在异常；

所述发射器，用于根据所述模式选择信号，向所述金属检测线网发送发射信号；

所述检测器，用于根据所述模式选择信号，检测与其连接的金属检测线网信号端的电位信息，并将检测到的电位信息发送至控制器。

本发明中检测模式受控制器发出的模式选择信号MSS控制。模式选择信号MSS决定其中一种模式工作，其他模式停止。

本发明采取的对芯片物理保护，增强芯片抵抗物理攻击的能力。当芯片受到物理攻击时，芯片的物理完整性遭到破坏，本发明能够快速检测到这种攻击，并立即发出报警信号，控制器会立即进行相应的安全应对机制。

本发明主要提供两种工作模式：主动检测模式和被动检测模式，当所述待检测芯片的工作状态为开始启动或者重要操作时，控制器选择主动检测模式，否则，控制器选择被动检测模式。

其中，重要操作包括存储器读写和加解密运算。

发射器根据接收到模式选择信号产生相对应的发射信号，在所述控制器选择主动检测模式时，所述发射器发出方波信号；在所述控制器选择被动检测模式时，所述发射器发出低电平信号或者高电平信号。

所述金属检测线网一端接所述发射器，在所述金属检测线网上设置多个检测点。

所述检测器包括主动检测模块和被动检测模块，在所述控制器选择主动检测模式时，所述主动检测模块启动，所述信号端为金属检测线网的另一端，所述主动检测模块检测金属检测线网的另一端的电位信息，在所述控制器选择被动检测模式时，所述被动检测模块启动，所述信号端为所述多个检测点，所述被动检测模块检测每个检测点的电位信息。

多个检测点位置可由软件根据配置随机指定，并设置一些冗余被动检测点，冗余被动检测点本身不起检测作用，增加破解难度。

所述主动检测模块包括接收器和比较器，所述接收器用于接收金属检测线网另一端的电平信号，所述比较器用于比较所述电平信号与所述发射器发出方波信号波形是否相同；所述控制器在所述比较器判断出波形不同时，判断所述待检测芯片存在异常；

所述被动检测模块包括多个电平检测模块，每个检测点连接一个电平检测模块，所述多个电平检测模块分为一个或者多个组；每组电平检测模块依次相连组成一条链式检测电路；所述控制器在所述链式检测电路中有一个或者多个电平检测模块检测到电位异常，判断所述待检测芯片存在异常。

所述检测点在金属检测线网的关键区域的覆盖密度高于其他区域。

金属检测线网可以采用单层金属如顶层金属，也可同时采用多层金属。金属检测线网默认是覆盖全芯片，也可根据具体要求只覆盖特定的关键区域和关键IP。关键区域包括存储器区域、加解密算法区域、密钥区域，安全地址区域。

本发明可以利用传输门电路TG实现模式选择功能，模式选择信号控制传输门电路TG开启或关闭，从而控制主动模式的接收器或被动模式的电平检测模块连接到金属检测线网。

如图4所示，所述电平检测模块包括：第一上拉器件TIEH、数据选择器MUX201、保持电路HOLD202、异或门XOR203、第二上拉器件TIEH、第一寄存器FF204、或门OR205和第二寄存器FF206，所述数据选择器MUX201的高选通输入端与所述第一上拉器件TIEH的输出端相连，所述数据选择器MUX201的低选通输入端与所述检测点相连，所述数据选择器MUX201的选择控制端口SEL接入检测频率控制信号，所述数据选择器MUX201的输出端通过保持电路HOLD202与所述异或门XOR203的第一输入端相连，所述异或门XOR203的第二输入端接入所述检测频率控制信号，所述第一寄存器FF204的数据输入端D与所述第二上拉器件TIEH的输出端相连，所述第一寄存器FF204的触发信号输入端与所述异或门XOR203的输出端相连，所述第一寄存器FF204的数据输出端Q与所述或门OR205的第一输入端相连，所述或门OR205的第二输入端与前级电平检测模块第二寄存器FF206的数据输出端相连，所述或门OR205的输出端与所述第二寄存器FF206的数据输入端D相连，所述第二寄存器FF206的触发信号输入端接入时钟信号，所述第二寄存器FF206的数据输出端Q与后级电平检测模块中或门OR205的第二输入端相连；所述第一寄存器FF204和第二寄存器FF206的使能信号端EN分别接入系统控制信号，控制所述第一寄存器FF204和/或第二寄存器FF206的复位和/或正常工作，当检测点的电位异常或者前级电平检测模块中的第二寄存器FF206输出异常信号，则所述第二寄存器FF206的数据输出端Q输出异常信号。

所述检测点电位异常为电位悬空，所述前级电平检测模块中的第二寄存器FF输出异常信号为输出“1”，所述第一寄存器FF和第二寄存器FF为有效沿触发，所述第二寄存器FF的数据输出端Q输出异常信号为输出“1”。

所述控制器，还用于在判断出所述待检测芯片异常时，执行以下一项或者多项：发出报警信号、将所述待检测芯片的存储器清零、停止待检测芯片当前工作、复位系统。

实施例1

主动检测模式(ActiveShield)

控制器发出的模式选择信号为1时，主动检测模式启动，被动检测模式停止。

连接接收器的传输门电路TG打开，连接电平检测模块的传输门电路TG关闭。

主动检测模式包括以下4部分：发射器、金属检测线网、接收器、比较器。

发射器在主动检测模式有效时产生的发射信号为周期不固定的方波信号，发射信号与金属检测线网一一对应，比如芯片有32条金属检测线网，就有32个检测信号，检测信号之间波形和相位各不相同。

接收器接收金属检测线网传送过来的接收信号。

比较器比较发射信号和接收信号。如果两者波形一致，说明金属检测线网是完整的。如果两者波形不一致，说明发射信号的传输过程中出现了问题，金属检测线网遭到破坏，如被切断和/或与邻近检测线短路，芯片遭到了外界的恶意物理攻击，所述控制器得出待检测芯片存在异常的结论；采取发出报警信号等措施。

实施例2

被动检测模式(PassiveShield)

控制器发出的模式选择信号为0时，被动检测模式启动，主动检测模式停止。连接电平检测模块的传输门电路TG打开，连接接收器件的传输门电路TG关闭。

电平检测模块的检测输入端与金属检测线网的检测点相连，电平检测模块可以检测到检测点的电位是正常还是悬空。如果检测点的电位悬空，则输出异常值。

电平检测模块的前级输入端如果为异常值，则输出异常值。

电平检测模块由数字标准单元构成。电平检测模块的检测频率受检测频率控制信号控制。

如图4所示，电平检测模块包括：第一上拉器件TIEH、第二上拉器件TIEH、数据选择器MUX201、保持电路HOLD202、异或门XOR203、第一寄存器FF204、或门OR205、第二寄存器FF206。

如果金属检测线网正常，被动检测点的电位为0。当频率检测控制信号FRE_CTRL为低电平时，数据选择器MUX201的输出为0。保持电路HOLD202维持0的状态。异或门XOR203的输出为0。当频率检测控制信号FRE_CTRL为高电平时，数据选择器MUX201的输出为1。保持电路HOLD202维持1的状态。异或门XOR203的输出0。所以当金属检测线网正常时，异或门XOR203的输出一直为0。

如果金属检测线网被切断，被动检测点的电位悬空。当频率检测控制信号FRE_CTRL由高电平变为低电平时，数据选择器MUX201中连接被动检测点的输入端导通，由于检测点悬空，所以保持电路HOLD202的输出保持原来的状态1，异或门XOR203的输出变为1。

第一寄存器FF204的作用为上升沿捕获电路。当异或门XOR203的输出变为1后，第一寄存器FF204的输出一直为1。

假设前级输入端data_in的电位为0，当被动检测点悬空时，第二寄存器FF206会在时钟有效沿到来时输出异常值1。

两个或两个以上的电平检测模块依次首尾相连，一个电平检测模块的输出端data_out接到下一个电平检测模块的前级输入端data_in。这样一系列的电平检测模块就构成了一条链式结构的电路。

被动链式检测电路中的任意一级模块对应的检测点悬空时，该级模块输出异常值，并且异常值会沿着被动链式检测电路传递下去，所述控制器得出待检测芯片存在异常的结论；采取发出报警信号等措施。

如图5所示，第二级电平检测模块对应的被动检测点在某个时刻悬空，第二级电平检测模块检测到悬空的情况，输出信号变为异常值。异常值会沿着链式检测电路传递下去，随后的各级电平检测模块的输出都会变为异常值，直到最后一级的报警信号也变为高电平即有效电平。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种芯片物理完整性检测装置，其特征在于，所述检测装置包括控制器、发射器、金属检测线网、检测器，

所述控制器，用于根据待检测芯片的工作状态选择检测模式并发出模式选择信号；还用于根据检测器返回的电位信息判断所述待检测芯片是否存在异常；

所述发射器，用于根据所述模式选择信号，向所述金属检测线网发送发射信号；

所述检测器，用于根据所述模式选择信号，检测与其连接的金属检测线网信号端的电位信息，并将检测到的电位信息发送至控制器。

2.根据权利要求1所述的检测装置，其特征在于，当所述待检测芯片的工作状态为开始启动或者重要操作时，控制器选择主动检测模式，否则，控制器选择被动检测模式。

3.根据权利要求2所述的检测装置，其特征在于，所述重要操作包括存储器读写和加解密运算。

4.根据权利要求2所述的检测装置，其特征在于，在所述控制器选择主动检测模式时，所述发射器发出方波信号；在所述控制器选择被动检测模式时，所述发射器发出低电平信号或者高电平信号。

5.根据权利要求2所述的检测装置，其特征在于，所述金属检测线网一端接所述发射器，在所述金属检测线网上设置多个检测点，

所述检测器包括主动检测模块和被动检测模块，在所述控制器选择主动检测模式时，所述主动检测模块启动，所述信号端为金属检测线网的另一端，所述主动检测模块检测金属检测线网的另一端的电位信息，在所述控制器选择被动检测模式时，所述被动检测模块启动，所述信号端为所述多个检测点，所述被动检测模块检测每个检测点的电位信息。

6.根据权利要求5所述的检测装置，其特征在于，

所述主动检测模块包括接收器和比较器，所述接收器用于接收金属检测线网另一端的电平信号，所述比较器用于比较所述电平信号与所述发射器发出方波信号波形是否相同；所述控制器在所述比较器判断出波形不同时，判断所述待检测芯片存在异常；

所述被动检测模块包括多个电平检测模块，每个检测点连接一个电平检测模块，所述多个电平检测模块分为一个或者多个组；每组电平检测模块依次相连组成一条链式检测电路；所述控制器在所述链式检测电路中有一个或者多个电平检测模块检测到电位异常，判断所述待检测芯片存在异常。

7.根据权利要求5所述的检测装置，其特征在于，所述检测点在金属检测线网的关键区域的覆盖密度高于其他区域。

8.根据权利要求6所述的检测装置，其特征在于，所述电平检测模块包括：第一上拉器件TIEH、数据选择器MUX、保持电路HOLD、异或门XOR、第二上拉器件TIEH、第一寄存器FF、或门OR和第二寄存器FF，所述数据选择器MUX的高选通输入端与所述第一上拉器件TIEH的输出端相连，所述数据选择器MUX的低选通输入端与所述检测点相连，所述数据选择器MUX的选择控制端口SEL接入检测频率控制信号，所述数据选择器MUX的输出端通过保持电路HOLD与所述异或门XOR的第一输入端相连，所述异或门XOR的第二输入端接入所述检测频率控制信号，所述第一寄存器FF的数据输入端D与所述第二上拉器件TIEH的输出端相连，所述第一寄存器FF的触发信号输入端与所述异或门XOR的输出端相连，所述第一寄存器FF的数据输出端Q与所述或门OR的第一输入端相连，所述或门OR的第二输入端与前级电平检测模块第二寄存器FF的数据输出端相连，所述或门OR的输出端与所述第二寄存器FF的数据输入端D相连，所述第二寄存器FF的触发信号输入端接入时钟信号，所述第二寄存器FF的数据输出端Q与后级电平检测模块中或门OR的第二输入端相连；所述第一寄存器FF和第二寄存器FF的使能信号端EN分别接入系统控制信号，控制所述第一寄存器FF和/或第二寄存器FF的复位和/或正常工作，当检测点的电位异常或者前级电平检测模块中的第二寄存器FF输出异常信号，则所述第二寄存器FF的数据输出端Q输出异常信号。

9.根据权利要求8所述的检测装置，其特征在于，所述检测点电位异常为电位悬空，所述前级电平检测模块中的第二寄存器FF输出异常信号为输出“1”，所述第一寄存器FF和第二寄存器FF为有效沿触发，所述第二寄存器FF的数据输出端Q输出异常信号为输出“1”。

10.根据权利要求1所述的检测装置，其特征在于，所述控制器，还用于在判断出所述待检测芯片异常时，执行以下一项或者多项：发出报警信号、将所述待检测芯片的存储器清零、停止待检测芯片当前工作、复位系统。