CN110059504B - 一种硬件木马检测方法及装置 - Google Patents

Abstract

本发明提供一种硬件木马检测方法及装置。所述方法包括：对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，得到神经网络硬件木马检测器；将待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；将待测芯片路径延迟数据的空间结构特征作为时间序列，送入神经网络，提取待测芯片路径延迟数据的时间序列特征；将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

Description

一种硬件木马检测方法及装置

技术领域

本发明涉及电子技术领域，尤其涉及一种硬件木马检测方法及装置。

背景技术

集成电路是现代电子信息系统的基石，被广泛应用于国防、金融、通讯、能源等各个关键领域。集成电路的可信性始终是一个重要的安全问题，一旦受到恶意攻击，不仅影响个人安全隐私，更将对国家和社会造成难以承受的损失。

硬件木马是对集成电路的恶意篡改，它就像一个可以插入硬件的后门，可做为敌手利用来攻击系统的立足点。硬件木马的常见攻击方式有功能有更改设计规格、破坏功能、泄露敏感信息或拒绝服务等。硬件木马可以在设计或制造过程的任何阶段被插入到集成电路中，包括定义、设计、验证和制造阶段，甚至可以在制造后的现有集成电路上改装。

功能测试在检测硬件木马电路方面效果不佳，主要原因是由于硬件木马的触发条件很少出现，硬件木马的危害可能在芯片使用后很长一段时间才会显现。破坏性逆向工程是检查制造后芯片的完整性和真实性的一种有效方法，可处理任何类型的硬件木马电路，但它不能保证那些未经测试的电路没有硬件木马，而一旦经过测试，芯片即宣告报废。

基于侧信道分析的方法是最有前景的硬件木马检测方法之一。然而，过去在这方面的努力有较大局限性。现有基于功耗信息的检测方法过于模糊，无法反映大电路设计的整体特征，很难检测实际广泛存在的小木马；基于路径延迟的检测方法在数据处理能力不足，信息损失大，需要大量的测试向量；并且现有方面几乎没有用到电路侧信道信息时序上的关联性，随着集成电路工艺尺寸的减小，制造过程中工艺噪声占比变大，加上木马设计得更为隐蔽和分散，降低了检测的实用性和可靠性。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于时序的CNN-LSTM神经网络硬件木马检测方法及装置，能够更有效地对硬件木马进行检测。

基于上述目的本发明提供的硬件木马检测方法，包括：

对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对应于正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

将待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

可选的，所述对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集的步骤具体包括：

从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对正样本芯片和负样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，作为正负样本芯片路径延迟信息数据集；并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

可选的，所述对这两组样本芯片施加一系列高覆盖率的输入向量的步骤之前，还包括：

将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为高覆盖率输入向量。

可选的，所述对应于正负样本芯片路径延迟信息数据集、对待测芯片进行路径延迟信息采样的步骤具体包括：

使用正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对待测芯片进行路径延迟信息采样。

可选的，所述神经网络为CNN-LSTM神经网络，包含CNN卷积神经网络、LSTM长短时记忆神经网络；所述分类器为softmax分类器；

所述将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的CNN卷积神经网络；

所述将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

进一步，本发明还提供一种硬件木马检测装置，包括：

正负样本芯片路径延迟信息数据集构件模块：用于对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；

待测芯片路径延迟信息数据集构件模块：用于对应于正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

神经网络训练模块：用于将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

空间结构特征提取模块：用于将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

时间序列特征提取模块：用于将待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

判断模块：用于将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

可选的，正负样本芯片路径延迟信息数据集构建模块具体包括：

芯片挑选单元：用于从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对所述正样本芯片和所述负样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

延迟时间数据集单元：用于分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，作为正负样本芯片路径延迟信息数据集；并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

可选的，所述装置还包括：

高覆盖率输入向量生成模块：用于将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为高覆盖率输入向量。

可选的，所述待测芯片路径延迟信息数据集构件模块具体用于：

使用正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对待测芯片进行路径延迟信息采样。

可选的，所述神经网络为CNN-LSTM神经网络，包含CNN卷积神经网络、LSTM长短时记忆神经网络；所述分类器为softmax分类器；

所述将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的CNN卷积神经网络；

所述将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

从上面所述可以看出，本发明提供的硬件木马检测方法，由于本发明的方法利用路径延迟侧信道信息进行硬件木马检测，能够在硬件木马静默条件下完成检测信息提取，避免了传统功能检测必须触发硬件木马的问题，大大增强了检测的有效性和实用价值。同时，由于本发明实施例的方法采用了LSTM长短时记忆神经网络进行特征提取和数据处理，充分利用了硬件设备的时序信息，在当前硬件木马为了降低触发率，一般由时序序列触发的背景下，极大提高了硬件木马的检测效率和准确性。由于采用了CNN卷积神经网络进行特征提取和数据处理，提高了高维数据处理能力，降低了有效数据损失，对于超大规模集成电路动辄数以亿计的路径延迟维度具有明显的实用价值。另外，由于使用了CNN-LSTM神经网络联合进行特征提取和数据处理，相对于传统数据处理技术，发挥了神经网络处理自动化程度高的优势，避免了繁杂的人工数据处理和特征抽取，降低了检测成本和时间开销。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的硬件木马检测方法流程示意图；

图2为本发明实施例提供的神经网络示意图；

图3为本发明实施例提供的硬件木马检测装置主要组成部分示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明首先提供一种硬件木马检测方法，如图1所示，包括：

步骤101：对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对应于正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

步骤102：将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

步骤103：将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

步骤104：将待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

步骤105：将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

从上面所述可以看出，本发明提供的硬件木马检测方法，由于本发明的方法利用路径延迟侧信道信息进行硬件木马检测，能够在硬件木马静默条件下完成检测信息提取，避免了传统功能检测必须触发硬件木马的问题，大大增强了检测的有效性和实用价值。

在上述实施例中，所述的CNN-LSTM神经网络硬件木马检测器，其目的是将芯片路径延迟信息，即路径延迟的时序序列同时进行计算并给出芯片是否感染硬件木马及感染何种硬件木马的判断。

在本发明一些实施例中，所述对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集的步骤具体包括：

从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对这两组样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

在上述实施例中，路径延迟信息从关键模块输入输出信号线处采样，例如加解密模块、可信认证模块。

在本发明一些实施例中，所述对这两组样本芯片施加一系列高覆盖率的输入向量的步骤之前，还包括：

将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为高覆盖率输入向量。

在上述实施例中，向量生成工具为ATPG(Automatic Test Pattern Generation，自动测试向量)自动化测试向量生成工具。

在本发明一些实施例中，所述对应于正负样本芯片路径延迟信息数据集、对待测芯片进行路径延迟信息采样的步骤具体包括：

使用正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对待测芯片进行路径延迟信息采样。

在本发明一些实施例中，所述神经网络为CNN-LSTM神经网络，如图2所示，包含CNN(Convolutional Neural Network，卷积神经网络)卷积神经网络201、LSTM(Long ShortTerm Memory Network，长短时记忆网络)长短时记忆神经网络202；所述分类器为softmax分类器203；其中每个CNN卷积神经网络201都与一个单层LSTM网络202相连，时序上前后相邻的单层LSTM网络202相互连接，LSTM网络202与softmax分类器203相连；

所述的CNN-LSTM神经网络硬件木马检测器，若芯片路径延迟信息数据集的单组时序序列长度为N个时间单位，则其对应有N个CNN网络201和N个LSTM网络202。

所述将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的CNN卷积神经网络；

所述将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

现有基于功耗信息的检测方法过于模糊，无法反映大电路设计的整体特征，很难检测实际广泛存在的小木马；基于路径延迟的检测方法在数据处理能力不足，信息损失大，需要大量的测试向量；还存在分辨率不足的问题。并且现有方法几乎没有用到电路侧信道信息时序上的关联性，随着集成电路工艺尺寸的减小，制造过程中工艺噪声占比变大，加上木马设计得更为隐蔽和分散，降低了检测的实用性和可靠性。

而由于本发明实施例的方法采用了LSTM长短时记忆神经网络进行特征提取和数据处理，充分利用了硬件设备的时序信息，在当前硬件木马为了降低触发率，一般由时序序列触发的背景下，极大提高了硬件木马的检测效率和准确性。由于采用了CNN卷积神经网络进行特征提取和数据处理，提高了高维数据处理能力，降低了有效数据损失，对于超大规模集成电路动辄数以亿计的路径延迟维度具有明显的实用价值。另外，由于使用了CNN-LSTM神经网络联合进行特征提取和数据处理，相对于传统数据处理技术，发挥了神经网络处理自动化程度高的优势，避免了繁杂的人工数据处理和特征抽取，降低了检测成本和时间开销。

在本发明其它实施例中，softmax分类器也可以采用其它分类器替代。

同时，本发明还提供一种硬件木马检测装置，如图3所示，包括：

正负样本芯片路径延迟信息数据集构件模块301：用于对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；

待测芯片路径延迟信息数据集构件模块302：用于对应于正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

神经网络训练模块303：用于将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

空间结构特征提取模块304：用于将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

时间序列特征提取模块305：用于将待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

判断模块306：用于将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

在本发明一些实施例中，正负样本芯片路径延迟信息数据集构建模块具体包括：

芯片挑选单元：用于从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对所述正样本芯片和所述负样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

延迟时间数据集单元：用于分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

在本发明一些实施例中，所述装置还包括：

高覆盖率输入向量生成模块：用于将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为高覆盖率输入向量。

在本发明一些实施例中，所述待测芯片路径延迟信息数据集构件模块具体用于：

使用正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对待测芯片进行路径延迟信息采样。

在本发明一些实施例中，所述神经网络为CNN-LSTM神经网络，包含CNN卷积神经网络、LSTM长短时记忆神经网络；所述分类器为softmax分类器；

所述将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的CNN卷积神经网络；

所述将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

综上，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种硬件木马检测方法，其特征在于，包括：

对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对应于所述正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

将所述正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

将所述待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

将所述待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

将所述待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

2.根据权利要求1所述的硬件木马检测方法，其特征在于，所述对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集的步骤具体包括：

从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对所述正样本芯片和所述负样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，作为正负样本芯片路径延迟信息数据集；并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

3.根据权利要求2所述的硬件木马检测方法，其特征在于，所述方法还包括：

将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为所述高覆盖率输入向量。

4.根据权利要求2所述的硬件木马检测方法，其特征在于，所述对应于所述正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样的步骤具体包括：

使用所述正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对所述待测芯片进行路径延迟信息采样。

5.根据权利要求1-4中任意一项所述的硬件木马检测方法，其特征在于，所述神经网络为CNN-LSTM神经网络，包含CNN卷积神经网络、LSTM长短时记忆神经网络；所述分类器为softmax分类器；

所述将所述待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将所述待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器的CNN卷积神经网络；

所述将所述待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将所述待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

6.一种硬件木马检测装置，其特征在于，包括：

正负样本芯片路径延迟信息数据集构件模块：用于对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；

待测芯片路径延迟信息数据集构件模块：用于对应于所述正负样本芯片路径延迟信息数据集，对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；

神经网络训练模块：用于将所述正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，根据训练结果调整神经网络的各项参数，得到神经网络硬件木马检测器；

空间结构特征提取模块：用于将所述待测芯片路径延迟信息数据集送入神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；

时间序列特征提取模块：用于将所述待测芯片路径延迟数据的空间结构特征作为时间序列，送入所述神经网络，提取待测芯片路径延迟数据的时间序列特征；

判断模块：用于将所述待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。

7.根据权利要求6所述的硬件木马检测装置，其特征在于，正负样本芯片路径延迟信息数据集构建模块具体包括：

芯片挑选单元：用于从参考芯片中随机挑选出一组正样本芯片和一组负样本芯片；

对所述正样本芯片和所述负样本芯片施加一系列高覆盖率的输入向量，并采样路径延迟信息；

延迟时间数据集单元：用于分别构建正样本芯片和负样本芯片采样路径上从信号触发到翻转的延迟时间数据集，作为正负样本芯片路径延迟信息数据集；并设定单组时序序列长度为N个时间单位，其中，时序序列长度N根据芯片规模大小进行设定。

8.根据权利要求7所述的硬件木马检测装置，其特征在于，所述装置还包括：

高覆盖率输入向量生成模块：用于将向量生成工具生成的测试向量及所述样本芯片设计验证时采用的功能测试输入向量进行组合得到组合结果向量，标注组合结果向量之间的前后时序关系，作为所述高覆盖率输入向量。

9.根据权利要求7所述的硬件木马检测装置，其特征在于，所述待测芯片路径延迟信息数据集构件模块具体用于：

使用所述正负样本芯片进行路径延迟信息采集时所使用的输入向量，并采样相同节点处的路径延迟信息，对待测芯片进行路径延迟信息采样。

10.根据权利要求6-9中任意一项所述的硬件木马检测装置，其特征在于，所述神经网络为CNN-LSTM神经网络，包含CNN卷积神经网络、LSTM长短时记忆神经网络；所述分类器为softmax分类器；

所述将所述待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的步骤具体包括：

将所述待测芯片路径延迟信息数据集送入神经网络硬件木马检测器的CNN卷积神经网络；

所述将所述待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述神经网络的步骤具体包括：

将所述待测芯片路径延迟数据的空间结构特征作为时间序列、送入所述LSTM神经网络。

Images