CN213659588U - 一种防信息泄密电路和pos机 - Google Patents

Abstract

本实用新型实施例公开了一种防信息泄密电路及一种POS机。该防信息泄密电路包括：多个待检测模块、通道建立模块、至少一个电路检测模块及处理器；多个待检测模块与通道建立模块连接，通道建立模块与电路检测模块连接，用于建立待检测模块与电路检测模块之间的信号传输通道；电路检测模块，与处理器连接，用于检测待检测模块输出的待检测信号的状态，并根据待检测信号的状态输出检测结果；处理器在检测结果为待检测模块输出的待检测信号的状态为异常状态时进行安全处理。本实用新型实施例公开的防信息泄密电路可以实现防止多路敏感信号被探测的保护方案，且保证其安全性和可靠性。

Description

一种防信息泄密电路和POS机

技术领域

本实用新型涉及信号安全技术领域，尤其涉及一种防信息泄密电路和一种POS机。

背景技术

目前，当前移动支付技术快速发展，销售终端(Point of Sale，POS)机是金融支付系统的前端硬件部分，因为它直接面向用户，容易被一些不法分子进行非法攻击和篡改，这些攻击除了软件病毒、软件木马之外，还包括拆机、切割、蚀刻、修改电路、替换器件模块等。

现有的为防止敏感信息泄露的保护方案是采用物理防护及信号走线防护机制，信号走线(又称为：Tamper信号线，或者触发信号线)是一种安全处理器(安全芯片或安全的中央处理器)可检测其电平变化的信号线，当中央处理器(Central Processing Unit，CPU)检测到该信号线上的电平与设定电平值不一致时，CPU将触发安全机制，擦除密钥及其他敏感信息，但由于该防护机制较为复杂，绕线工艺技术难度高，因此难以实现，而且成本极高。

现有技术还存在另外一种防护机制，通过开关电路把信号接入时钟发生系统，一旦外部有探测设备接入则信号线上的寄生电容发生变化，从而导致时钟发生系统的输出频率改变，处理器通过判断时钟频率的变化来判断信号是否被探测，但由于引入了开关控制电路以及时钟发生系统导致安全性及可靠性都不高。

而且，上述的现有技术中均没有解决防止多路信号被探测的问题，一次仅能防止一个信号被探测，探测效率极低。

因此，提供一种可以实现防止多路敏感信号被探测以提高探测效率，且保证其安全性和可靠性的技术方案是亟待解决的技术问题。

实用新型内容

为了解决现有技术的缺陷和不足，本实用新型实施例提供一种防信息泄密电路和一种POS机。

本公开至少一个实施例提供一种防信息泄密电路，所述防信息泄密电路包括：多个待检测模块、通道建立模块、至少一个电路检测模块及处理器；所述多个待检测模块与所述通道建立模块连接，所述通道建立模块与所述电路检测模块连接，用于建立所述待检测模块与所述电路检测模块之间的信号传输通道；所述电路检测模块与所述处理器连接，用于检测所述待检测模块输出的待检测信号的状态，并根据所述待检测信号的状态输出检测结果；所述处理器在所述检测结果为所述待检测模块输出的待检测信号的状态为异常状态时进行安全处理。

通过通道建立模块建立多个待检测模块与至少一个电路检测模块的信号传输通道，且每个电路检测模块通过所述通道建立模块与每个所述待检测模块连接，至少一个电路检测模块用于检测多路待检测信号，通道建立模块对接入的待检测信号进行输出，以使得电路检测模块对待检测信号进行检测，电路结构简单，成本低；另外，在电路检测模块的数量为多个时，本实施例可根据通道建立模块输出的待检测信号数量对应设置电路检测模块的个数，以确保对通道建立模块输出的待检测信号全部进行电路检测。

可选地，本公开至少一个实施例提供的电路检测模块和处理器设置在所述防信息泄密电路的安全区域。

在本实施例中，通过将电路检测模块和处理器设置在安全区域，使得处于安全区域的电路检测模块和处理器在待检测信号被探测时，无需担心电路检测模块和处理器的安全问题，进一步的提高了防信息泄密电路的可靠性和安全性。

可选地，本公开至少一个实施例提供的电路检测模块包括多个电路检测单元，每个所述电路检测单元通过所述通道建立模块与每个所述待检测模块连接。

可选地，本公开至少一个实施例提供的通道建立模块包括多个通道建立单元，每个所述通道建立单元与所述电路检测模块以及所述待检测模块连接。

可选地，本公开至少一个实施例提供的通道建立单元包括隔离电阻，其中所述隔离电阻的第一端与所述待检测模块连接，所述隔离电阻的第二端与所述电路检测模块连接。

在本实施例中，采用隔离电路作为通道建立单元的实现方式，不但可以建立待检测模块和电路检测模块之间的信号通路，还可通过设置隔离电阻的不同的阻值降低多路待检测信号传输之间的相互影响。

可选地，本公开至少一个实施例提供的通道建立单元包括单刀单掷开关，其中所述单刀单掷开关的第一端与所述待检测模块连接，所述单刀单掷开关的第二端与所述电路检测模块连接。

可选地，本公开至少一个实施例提供的通道建立模块包括信号切换开关芯片，所述信号切换开关芯片的输入端与所述待检测模块连接，所述信号切换开关芯片的输出端与所述电路检测模块连接。

可选地，本公开至少一个实施例提供的通道建立模块包括单刀多掷开关，其中所述单刀多掷开关的第一端与多个所述待检测模块连接，所述单刀多掷开关的第二端与所述电路检测模块连接。

可选地，本公开至少一个实施例提供的电路检测单元包括第一电压生成单元、与所述第一电压生成单元连接的第一比较单元，其中所述第一比较单元连接所述主处理器。

可选地，本公开至少一个实施例提供的电路检测单元还包括第二电压生成单元、与所述第二电压生成单元连接的第二比较单元、以及与所述第二比较单元和所述第一比较单元连接的异或单元，所述异或单元与所述处理器连接。

本公开至少一个实施例还提供一种POS机，包括本公开任一实施例所述的防信息泄密电路。

上述的防信息泄密电路通过设置有多个待检测模块，通道建立模块，至少一个电路检测模块及处理器，其中多个待检测模块用于输出多路待检测信号，通道建立模块将待检测模块输出的待检测信号输出至电路检测模块，当需要防止多路待检测信号被探测时，电路检测模块对任一个待检测模块的待检测信号进行电路检测，即可实现防止多路待检测信号被探测，提高待检测信号的检测效率，电路结构简单、成本低，且安全性和可靠性高。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的防信息泄密电路的一种模块原理框图。

图2为本实用新型实施例提供的防信息泄密电路的另一种模块原理框图。

图3为本实用新型实施例提供的防信息泄密电路的再一种模块原理框图。

图4为本实用新型实施例提供的防信息泄密电路的又一种模块原理框图。

图5为本实用新型实施例提供的防信息泄密电路的其他一种模块原理框图。

图6为本实用新型实施例提供的防信息泄密电路的通道建立模块的一种示例电路结构图。

图7为本实用新型的一个实施例提供的防信息泄密电路的电路检测单元的一个具体实施方式涉及的部分结构示意图。

图8为本实用新型的一个实施例提供的防信息泄密电路的电路检测单元的另一个具体实施方式涉及的部分结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

如图1所示，本实用新型的一个实施例公开一种防信息泄密电路00，防信息泄密电路00包括：多个待检测模块10、通道建立模块20、至少一个电路检测模块30(图中以两个为例进行说明)及处理器40。

其中，多个待检测模块10，用于输出待检测信号；通道建立模块20与待检测模块10以及电路检测模块30连接，用于建立待检测模块10与电路检测模块30之间的信号传输通道。电路检测模块30，与处理器40连接，用于检测待检测模块10输出的待检测信号的状态，并根据待检测信号的状态输出检测结果；处理器40在检测结果为待检测模块输出10的待检测信号的状态为异常状态时进行安全处理。

具体实施例中，待检测模块10输出的待检测信号是防信息泄密电路中涉及的敏感信息、敏感程序或者是用户移动支付时，待检测模块10输出的敏感信息或者敏感数据；当外部探针、探测设备探测等硬件探测设备或者软件探测程序对待检测模块10进行探测时，待检测模块10的负载电容会发生变化，传输待检测信号的信号线上的负载电容也会发生变化，待检测模块10的负载电容变化或传输待检测信号的信号线上的负载电容变化会导致待检测信号的状态发生变化，电路检测模块30根据待检测信号的状态变化进行处理输出检测结果，处理器40在检测结果为待检测模块10输出的待检测信号的状态为异常状态时进行安全处理。

呈上述，处理器40的安全处理例如包括擦除密钥等其他敏感信息，断开电源关机处理等，并且处理器40根据待检测信号的状态异常的触发信号进行预设的安全处理操作属于常规手段；需要说明的是，在本实施例中，处理器40可以采用中央处理器、ARM处理器、现场可编程门阵列处理器、微处理器等具有数字逻辑处理能力的处理器件实现。

通过通道建立模块建立多个待检测模块与至少一个电路检测模块的信号传输通道，且每个电路检测模块通过所述通道建立模块与每个所述待检测模块连接，至少一个电路检测模块用于检测多路待检测信号，通道建立模块对接入的待检测信号进行输出，以使得电路检测模块对待检测信号进行检测，电路结构简单，成本低；另外，在电路检测模块的数量为多个时，本实施例可根据通道建立模块输出的待检测信号数量对应设置电路检测模块的个数，以确保对通道建立模块输出的待检测信号全部进行电路检测，提高了待检测信号的检测效率。

作为本实用新型的一个实施方式，如图2所示，电路检测模块30和处理器设置40在防信息泄密电路00的安全区域；此外，如图2所示，待检测模块10和通道建立模块20设置在防信息泄密电路00的常规区域。

其中，在本实施例中，防信息泄密电路00的安全区域指的是防信息泄密电路中进行了安全处理或者安全设置的区域，其具体实现原理与过程可参考现有技术，此处不再赘述；另外，防信息泄密电路00的常规区域指的是防信息泄密电路中没有进行安全处理或者安全设置的区域，由于没有进行安全处理，因此该常规区域也可以称之为非安全区域，并且该常规区域可以根据防信息泄密电路的电路布局进行设置，其布局设置可参考现有技术，此处不再赘述。

需要说明的是，在本实用新型中，仅仅以图2为例对防信息泄密电路00的安全区域和非安全区域进行示例说明，其并不对安全与区域与非安全区域进行限制，另外，其他实施例中虽然没有对防信息泄密电路00的安全区域和非安全区域进行示出，但是其可参考图2所示，此次不再赘述。

在本实施例中，通过将电路检测模块30和处理器40设置在安全区域，使得处于安全区域的电路检测模块30和处理器40在待检测信号被探测时，无需担心电路检测模块30和处理器40的安全问题，进一步的提高了防信息泄密电路的可靠性和安全性。

作为本实用新型的一个实施方式，如图2所示，通道建立模块20包括多个通道建立单元201，每个通道建立单元201与电路检测单元301以及待检测模块10连接。

在本实用新型的一个实施例中，如图3所示，每个通道建立单元201例如为隔离电阻2013，隔离电阻2013的第一端与待检测模块10连接，隔离电阻2013的第二端与电路检测模块30连接，通过对电路检测模块30的复用实现对多个待检测信号的处理，通过设置隔离电阻的不同的阻值可降低多路待检测信号传输之间的相互影响。

在本实用新型的另一实施例中，如图4所示，电路检测模块30例如还包括多个电路检测单元301，隔离电阻2013的第一端与待检测模块10连接，隔离电阻2013的第二端与电路检测单元301连接，其中电路检测单元301的数量与待检测模块10的数量对应，确保对每一个待检测信号均进行及时响应处理。

在本实用新型的其他实施例中，如图5所示，通道建立单元201例如为单刀单掷开关2012，电路检测模块30例如包括多个电路检测单元301，单刀单掷开关2012的第一端与待检测模块10连接，单刀单掷开关的第二端与电路检测单元301连接，通过控制单刀单掷2012开关的导通，从而控制待检测模块10与电路检测单元301的信号传输通道导通，需要说明的是，对于通道建立单元201不限于本实用新型所举出的例子。

在本实用新型的一个实施例中，通道建立模块20例如为信号切换芯片，信号切换开关芯片的输入端与待检测模块10连接，信号切换开关芯片的输出端与电路检测模块30连接，通过对接入的多路待检测信号进行信号开关切换，以实现接入多路待检测信号中的不同待检测信号的目的，信号切换开关芯片的工作原理参考现有技术，在此不再赘述。

在本实用新型的其他实施例中，如图6所示，通道建立模块20例如为单刀多掷开关200，电路检测模块30例如包括多个电路检测单元301，单刀多掷开关200的第一端与多个待检测模块10连接，单刀多掷开关200的第二端与电路检测单元301连接，通过对单刀多掷开关200进行控制，可实现接入多路待检测信号中的不同待检测信号的目的。

进一步的，作为本实用新型一种实施方式，如图2所示，每个电路检测模块30包括多个电路检测单元301，每个电路检测单元301通过通道建立模块20与每个待检测模块10连接。本实用新型对电路检测模块30中的电路检测单元301的数量不做限定。优选地，电路检测单元301的数量为小于或等于待检测模块10的数量。

进一步地，作为本实用新型一种实施方式，如图7所示，电路检测单元301包括第一电压生成单元3011和第一比较单元3012。

具体地，第一电压生成单元3011包括第一电阻R1和第二电阻R2，第一电阻R1的第一端与第一电源VAA连接，第一电阻R1的第二端和第二电阻R2的第一端共接后构成第一电压生成单元3011的输出端，第二电阻R2的第二端与电源地连接。

具体地，第一比较单元3012根据待检测信号和第一电压生成单元3011生成的第一参考电压生成第一方波信号，处理器40根据第一方波信号判断待检测信号是否被探测，具体可根据第一方波信号的高电平时长判断待检测信号是否被探测，当高电平时长大于预设阈值时，则为待检测信号的状态为异常状态，即待检测模块输出的待检测信号被探测。其中，处理器40可以包括微处理器。微处理器可带内部受保护的寄存器或存储器，存储器可以为随机存取存储器(Random Access Memory，RAM)。

在本实用新型的其他实施例中，作为本实用新型一种实施方式，如图8所示，电路检测单元301包括第一电压生成单元3011、第一比较单元3012、第二电压生成单元3021、第二比较单元3022、异或单元XOR1。

具体的，第一电压生成单元3011用于生成第一参考电压；第一比较单元3012与第一电压生成单元3011连接，用于根据待检测信号和第一参考电压生成第一方波信号；第二电压生成单元3021用于生成第二参考电压；第二比较单元3022与第二电压生成单元3021连接，用于根据待检测信号和第二参考电压生成第二方波信号；异或单元XOR1与第一比较单元3012和第二比较单元3022连接，用于根据第一方波信号和第二方波信号生成第三方波信号；处理器40与异或单元XOR1连接，具体用于根据第三方波信号的高电平时长判断待检测信号是否被探测。

具体地，当第三方波信号的高电平时长大于第一时间阈值或小于第二时间阈值时，处理器40判断待检测信号被探测；当第三方波信号的高电平时长不位于第一时间阈值和第二时间阈值之间时，处理器40判断待检测信号未被探测。

通过异或单元XOR1根据第一方波信号和第二方波信号生成第三方波信号，处理器40可以根据第三方波信号的高电平时长判断待检测信号是否被探测，简化了软件的算法。且微处理器只需要一路通用输入输出端口来连接输入信号，故节约了微处理器的端口资源。

在本实施例中，第一比较单元3012根据待检测信号和第一电压生成单元3011生成的第一参考电压生成第一方波信号；第二比较单元3022根据待检测信号和第二电压生成单元3021生成的第二参考电压生成第二方波信号；异或单元根据第一方波信号和第二方波信号生成第三方波信号，使得处理器可根据第三方波信号的高电平时长判断待检测信号的信号线上的负载电容发生变化，进而判定待检测信号是否被探测，其电路结构简单、成本低，安全性和可靠性高，且可对多路待检测信号进行检测，提升了检测效率。

具体地，第一电压生成单元3011包括第一电阻R1和第二电阻R2，第一电阻R1的第一端与第一电源VAA连接，第一电阻R1的第二端和第二电阻的第一端共接后构成第一电压生成单元3011的输出端，第二电阻R2的第二端与电源地连接。

第二电压生成单元3021包括第三电阻R3和第四电阻R4，第三电阻R3的第一端与第二电源VBB连接，第三电阻R3的第二端和第四电阻R4的第一端共接后构成第二电压生成单元3021的输出端，第四电阻R4的第二段与电源地连接。

其中，第一比较单元3012包括第一比较器U1，第二比较单元3022包括第二比较器U2。

在具体实施过程中，第一电阻R1和第二电阻R2对第一电源VAA进行分压并生成第一参考电压，第三电阻R3和第四电阻R4对第二电源VBB进行分压并生成第二参考电压，第一比较器U1根据待检测信号和第一参考电压生成第一方波信号；第二比较器U2根据待检测信号和第二参考电压生成第二方波信号。

以下结合工作原理对图1、图5和图8所示的作进一步说明：

在具体实施过程中，当外部探针或者探测设备探测待检测信号时，当外界有探测设备对信号进行探测时，待检测模块10以及待检测模块10输出的待检测信号在信号线上的负载电容会发生变化，因此电路检测模块30可对待检测模块10输出的待检测信号进行检测，以获取检测结果。

例如如图5所示，电路检测模块30包括多个电路检测单元301，当其中一个电路检测单元301对某路待检测信号进行检测时，连接在该电路检测单元301与输出该路待检测信号的待检测模块10之间的单刀单掷开关2012闭合，以建立电路检测单元301与输出该路待检测信号的待检测模块10之间的信号通路，以便于电路检测单元301待检测信号进行检测；需要说明的是，当多个电路检测单元301对多路待检测信号进行检测时，则连接在每一个电路检测单元301与输出的待检测信号的待检测模块之间的单刀单掷开关2012。

进一步的，经由单刀单掷开关2012将状态发生变化的待检测信号发送至电路检测单元301，电路检测单元301的第一电压生成单元3011用于生成第一参考电压，第一比较单元3012用于根据待检测信号和第一参考电压生成第一方波信号；第二电压生成单元3021用于生成第二参考电压，第二比较单元3022用于根据待检测信号和第二参考电压生成第二方波信号；异或单元XOR1用于对第一方波信号和第二方波信号进行异或运算生成第三方波信号，由于第三方波信号的高电平时长即为检测信号的上升沿时间和待检测信号的下降沿时间，故处理器40可以根据第三方波信号的高电平时长判断被检测信号是否被探测。

具体地，当第三方波信号的高电平时长大于第一时间阈值或小于第二时间阈值时，处理器40判断待检测信号被探测；当第三方波信号的高电平时长不位于第一时间阈值和第二时间阈值之间时，处理器40判断待检测信号未被探测。

在本实施例中，通过异或单元XOR1根据第一方波信号和第二方波信号生成第三方波信号，处理器40可以根据第三方波信号的高电平时长判断待检测信号是否被探测，简化了软件的算法。且微处理器只需要一路通用输入输出端口来连接输入信号，故节约了微处理器的端口资源。

进一步的，本实用新型还提供了一种POS机，该POS机包括前述的防信息泄密电路00，因此该POS机的工作原理可参考图1至图6所述，此处不再赘述。

上述的电路一种防信息泄密电路通过设置有多个待检测模块、通道建立模块、至少一个电路检测模块及处理器，多个待检测模块与至少一个电路检测模块通过通道建立模块连接，其中多个待检测模块用于输出多路待检测信号，通道建立模块将待检测模块输出的待检测信号输出至电路检测模块，当需要防止多路待检测信号被探测时，电路检测模块对任一个待检测模块的待检测信号进行电路检测，即可实现防止多路待检测信号被探测，提高待检测信号的检测效率，电路结构简单、成本低，且安全性和可靠性高。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种防信息泄密电路，其特征在于，所述防信息泄密电路包括：

多个待检测模块、通道建立模块、至少一个电路检测模块及处理器；

所述多个待检测模块与所述通道建立模块连接；

所述通道建立模块与所述电路检测模块连接，用于建立所述待检测模块与所述电路检测模块之间的信号传输通道；

所述电路检测模块，与所述处理器连接，用于检测所述待检测模块输出的待检测信号的状态，并根据所述待检测信号的状态输出检测结果；

所述处理器在所述检测结果为所述待检测模块输出的待检测信号的状态为异常状态时进行安全处理。

2.如权利要求1所述的防信息泄密电路，其特征在于，所述电路检测模块和所述处理器设置在所述防信息泄密电路的安全区域。

3.如权利要求1或2所述的防信息泄密电路，其特征在于，每个所述电路检测模块包括多个电路检测单元，每个所述电路检测单元通过所述通道建立模块与每个所述待检测模块连接。

4.如权利要求1或2所述的防信息泄密电路，其特征在于，所述通道建立模块包括多个通道建立单元，每个所述通道建立单元与所述电路检测模块以及所述待检测模块连接。

5.如权利要求4所述的防信息泄密电路，其特征在于，所述通道建立单元包括隔离电阻，所述隔离电阻的第一端与所述待检测模块连接，所述隔离电阻的第二端与所述电路检测模块连接。

6.如权利要求4所述的防信息泄密电路，其特征在于，所述通道建立单元包括单刀单掷开关，所述单刀单掷开关的第一端与所述待检测模块连接，所述单刀单掷开关的第二端与所述电路检测模块连接。

7.如权利要求1或2所述的防信息泄密电路，其特征在于，所述通道建立模块包括信号切换开关芯片，所述信号切换开关芯片的输入端与所述待检测模块连接，所述信号切换开关芯片的输出端与所述电路检测模块连接。

8.如权利要求1或2所述的防信息泄密电路，其特征在于，所述通道建立模块包括单刀多掷开关，所述单刀多掷开关的第一端与多个所述待检测模块连接，所述单刀多掷开关的第二端与所述电路检测模块连接。

9.如权利要求3所述的防信息泄密电路，其特征在于，所述电路检测单元包括第一电压生成单元、与所述第一电压生成单元连接的第一比较单元，其中所述第一比较单元连接所述处理器。

10.一种POS机，其特征在于，包括权利要求1-9任意一项所述的防信息泄密电路。

Images