DE102008036422A1 - Halbleiter-Chip mit Prüfeinrichtung - Google Patents

Halbleiter-Chip mit Prüfeinrichtung Download PDF

Info

Publication number
DE102008036422A1
DE102008036422A1 DE102008036422A DE102008036422A DE102008036422A1 DE 102008036422 A1 DE102008036422 A1 DE 102008036422A1 DE 102008036422 A DE102008036422 A DE 102008036422A DE 102008036422 A DE102008036422 A DE 102008036422A DE 102008036422 A1 DE102008036422 A1 DE 102008036422A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
test logic
test
chip
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008036422A
Other languages
English (en)
Inventor
Marcus Janke
Peter Dr. Laackmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102008036422A priority Critical patent/DE102008036422A1/de
Publication of DE102008036422A1 publication Critical patent/DE102008036422A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Die vorliegende Erfindungzeigt einen Halbleiter-Chip mit einer Testlogik und mit im Randbereich des elektronischen Bauelements vorhandenen Randstrukturen, wobei die vorhandenen Randstrukturen als elektrische Leitung nutzbar sind und mit der Testlogik verbunden sind.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiter-Chip mit einer Testlogik und im Randbereich des Halbleiter-Chips vorhandenen Randstrukturen.
  • Beim Einsatz von Halbleiter-Chips in bestimmten technischen Gebieten, beispielsweise beim Einsatz von Halbleiterchips in Reisedokumenten, Kreditkarten, Gesundheitskarten oder TV-Verschlüsselungskarten ist es von größter Bedeutung, dass die Halbleiter-Chips fehlerfrei arbeiten. Eine Mindestanforderung besteht darin, dass die Halbleiter-Chips Fehlfunktionen des eigenen Systems erkennen können und bei deren Auftreten sich in einen definierten Zustand versetzen können.
  • Dies wird heute beispielsweise dadurch erreicht, dass bestimmte Systemkomponenten mehrfach vorgesehen werden und sich gegenseitig überwachen. Dies macht ein solches System groß und teuer.
  • Bekannt bei gegen Angriffe geschützten Halbleiter-Chips sind sogenannte „Active-Shields”, die mittels einer implementierten Logikschaltung überwacht werden. Üblicherweise besteht ein „Active-Shield” aus einem mäanderförmig über der Oberfläche des Halbleiter-Chip verlaufenden elektrischen Leiter zum Schutz vor Angriffen von außen. Dieses „Active-Shield” bedeckt jedoch nahezu den gesamten Halbleiter-Chip, und dessen Überwachung ist zeit- und rechenintensiv. Beispielsweise ist ein Active-Shield als Schutz gegen Lichtangriffe einsetzbar.
  • Auch beim Zerschneiden der Wafer in die einzelnen Halbleiter-Chips, dem sogenannten „Sägen”, kommt es immer wieder zu den sogenannten Sägeausbrüchen, durch die die Halbleiter-Chips in ihrer korrekten Funktionsweise gestört werden können. Ein Nachweiß einer solchen Funktionsstörung ist allerdings nur durch langwierige und kostenintensive Tests – beispielsweise Scan-Ketten-Tests oder Analyse-Tests bei Full-Custom-Blöcken – möglich. Die genannten Tests sind standardisierte Verfahren zum Testen digitaler und analoger Bausteine in der Elektronik.
  • Aus der EP 1486791 ist ein Halbleiterchip bekannt, der mittels einer zusätzlichen implementierten Überwachungseinrichtung und einer zusätzlichen Testsignalleitung den Halbleiterchip auf mechanische Beschädigungen hin überwacht.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, mit möglichst geringem zusätzlichem technischen Aufwand, möglichst kostenneutral, nachzuweisen, dass die korrekte Funktionsweise eines Halbleiter-Chips gegeben ist.
  • Diese Aufgabe wird durch die Merkmale des unabhängigen Anspruchs 1 gelöst. Die abhängigen Ansprüche beschreiben jeweils vorteilhafte Ausprägungen der vorliegenden Erfindung.
  • Ein erfindungsgemäßer Halbleiter-Chip ist mit einer Testlogik und einer im Randbereich des Halbleiter-Chips vorhandenen und als Angriffschutz dienende Randstrukturen ausgestattet, wobei die vorhandenen Randstrukturen als elektrische Leitung nutzbar sind und mit der Testlogik verbunden sind.
  • Vorteilhafterweise kann bei dem Halbleiter-Chip die elektrische Leitung aus einer als Angriffschutz dienenden Leiterbahn bestehen, die auf mehreren Metallisierungsebenen aufgebracht ist und mittels Via's durchkontaktiert ist.
  • Bei dem Halbleiter-Chip ist vorteilhafterweise mittels der Testlogik überprüfbar, ob die als elektrische Leitung dienenden vorhandenen Randstrukturen unterbrochen sind.
  • In dem Halbleiter-Chip kann die elektrische Leitung einen solchen Verlauf aufweisen, dass sie bei einer mechanischen Beschädigung des Chips mitbeschädigt wird.
  • In dem Halbleiter-Chip kann die elektrische Leitung einen solchen Verlauf aufweisen, dass sie durch Bruch, Riss oder starke Verformung des Halbleiter-Chip durchtrennt wird.
  • Vorteilhafterweise kann der Halbleiter-Chip mittels der Testlogik einen Shield-Test über die elektrische Leitung durchführen.
  • Der Halbleiter-Chip kann vorteilhafterweise so eingerichtet sein, dass das durch die Testlogik ermittelte Ergebnis der Prüfung abspeicherbar ist. Damit ist das Ergebnis zu jedem Zeitpunkt abrufbar.
  • Ein Ausführungsbeispiel der Erfindung ist in der 1 dargestellt und wird im Nachfolgenden erläutert.
  • 1 stellt eine vorteilhafte Ausgestaltung eines elektronischen Bauelements mit einer Testlogik und vorhandenen Randstrukturen dar.
  • In der 1 sind nur die Testlogik 2 und die vorhandene Randstruktur 3 dargestellt. Der Halbleiter-Chip enthält darüber hinaus diverse weitere, in der 1 nicht dargestellte Komponenten, wie beispielsweise CPU, Speicherbausteine, diverse Peripherieeinheiten etc. Ein Halbleiter-Chip 1 umfasst eine Schaltung mit einer Testlogik 2 und eine vorhandene Randstruktur 3, die als elektrische Leitung nutzbar ist.
  • Eine vorhandene Randstruktur 3 kann in einer Ausführungsform eine metallene ringförmig am Rand des Halbleiter-Chip verlaufende Struktur sein, die üblicherweise als Lichtschutz auf dem Halbleiter-Chip aufgebracht ist, um Angriffe mit Licht zu erschweren. Dieser Lichtschutz ist üblicherweise auf mehreren Metallisierungsebenen aufgebracht und mittels Vias (Vertical Interconnect Access) durchkontaktiert. Diese ringförmige Struktur wird in der vorliegenden Ausführungsform als elektrische Leitung 3 genutzt, um einen Bruch, Riss oder starke Verformung oder sonstige Beschädigungen durch innere oder äußere Einwirkungen zu detektieren. Dabei ist die elektrische Leitung 3 auf dem Halbleiter-Chip 1 so angebracht, dass sie bei Auftreten einer der genannten Einwirkungen beschädigt oder durchtrennt wird. Die elektrische Leitung 3 ist mit einer Schaltung mit einer Testlogik 2 verbunden. In der Testlogik 2 kann beispielsweise ein sogenannter „Shield-Test” implementiert sein, der üblicherweise verwendet wird um Angriffe von Außen mittels eines „Active-Shield” zu erkennen. Der „Shield-Test” erkennt im „Active-Shield” auftretende Spannungsänderungen, Beschädigunen, oder auch Durchtrennungen. Somit kann der „Shield-Test” zur Überwachung der elektrischen Leitung 2 genutzt werden. In der vorliegenden Ausführungsform kann ein Halbleiter-Chip 1 mittels eines „Shield-Test” in einer Testlogik 2 erkennen, ob eine mit der Testlogik verbundene elektrische Leitung 3 durch innere oder äußere Einwirkung beschädigt ist. Das Ergebnis dieser Prüfung kann in einem Datenspeicher des Halbleiter-Chips abgelegt werden und ist somit jederzeit abrufbar. Weitere Testroutinen zur Erkennung von Spannungsänderungen neben dem beschriebenen „Shield-Test” einer Testlogik 2 sind in anderen vorteilhaften Ausgestaltungen der vorliegenden Erfindung denkbar, werden hier aber nicht weiter erläutert.
    • 1
    Halbleiter-Chip
    2
    Testlogik
    3
    Vorhandene Randstrukturen/elektrische Leitung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 1486791 [0006]

Claims (7)

  1. Halbleiter-Chip (1) mit einer Testlogik (2) und mit im Randbereich des Halbleiter-Chips (1) als Angriffschutz dienenden Randstrukturen, wobei die als Angriffschutz dienenden Randstrukturen als elektrische Leitung (3) nutzbar sind und mit der Testlogik (2) verbunden sind.
  2. Halbleiter-Chip gemäß Anspruch 1, wobei die elektrische Leitung aus einer als Angriffschutz dienenden Leiterbahn besteht, die auf mehreren Metallisierungsebenen aufgebracht ist und mittels Via's durchkontaktiert ist.
  3. Halbleiter-Chip (1) gemäß Anspruch 1 oder 2, wobei mittels der Testlogik (2) überprüfbar ist, ob die elektrische Leitung (3) unterbrochen ist.
  4. Halbleiter-Chip (1) gemäß Anspruch 1, 2 oder 3, wobei die elektrische Leitung einen solchen Verlauf aufweist, dass sie bei einer mechanischen Beschädigung des Halbleiter-Chip mitbeschädigt wird.
  5. Halbleiter-Chip (1) gemäß Anspruch 1, 2 oder 3, wobei die elektrische Leitung einen solchen Verlauf aufweist, dass sie durch Bruch, Riss oder starke Verformung des Halbleiter-Chips durchtrennbar ist.
  6. Halbleiter-Chip (1) gemäß einem der vorhergehenden Ansprüche, wobei mittels der Testlogik (2) ein Shield Test durchführbar ist.
  7. Halbleiter-Chip (1) gemäß einem der vorhergehenden Ansprüche, wobei das durch die Testlogik (2) ermittelte Ergebnis der Prüfung abspeicherbar ist.
DE102008036422A 2008-08-05 2008-08-05 Halbleiter-Chip mit Prüfeinrichtung Ceased DE102008036422A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008036422A DE102008036422A1 (de) 2008-08-05 2008-08-05 Halbleiter-Chip mit Prüfeinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008036422A DE102008036422A1 (de) 2008-08-05 2008-08-05 Halbleiter-Chip mit Prüfeinrichtung

Publications (1)

Publication Number Publication Date
DE102008036422A1 true DE102008036422A1 (de) 2010-02-11

Family

ID=41501143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008036422A Ceased DE102008036422A1 (de) 2008-08-05 2008-08-05 Halbleiter-Chip mit Prüfeinrichtung

Country Status (1)

Country Link
DE (1) DE102008036422A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102291B4 (de) 2016-02-10 2023-11-09 Infineon Technologies Ag Halbleiterchip mit bruchdetektion

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0169941A1 (de) * 1984-07-31 1986-02-05 Siemens Aktiengesellschaft Monolithisch integrierte Halbleiterschaltung
WO2000067319A1 (de) * 1999-05-03 2000-11-09 Infineon Technologies Ag Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels
US6201296B1 (en) * 1996-09-23 2001-03-13 Siemens Aktiengesellschaft Semiconductor chip with protection against analyzing
US20030218475A1 (en) * 2000-09-11 2003-11-27 Berndt Gammel Circuit configuration and method for detecting an unwanted attack on an integrated circuit
US6798234B2 (en) * 2000-08-21 2004-09-28 Infineon Technologies Ag Apparatus for protecting an integrated circuit formed in a substrate and method for protecting the circuit against reverse engineering
EP1486791A1 (de) 2003-06-11 2004-12-15 Infineon Technologies AG Halbleiter-Chip mit einer Überwachungseinrichtung auf mechanische Schäden
WO2005069210A1 (fr) * 2003-12-29 2005-07-28 Commissariat A L'energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
DE102005042790A1 (de) * 2005-09-08 2007-03-22 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US7397103B2 (en) * 2005-09-28 2008-07-08 Agere Systems, Inc. Semiconductor with damage detection circuitry

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0169941A1 (de) * 1984-07-31 1986-02-05 Siemens Aktiengesellschaft Monolithisch integrierte Halbleiterschaltung
US6201296B1 (en) * 1996-09-23 2001-03-13 Siemens Aktiengesellschaft Semiconductor chip with protection against analyzing
WO2000067319A1 (de) * 1999-05-03 2000-11-09 Infineon Technologies Ag Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels
US6798234B2 (en) * 2000-08-21 2004-09-28 Infineon Technologies Ag Apparatus for protecting an integrated circuit formed in a substrate and method for protecting the circuit against reverse engineering
US20030218475A1 (en) * 2000-09-11 2003-11-27 Berndt Gammel Circuit configuration and method for detecting an unwanted attack on an integrated circuit
EP1486791A1 (de) 2003-06-11 2004-12-15 Infineon Technologies AG Halbleiter-Chip mit einer Überwachungseinrichtung auf mechanische Schäden
WO2005069210A1 (fr) * 2003-12-29 2005-07-28 Commissariat A L'energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
DE102005042790A1 (de) * 2005-09-08 2007-03-22 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US7397103B2 (en) * 2005-09-28 2008-07-08 Agere Systems, Inc. Semiconductor with damage detection circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102291B4 (de) 2016-02-10 2023-11-09 Infineon Technologies Ag Halbleiterchip mit bruchdetektion

Similar Documents

Publication Publication Date Title
DE102008053702A1 (de) Schaltungsanordnung zum Schutz von elektronischen Einrichtungen gegen fehlerhafte Logikspannungen
DE102014115800B4 (de) Elektronischer Sicherheitspfad
EP2745179B1 (de) Basiselement zur aufnahme eines überspannungsschutzmoduls und modulares bussystem
DE102017107277A1 (de) Anordnung und Verfahren zur Aktualisierung einer Steuersoftware in einem Hochvolt-Steuergerät
EP2976811A1 (de) Klemmenblockanordnung
DE102016102291A1 (de) Halbleiterchip mit bruchdetektion
DE102020003878A1 (de) Hochvolt-Bordnetz für ein zumindest teilweise elektrisch betriebenes Kraftfahrzeug, sowie Verfahren
DE102013213848A1 (de) Abdeckung für Batterien
DE102014103420A1 (de) Sicherheitsprüfanordnung und Verfahren zu deren Betrieb
DE202009008896U1 (de) Temperatur Überwachung System für elektrische Anlagen
DE102008036422A1 (de) Halbleiter-Chip mit Prüfeinrichtung
DE102005042790B4 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
DE102016123917A1 (de) Elektronik-Baugruppe
DE102014204922A1 (de) System, insbesondere Batteriesystem, mit Potentialausgleichselement
DE102017127701B4 (de) Schmelzsicherung mit Beschleunigungssensor
EP2191539A2 (de) Anschlussmodul, stromsammelmodul und daraus gebildete baugruppe für einen vorsammler einer photovoltaikanlage
DE102013224060A1 (de) Erschweren von optischem Reverse Engineering
DE102012210620A1 (de) Verfahren zum Überwachen einer Trenneinrichtung, insbesondere eines Servicesteckers oder einer Servicesteckbuchse, in einem Batteriesystem, sowie entsprechendes Überwachungsgerät
DE102016109523A1 (de) Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte
DE102012103929B4 (de) Fehlerstromanzeiger für elektrische Schaltanlagen
EP3154116A1 (de) Vorrichtung zur erhöhung der sicherheit beim gebrauch von batteriesystemen
DE602005003583T2 (de) Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte
EP0920659B1 (de) Gegen äussere eingriffe gesicherte halbleiterschaltung
DE102012109979A1 (de) Schutzschaltungsanordnung und Verfahren zum Schutz einer elektrischen Schaltungseinrichtung sowie Vorrichtung mit der zu schützenden Schaltung und der Schutzschaltungsanordnung
DE102017127702A1 (de) Schmelzsicherung mit integriertem Temperatursensor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection