DE102016109523A1 - Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte - Google Patents

Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte Download PDF

Info

Publication number
DE102016109523A1
DE102016109523A1 DE102016109523.0A DE102016109523A DE102016109523A1 DE 102016109523 A1 DE102016109523 A1 DE 102016109523A1 DE 102016109523 A DE102016109523 A DE 102016109523A DE 102016109523 A1 DE102016109523 A1 DE 102016109523A1
Authority
DE
Germany
Prior art keywords
electronic component
input
terminal
output
input buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016109523.0A
Other languages
English (en)
Inventor
Takaaki Komatsu
Yasumichi SAKODA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of DE102016109523A1 publication Critical patent/DE102016109523A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10719Land grid array [LGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Ein elektronisches Bauelement, das mehrere, auf einer unteren Seite eines Gehäuses angeordnete Anschlüsse aufweist und auf einer gedruckten Leiterplatte montiert ist, umfasst mindestens einen Detektionsanschluss als einen Teil der mehreren Anschlüsse, wobei der Detektionsanschluss mit einer Masse außerhalb des elektronischen Bauelements verbunden ist, wobei der Detektionsanschluss mit einem Eingangsanschluss eines Eingabepuffers und einem Ende eines Widerstands innerhalb des elektronischen Bauelements verbunden ist, wobei das andere Ende des Widerstands mit einer Leistungsversorgung verbunden ist, und der Eingabepuffer eine mangelhafte Verbindung einer Lötstelle oder einer Fassung detektiert, indem ein erstes binäres Signal ausgegeben wird, das durch Binarisieren eines in den Eingabepuffer eingegebenen Spannungspegels unter Verwendung eines vorgegebenen Schwellenwertes erzielt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein elektronisches Bauelement, das eine Funktion zum Detektieren von Lötfehlern, Schäden oder einer Verschlechterung einer Lötstelle mit einer Platte oder einer mangelhaften Verbindung einer Fassung aufweist. Die Erfindung betrifft außerdem eine gedruckte Leiterplatte, auf der das elektronische Bauelement montiert ist.
  • 2. Beschreibung des Stands der Technik
  • Die vorliegende Erfindung betrifft ein elektronisches Bauelement, das eine Funktion zum Detektieren von Lötfehlern, Schäden oder einer Verschlechterung einer Lötstelle mit einer Platte oder einer mangelhaften Verbindung einer Fassung aufweist. Die Erfindung betrifft außerdem eine gedruckte Leiterplatte, auf der das elektronische Bauelement montiert ist.
  • Wenn ein elektronisches Bauelement eines Gehäuses, wie z. B. ein BGA (Ball-Grid-Array), ein LGA (Land-Grid-Array) und ein CSP (Chip-Size-Package), das auf einer gedruckten Leiterplatte montiert ist, einer Temperaturbelastung oder einer Erschütterung/einem Stoß ausgesetzt wird oder die Platte verformt wird, ist es bekannt, dass eine große mechanische Belastung an Eckanschlüsse und in der Nähe befindliche Anschlüsse des elektronischen Bauelements angelegt wird. Wenn eine derartige physische Belastung kontinuierlich über eine lange Zeitdauer angelegt wird, wird eine Lötstelle eines Eckanschlusses eines elektronischen Bauelements früher oder später brechen. Wenn ein Anschluss eines elektronischen Bauelements bricht, kann das System einen Ausfall erleiden, und daher ist es erforderlich, einige Maßnahmen zu ergreifen.
  • Als die einfachste Maßnahme ist eine Technik bekannt, die einen GND-Anschluss oder einen Versorgungsanschluss, von denen jeder mehr als einmal vorhanden ist, für einen Eckanschluss oder einen Anschluss in der Nähe davon einsetzt, so dass der Bruch davon nicht unmittelbar zu einer Fehlfunktion führt.
  • Als eine Technik zum Detektieren einer mangelhaften Verbindung eines Anschlusses eines elektronischen Bauelements ist eine Technik offenbart ( JP 10-011558 A ), die eine mangelhafte Verbindung eines mit einem außerhalb befindlichen Pullup-Widerstand verbundenen Anschlusses auf der Grundlage eines Potentials eines Innenanschlusses durch Hinunterziehen des Potentials mithilfe eines Transistors innerhalb des Bauelements, der einen größeren Durchlasswiderstand aufweist, bestimmt. Hierbei wird statt eines Blindanschlusses zur Detektion zum Beispiel ein tatsächlich für den Systembetrieb verwendeter Rücksetzanschluss als ein zu untersuchender Anschluss angenommen.
  • Außerdem ist ein Verfahren zum Detektieren von Lötfehlern eines IC-Anschlusses unter Verwendung eines hinaufgezogenen Anschlusses innerhalb eines elektronischen Bauelements offenbart ( JP 07-218582 A ). Eine Detektionsschaltung ist auf einer Platte außerhalb elektronischer Bauelemente angeordnet.
  • Ein Systemausfall aufgrund eines Bruchs in Eckanschlüssen kann verhindert werden, indem Eckanschlüsse einem GND-Anschluss oder einer Leistungsversorgung zugewiesen werden, von denen jeweils mehr als ein Anschluss vorhanden ist, und ein Bruch in jenen Anschlüssen beeinflusst nicht unmittelbar den Systembetrieb. Jedoch besteht keine Möglichkeit, von einem Bruchauftritt zu wissen, und wenn die Verschlechterung durch weitere mechanische Belastungen fortschreitet, können Anschlüsse, die von Eckanschlüssen verschieden sind, brechen und das System kann einen Ausfall erleiden.
  • Gemäß der in JP 10-011558 A offenbarten Technik wird außerdem eine Komponente auf der Außenseite benötigt und ein Außenanschluss wird durch einen Pullup-Widerstand betrieben, und daher ist die Impedanz hoch und eine Fehlfunktion kann in einer FA-Umgebung oder dergleichen unter dem Einfluss von Störungen auftreten. Gemäß der in JP 07-218582 A offenbarten Technik muss außerdem eine Detektionsschaltung auf der Außenseite bereitgestellt werden, was zu einem Kostenanstieg führt.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde angesichts der vorstehenden Umstände vorgenommen und ihre Aufgabe besteht darin, eine gedruckte Leiterplatte und ein elektronisches Bauelement, das eine Funktion zum Detektieren einer mangelhaften Verbindung einer Lötstelle zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte vom Anfangsstadium an, ohne eine externe Schaltung zu benötigen, aufweist, bereitzustellen.
  • Ein elektronisches Bauelement gemäß der vorliegenden Erfindung, das mehrere, auf einer unteren Seite eines Gehäuses angeordnete Anschlüsse aufweist und auf einer gedruckten Leiterplatte montiert ist, umfasst mindestens einen Detektionsanschluss als einen Teil der mehreren Anschlüsse, wobei der Detektionsanschluss mit einer Masse außerhalb des elektronischen Bauelements verbunden ist, wobei der Detektionsanschluss mit einem Eingangsanschluss eines Eingabepuffers und einem Ende eines Widerstands innerhalb des elektronischen Bauelements verbunden ist, wobei das andere Ende des Widerstands mit einer Leistungsversorgung verbunden ist, und der Eingabepuffer ein erstes binäres Signal ausgibt, das durch Binarisieren eines in den Eingabepuffer eingegebenen Spannungspegels unter Verwendung eines vorgegebenen Schwellenwertes erzielt wird.
  • Ein elektronisches Bauelement gemäß der vorliegenden Erfindung, das mehrere, auf einer unteren Seite eines Gehäuses angeordnete Anschlüsse aufweist und auf einer gedruckten Leiterplatte montiert ist, umfasst außerdem mindestens einen Detektionsanschluss als einen Teil der mehreren Anschlüsse, wobei der Detektionsanschluss mit einer Leistungsversorgung außerhalb des elektronischen Bauelements verbunden ist, wobei der Detektionsanschluss mit einem Eingangsanschluss eines Eingabepuffers und einem Ende eines Widerstands innerhalb des elektronischen Bauelements verbunden ist, wobei das andere Ende des Widerstands mit einer Masse verbunden ist, und der Eingabepuffer ein erstes binäres Signal ausgibt, das durch Binarisieren eines in den Eingabepuffer eingegebenen Spannungspegels unter Verwendung eines vorgegebenen Schwellenwertes erzielt wird.
  • Das elektronische Bauelement umfasst ferner eine Latch-Schaltung, in die das durch den Eingabepuffer ausgegebene erste binäre Signal eingegeben wird, wobei die Latch-Schaltung ein zweites binäres Signal ausgibt, einen ersten Pegel als das zweite binäre Signal ausgibt, während das von dem Eingabepuffer eingegebene erste binäre Signal auf dem ersten Pegel liegt, und die Ausgabe eines zweiten Pegels der Latch-Schaltung beibehält, nachdem das durch den Eingabepuffer ausgegebene erste binäre Signal einmal den zweiten Pegel ausgibt.
  • Das elektronische Bauelement umfasst ferner einen Rücksetzeingangsanschluss, wobei die Latch-Schaltung initialisiert wird, wenn ein Rücksetzsignal von dem Rücksetzeingangsanschluss eingegeben wird.
  • Eine gedruckte Leiterplatte, auf der das vorstehende elektronische Bauelement montiert ist, ist dadurch gekennzeichnet, dass sich mindestens ein Pad, an welches der Detektionsanschluss des elektronischen Bauelements gelötet ist, hinsichtlich der Fläche oder Form von den Pads, an die andere Anschlüsse des elektronischen Bauelements gelötet sind, unterscheidet. Gemäß der vorliegenden Erfindung ist es auf der gedruckten Leiterplatte, auf der das elektronische Bauelement montiert ist, möglich, eine mechanische Belastung des elektronischen Bauelements abzuschätzen, indem mindestens einer der Detektionsanschlüsse derart gestaltet wird, dass er leichter bricht als andere Signalanschlüsse.
  • Dies kann dadurch umgesetzt werden, dass ein Pad der Detektionsanschlüsse kleiner gestaltet wird als Pads anderer Signalanschlüsse, oder dass eine Form eines Pads der Detektionsanschlüsse von Formen von Pads anderer Signalanschlüsse verschieden gestaltet wird.
  • Gemäß der vorliegenden Erfindung können eine gedruckte Leiterplatte und ein elektronisches Bauelement, das eine Funktion aufweist, die in der Lage ist, eine mangelhafte Verbindung einer Lötstelle zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte vom Anfangsstadium an zu detektieren, ohne eine externe Schaltung zu benötigen, bereitgestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehende Aufgabe und andere Aufgaben der vorliegenden Erfindung werden aus der nachstehenden Beschreibung unter Bezugnahme auf beigefügte Zeichnungen offensichtlich werden. Es zeigen:
  • 1 ein Diagramm, welches zeigt, dass mehrere Anschlüsse an der Unterseite eines elektronischen Bauelements als BGA angeordnet sind;
  • 2A ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 1);
  • 2B ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 2);
  • 2C ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 3);
  • 2D ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 4);
  • 2E ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 5);
  • 2F ein Diagramm, das ein Anordnungsbeispiel von Detektionsanschlüssen an der Unterseite des elektronischen Bauelements zeigt (Teil 6);
  • 3A ein Diagramm, das eine Ausgestaltung einer Detektionsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt und eine normale Lötstelle ohne einen Bruch zwischen einem Detektionsanschluss und einem Pad darstellt;
  • 3B ein Diagramm, das die Ausgestaltung der Detektionsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt und einen Lötstellenbruch zwischen dem Detektionsanschluss und dem Pad darstellt;
  • 3C ein Querschnittsdiagramm, das eine mit einem Pad versehene gedruckte Leiterplatte zeigt;
  • 4A ein Diagramm, das eine andere Ausgestaltung der Detektionsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt und eine normale Lötstelle ohne einen Bruch zwischen dem Detektionsanschluss und dem Pad darstellt;
  • 4B ein Diagramm, das die andere Ausgestaltung der Detektionsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt und einen Lötstellenbruch zwischen dem Detektionsanschluss und dem Pad darstellt;
  • 5A ein Diagramm, das eine noch andere Ausgestaltung der Detektionsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt und eine normale Lötstelle ohne einen Bruch zwischen dem Detektionsanschluss und dem Pad darstellt;
  • 5B ein Diagramm, das die noch andere Ausgestaltung der Detektionsschaltung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt und einen Lötstellenbruch zwischen dem Detektionsanschluss und dem Pad darstellt;
  • 6 ein Diagramm, das Beispiel 1 einer Latch-Schaltung zeigt, die 1 beibehält, wenn 1 auch nur für einen Moment eingegeben wird;
  • 7 ein Diagramm, das Beispiel 2 der Latch-Schaltung zeigt, die 1 beibehält, wenn 1 auch nur für einen Moment eingegeben wird;
  • 8 ein Diagramm, das Beispiel 3 der Latch-Schaltung zeigt, die 0 beibehält, wenn 0 auch nur für einen Moment eingegeben wird;
  • 9 ein Diagramm, das Beispiel 4 der Latch-Schaltung zeigt, die 0 beibehält, wenn 0 auch nur für einen Moment eingegeben wird;
  • 10A ein Diagramm, das ein Beispiel einer Anschlussfläche der gedruckten Leiterplatte zeigt, und ein Diagramm, welches zeigt, dass die Größe eines Pads, an welches ein Detektionsanschluss gelötet ist, kleiner ist als jene eines Pads, mit dem ein anderer Anschluss verbunden ist, und
  • 10B ein Diagramm, das ein Beispiel der Anschlussfläche der gedruckten Leiterplatte zeigt, und ein Diagramm, das eine Ausführungsform zeigt, in der Padgrößen stufenweise verändert werden.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Ausführungsformen der vorliegenden Erfindung werden nachstehend zusammen mit den Zeichnungen beschrieben. Es werden dieselben Bezugszeichen für Komponenten, die ähnliche Funktionen aufweisen, in verschiedenen Ausführungsformen verwendet, um die nachstehende Beschreibung zu liefern.
  • <Erste Ausführungsform>
  • Die erste Ausführungsform zum Ausführen der vorliegenden Erfindung wird unter Verwendung von 1 bis 3C beschrieben. 1 veranschaulicht die Anordnung mehrerer Anschlüsse 2 auf einer unteren Seite eines Gehäuses eines elektronischen Bauelements 1 als eines BGA. Das elektronische Bauelement 1 ist ein Bauelement des Gehäuses, wie z. B. BGA, LGA oder CSP.
  • Wenn das elektronische Bauelement 1 ein BGA ist, wird der Anschluss 2 als eine in einer halbkugelförmigen Form ausgebildete Elektrode (Bump genannt) für Anschlüsse, die in einem Gitterraster an der Unterseite des Gehäuses angeordnet sind, gestaltet. Nachstehend wird ein in einer halbkugelförmigen Form ausgebildeter Anschluss einfach Anschluss 2 genannt. Eine gedruckte Leiterplatte 11 ist mit einem Pad 9 versehen. Jeder der Anschlüsse 2 des elektronischen Bauelements 1 wird an das Pad 9 gelötet, um das elektronische Bauelement 1 auf der gedruckten Leiterplatte 11 zu montieren. Das Pad 9 weist hier eine kreisförmige Form auf, kann aber auch andere Formen aufweisen.
  • Einige der Anschlüsse 2 des elektronischen Bauelements 1 sind derart ausgebildet, dass sie als Detektionsanschlüsse 3 verwendet werden, um eine mangelhafte Verbindung mit einer gedruckten Leiterplatte, auf der das elektronische Bauelement 1 montiert ist, zu detektieren. Eine beliebige Anzahl der Detektionsanschlüsse 3 kann an beliebigen Positionen der in dem elektronischen Bauelement 1 vorgesehenen mehreren Anschlüsse 2 angeordnet werden. Wie in 2A bis 2F dargestellt, befinden sich die Detektionsanschlüsse 3 wünschenswert an den Ecken, neben den mehreren Anschlüssen 2, die in einem Gitterraster an der Unterseite des elektronischen Bauelements 1 angeordnet sind. Dies liegt daran, dass es wahrscheinlicher ist, dass aufgrund von Vibrationen oder Stößen der Anschluss 2 an einer Ecke verschlechtert und beschädigt wird als die Anschlüsse 2, die an anderen Positionen angeordnet sind. Durch Bereitstellen des Detektionsanschlusses 3 in jenen Anschlüssen 2, die sich nicht auf dem Außenumfang befinden, wie zum Beispiel in der Mitte des elektronischen Bauelements 1, kann außerdem eine mangelhafte Verbindung (insbesondere Montagefehler während der Herstellung) des Anschlusses 2 auch in einer Position detektiert werden, bei der es schwierig ist, eine optische Untersuchung durchzuführen.
  • In 2A wird ein Anschluss für jede der vier Ecken als der Detektionsanschluss 3 verwendet. In 2B werden drei Anschlüsse für jede der vier Ecken als die Detektionsanschlüsse 3 verwendet. In 2C wird ein Anschluss für jede der vier Ecken als der Detektionsanschluss 3 verwendet, und zusätzlich wird ein Anschluss in der Mitte als der Detektionsanschluss 3 verwendet. In 2D werden drei Anschlüsse für jede der vier Ecken als die Detektionsanschlüsse 3 verwendet, und ferner wird ein Anschluss in der Mitte als der Detektionsanschluss 3 verwendet. In 2E wird ein Anschluss für jede der vier Ecken als der Detektionsanschluss 3 und außerdem die fünf Anschlüsse im Inneren, bei denen es schwierig ist, eine optische Untersuchung vorzunehmen, als der Detektionsanschluss 3 verwendet. In 2E werden drei Anschlüsse für jede der vier Ecken als die Detektionsanschlüsse 3 und außerdem fünf Anschlüsse im Inneren, bei denen es schwierig ist, eine optische Untersuchung vorzunehmen, als der Detektionsanschluss 3 verwendet.
  • Aus der Sicht des Detektierens von Montagefehlern des elektronischen Bauelements 1 während der Herstellung der gedruckten Leiterplatte 11 ist es außerdem wirksam, sowohl Innenanschlüsse als auch Eckanschlüsse als die Detektionsanschlüsse 3 einzusetzen. Es ist schwierig, eine Verbindung des Anschlusses 2 im Inneren optisch zu überprüfen, aber Montagedefekte können leicht mithilfe der Technik in der vorliegenden Erfindung ohne zusätzliche Kosten detektiert werden. Im Übrigen kann das elektronische Bauelement 1 direkt an die gedruckte Leiterplatte 11 gelötet werden, oder ses kann darauf über eine Fassung oder dergleichen montiert werden.
  • 3A bis 3C sind Diagramme, die die Ausgestaltung einer Detektionsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen. 3A zeigt eine normale Lötstelle ohne einen Bruch zwischen dem Detektionsanschluss 3 und dem Pad 9. 3B zeigt einen Lötstellenbruch zwischen dem Detektionsanschluss 3 und dem Pad 9. 3C ist ein Querschnittsdiagramm, das die mit dem Pad 9 versehene gedruckte Leiterplatte 11 zeigt.
  • Der Detektionsanschluss 3 ist an das Pad 9 auf der gedruckten Leiterplatte 11 gelötet und ist direkt oder über einen Widerstand (nicht dargestellt) mit einem GND-Anschluss 10 elektrisch verbunden. Der Detektionsanschluss 3 ist außerdem mit einem Eingabepuffer 7 verbunden, in dem ein Widerstand 5 mit einem Eingangsanschluss 6 innerhalb des elektronischen Bauelements 1 verbunden ist und das andere Ende des Widerstands 5 mit einer Leistungsversorgung 4 verbunden ist. Der Widerstand 5 ist ein Pullup-Widerstand. Die Leistungsversorgung 4 ist eine Leistungsversorgung, die dazu verwendet wird, die Schaltungen innerhalb des elektronischen Bauelements 1 mit Leistung zu versorgen. Die Spannung der Leistungsversorgung 4 kann zum Beispiel 5 V, 3,3 V, 2,5 V, 1,8 V, 1,5 V, 1 V oder dergleichen sein.
  • Der Eingabepuffer 7 vergleicht einen vorgegebenen Spannungsschwellenwert und den in den Eingabepuffer 7 eingegebenen Spannungspegel und gibt 0 (oder 1) am AUSGANG 8 aus, wenn die in den Eingabepuffer 7 eingegebene Spannung niedriger ist als der Schwellenwert, und gibt 1 (oder 0) aus, wenn die eingegebene Spannung höher ist als der Schwellenwert. Das heißt, ein binäres Signal wird gemäß dem in den Eingabepuffer 7 eingegebenen Spannungspegel ausgegeben. In diesem Fall ist, wenn die Verbindung des elektronischen Bauelements 1 und der gedruckten Leiterplatte 11 (Pad 9) normal ist, die Ausgabe 0 (oder 1), und wenn 1 (oder 0) vom AUSGANG 8 ausgegeben wird, wird die Verbindung als anormal ermittelt.
  • In der Entwicklung von elektronischen Bauelementen, wie z. B. FPGA, Gate Arrays und zellenbasierten ICs, sind Eingabepuffer und bidirektionale Puffer mit einem derartigen internen Pullup-Widerstand typischerweise als Standard-I/O-Zellen, die von Halbleiterherstellern bereitgestellt werden, wählbar. In den meisten Fällen kann daher eine Montagefehler-Detektionsschaltung, wie in 3A und 3B dargestellt, leicht in elektronische Bauelemente, wie z. B. FPGA, Gate Arrays und zellenbasierte ICs, ohne zusätzliche Kosten eingebaut werden.
  • 4A und 4B sind Diagramme, die eine andere Ausgestaltung der Detektionsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen. 4A zeigt eine normale Lötstelle ohne einen Bruch zwischen dem Detektionsanschluss 3 und dem Pad 9. 4B zeigt einen Lötstellenbruch zwischen dem Detektionsanschluss 3 und dem Pad 9.
  • Der Detektionsanschluss 3 ist mit einer Leistungsversorgung 12 auf der gedruckten Leiterplatte 11 direkt oder über einen Widerstand (nicht dargestellt) verbunden. Die Leistungsversorgung 12 ist auf der gedruckten Leiterplatte 11 vorhanden und liegt zum Beispiel auf 5 V, 3,3 V, 2,5 V, 1,8 V, 1,5 V, 1 V oder dergleichen. Der Detektionsanschluss 3 ist mit dem Eingabepuffer 7 verbunden, in dem der Widerstand 5 mit dem Eingangsanschluss 6 innerhalb des elektronischen Bauelements verbunden ist und das andere Ende des Widerstands 5 mit dem GND-Anschluss 10 verbunden ist. Der GND-Anschluss 10 kann außerhalb oder innerhalb des elektronischen Bauelements 1 installiert sein. Der Eingabepuffer 7 vergleicht einen vorgegebenen Spannungsschwellenwert und den in den Eingabepuffer 7 eingegebenen Spannungspegel und gibt 0 (oder 1) an den AUSGANG 8 aus, wenn die in den Eingabepuffer 7 eingegebene Spannung niedriger ist als der Schwellenwert, und gibt 1 (oder 0) aus, wenn die eingegebene Spannung höher ist als der Schwellenwert. In diesem Fall wird, wenn die Verbindung des elektronischen Bauelements 1 und der gedruckten Leiterplatte 11 normal ist, 1 (oder 0) ausgegeben, und wenn 0 (oder 1) an den AUSGANG 8 ausgegeben wird, wird die Verbindung als anormal ermittelt.
  • Bei der Entwicklung von elektronischen Bauelementen, wie z. B. FPGA, Gate Arrays und zellenbasierten ICs, können Eingabepuffer und bidirektionale Puffer mit einem derartigen internen Pulldown-Widerstand als Standard-I/O-Zellen, die von Halbleiterherstellern bereitgestellt werden, wählbar sein. In einem solchen Fall kann eine Montagefehler-Detektionsschaltung, wie in 4A und 4B dargestellt, leicht ohne zusätzliche Kosten eingebaut werden.
  • <Zweite Ausführungsform>
  • Die Grundausgestaltung der zweiten Ausführungsform der vorliegenden Erfindung ist jener der ersten Ausführungsform gleich. 5A und 5B sind Diagramme, die die Ausgestaltung der Detektionsschaltung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen. 5A zeigt eine normale Lötstelle ohne einen Bruch zwischen dem Detektionsanschluss 3 und dem Pad 9. 5B zeigt einen Lötstellenbruch zwischen dem Detektionsanschluss 3 und dem Pad 9.
  • Das elektronische Bauelement 1 umfasst ferner eine Latch-Schaltung 13, wobei ein durch den Eingabepuffer 7 ausgegebenes erstes binäres Signal (binarisiertes Signal) in die Latch-Schaltung 13 eingegeben wird und die Latch-Schaltung 13 ein zweites binäres Signal (binarisiertes Signal) ausgibt, einen ersten Pegel als das zweite binäre Signal ausgibt, während das von dem Eingabepuffer 7 eingegebene erste binäre Signal auf dem ersten Pegel liegt, einen zweiten Pegel ausgibt, wenn das erste binäre Signal auf den zweiten Pegel wechselt, und weiterhin den zweiten Pegel ausgibt, nachdem der zweite Pegel einmal ausgegeben wurde, auch wenn das erste binäre Signal auf den ersten Pegel von dem zweiten Pegel zurückkehrt. Durch Bereitstellen der Latch-Schaltung kann ein auch nur für einen Moment vorkommendes Auftreten einer mangelhaften Verbindung detektiert werden.
  • Wie vorstehend beschrieben, ist im Anschluss an den Eingabepuffer 7 die Latch-Schaltung 13 bereitgestellt, die die Ausgabe des Eingabepuffers 7 verriegelt. Es wird angenommen, dass der Ausgang der Latch-Schaltung 13 AUSGANG 14 ist. Beispiele der Latch-Schaltung 13, die 1 beibehält, wenn 1 auch nur für einen Moment eingegeben wird, sind in 6 und 7 dargestellt. Beispiele der Latch-Schaltung 13, die 0 beibehält, wenn 0 auch nur für einen Moment eingegeben wird, sind in 8 und 9 dargestellt.
  • 6 ist ein Diagramm, das Beispiel 1 der Latch-Schaltung zeigt, die 1 beibehält, wenn 1 auch nur für einen Moment eingegeben wird. Im Anfangszustand ist die Ausgabe von AUSGANG der Latch-Schaltung 0. Wie nachstehend beschrieben, wird die Latch-Schaltung initialisiert, wenn ein Rücksetzeingang (RESET) 0 wird. Bei normalen Bedingungen wird 1 vom RESET in ein AND-Gatter eingegeben und 0 wird vom EINGANG in ein OR-Gatter eingegeben. Beide Eingänge des OR-Gatters sind 0 und daher ist der Ausgang des OR-Gatters 0 und 0 wird in das AND-Gatter eingegeben. Daher ist die Ausgabe des AND-Gatters 0 und die Ausgabe von AUSGANG ist 0.
  • Wenn hierbei 1 vom EINGANG in das OR-Gatter eingegeben wird, ist die Ausgabe des OR-Gatters 1. Daher sind beide Eingänge des AND-Gatters 1 und der Ausgang des AND-Gatters ist 1. Das heißt, der Ausgang AUSGANG der Latch-Schaltung ist 1. Auch wenn die Eingabe vom EINGANG anschließend auf 0 wechselt, bleibt die Ausgabe des OR-Gatters 1, da die Ausgabe 1 des AND-Gatters in das OR-Gatter eingegeben wird. Daher sind beide Eingänge des AND-Gatters weiterhin 1 und der Ausgang des AND-Gatters behält 1 bei. Wenn daher auch nur für einen Moment 1 vom EINGANG eingegeben wird, ist der AUSGANG 1 und die Latch-Schaltung in 6 behält 1 bei.
  • Wenn in der Latch-Schaltung in 6 der Rücksetzeingang (RESET) 0 wird, liegt der Ausgang des AND-Gatters auf 0 und der Wert vom AUSGANG wird auf 0 initialisiert.
  • 7 ist ein Diagramm, das Beispiel 2 der Latch-Schaltung zeigt, die 1 beibehält, wenn 1 auch nur für einen Moment eingegeben wird. Hierbei wird eine D-Latch-Zelle als ein Schaltungselement verwendet. Der Q-Ausgang des D-Latch wird zurück in den G-Steuereingang des D-Latch eingegeben und daher bleibt, wenn der Q-Ausgang des D-Latch einmal 1 wird, der Wert des Q-Ausgangs 1, auch wenn sich der Wert des D-Eingangs ändert. Dementsprechend behält die Latch-Schaltung in 7 eine 1 als AUSGANG bei, wenn 1 auch nur für einen Moment vom EINGANG eingegeben wird.
  • 8 ist ein Diagramm, das Beispiel 3 der Latch-Schaltung zeigt, die 0 beibehält, wenn 0 auch nur für einen Moment eingegeben wird. Im Anfangszustand liegt der Ausgang AUSGANG der Latch-Schaltung auf 1. Wie nachstehend beschrieben, wird die Latch-Schaltung initialisiert, wenn der Rücksetzeingang (RESET) 0 wird. Bei normalen Bedingungen wird 1 vom RESET in ein NAND(B)-Gatter eingegeben und 1 wird vom EINGANG in ein NAND(A)-Gatter eingegeben. Beide Eingänge des NAND(A)-Gatters liegen auf 1 und daher ist der Ausgang des NAND(A)-Gatters 0 und 0 wird in das NAND(B)-Gatter eingegeben. Daher ist der Ausgang des NAND(B)-Gatters 1 und der Ausgang AUSGANG liegt auf 1.
  • Wenn hierbei 0 vom EINGANG in das NAND(A)-Gatter eingegeben wird, liegt der Ausgang des NAND(A)-Gatters auf 1. Daher sind beide Eingänge des NAND(B)-Gatters 1 und der Ausgang des NAND(B)-Gatters liegt auf 0. Das heißt, der Ausgang AUSGANG der Latch-Schaltung liegt auf 0. Auch wenn die Eingabe vom EINGANG anschließend auf 1 wechselt, wird die Ausgabe 0 des NAND(B)-Gatters in das NAND(A)-Gatter eingegebenen, und daher ist die Ausgabe des NAND(A) weiterhin 1. Daher sind beide Eingänge des NAND(B)-Gatters weiterhin 1 und der Ausgang des NAND(B)-Gatters ist weiterhin 0. Wenn dementsprechend auch nur für einen Moment 0 vom EINGANG eingegeben wird, liegt der AUSGANG auf 0 und die Latch-Schaltung in 8 behält 0 bei.
  • Wenn in der Latch-Schaltung in 8 der Rücksetzeingang (RESET) 0 wird, ist die Ausgabe des NAND(B)-Gatters 1 und der Wert vom AUSGANG wird auf 1 initialisiert.
  • 9 ist ein Diagramm, das Beispiel 4 der Latch-Schaltung zeigt, die 0 beibehält, wenn 0 auch nur für einen Moment eingegeben wird. Hierbei wird eine D-Latch-Zelle als ein Schaltungselement verwendet. Der Q-Ausgang des D-Latch wird zurück in den G-Steuereingang des D-Latch eingegeben und daher bleibt, wenn der Q-Ausgang des D-Latch einmal 1 wird, der Wert des Q-Ausgangs weiterhin 1, auch wenn sich der Wert des D-Eingangs ändert. Wenn dementsprechend auch nur für einen Moment 0 vom EINGANG eingegeben wird, behält die Latch-Schaltung in 9 eine 0 als AUSGANG bei.
  • Wenn Brüche einer Lötstelle zwischen dem elektronischen Bauelement 1 und der gedruckten Leiterplatte 11 aufgrund von Erschütterungen oder dergleichen, die kontinuierlich für eine längere Zeitdauer vorkommen, auftreten, kann die Lötstelle, auch wenn Brüche einmal auftreten, manchmal elektrisch verbunden sein und zu anderen Zeiten isoliert sein. Durch Bereitstellen der Latch-Schaltung 13 nach dem Eingabepuffer 7 können daher, auch wenn Bedingungen einer mangelhaften Verbindung in dem Detektionsanschluss 3 nur einmal auftreten, solche Bedingungen detektiert werden und Brüche können zuverlässig im Anfangsstadium detektiert werden. Dementsprechend können Maßnahmen, wie z. B. Ersetzen der gedruckten Leiterplatte 11, ergriffen werden, bevor eine Fehlfunktion auftritt.
  • <Dritte Ausführungsform>
  • Die Grundausgestaltung der dritten Ausführungsform ist jener der ersten Ausführungsform gleich. Es wird angenommen, dass das elektronische Bauelement derart ausgestaltet ist, dass es einen Rücksetzanschluss in einem der Anschlüsse umfasst. Wenn der Rücksetzanschluss von der Außenseite in einen aktiven Zustand versetzt wird (wenn ein Rücksetzsignal eingegeben wird), wird die Latch-Schaltung initialisiert.
  • <Vierte Ausführungsform>
  • Das vorstehend beschriebene elektronische Bauelement 1 ist auf der gedruckten Leiterplatte 11 montiert. In der gedruckten Leiterplatte 11, auf der das elektronische Bauelement 1 montiert ist, kann ein Pad für den Detektionsanschluss 3 kleiner (bezüglich des Durchmessers) gestaltet sein als Pads für andere Anschlüsse, so dass der Detektionsanschluss 3 tendenziell früher als andere Anschlüsse bricht (siehe 10A). In 10A ist die Größe eines Pads 9a, an welches der Detektionsanschluss 3 gelötet ist, kleiner als jene der Pads 9, mit denen die anderen Anschlüsse 2 verbunden sind (9 > 9a).
  • Wenn sich die Größe des Pads 9 schrittweise ändert (siehe 10B), kann das Ausmaß der Verschlechterung detektiert werden. Ein Pad 9c verschlechtert sich tendenziell früher als ein Pad 9b, und das Pad 9b verschlechtert sich tendenziell früher als ein Pad 9a. Obwohl dies nicht dargestellt ist, kann statt der Größe die Form der Pads 9 verändert werden, so dass der Detektionsanschluss tendenziell früher bricht als andere Anschlüsse. Das rührt daher, dass die Lötstelle weniger zuverlässig gestaltet werden kann, indem eine viereckige, dreieckige, polygonale oder eine Donut-Form als die Form des Pads 9 eingesetzt wird, so dass eine Verschlechterung der Lötstelle beschleunigt werden kann. In der Ausführungsform, bei der die Pads an dem elektronischen Bauelement vorgesehen sind, können die Pads ebenfalls bezüglich ihrer Größe und/oder Form variiert werden.
  • Vorstehend wurden die Ausführungsformen der vorliegenden Erfindung beschrieben, aber die vorliegende Erfindung ist nicht auf die vorstehenden Ausführungsformen beschränkt und sie kann in anderen Ausführungsformen durch Vornehmen geeigneter Änderungen umgesetzt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 10-011558 A [0005, 0008]
    • JP 07-218582 A [0006, 0008]

Claims (5)

  1. Elektronisches Bauelement, das mehrere auf einer unteren Seite eines Gehäuses angeordnete Anschlüsse aufweist und auf einer gedruckten Leiterplatte montiert ist, wobei das elektronische Bauelement umfasst: mindestens einen Detektionsanschluss als einen Teil der mehreren Anschlüsse, wobei der Detektionsanschluss mit einer Masse außerhalb des elektronischen Bauelements verbunden ist, wobei der Detektionsanschluss mit einem Eingangsanschluss eines Eingabepuffers und einem Ende eines Widerstands innerhalb des elektronischen Bauelements verbunden ist, das andere Ende des Widerstands mit einer Leistungsversorgung verbunden ist, und der Eingabepuffer ein erstes binäres Signal ausgibt, das durch Binarisieren eines in den Eingabepuffer eingegebenen Spannungspegels unter Verwendung eines vorgegebenen Schwellenwertes erzielt wird.
  2. Elektronisches Bauelement, das mehrere auf einer unteren Seite eines Gehäuses angeordnete Anschlüsse aufweist und auf einer gedruckten Leiterplatte montiert ist, wobei das elektronische Bauelement umfasst: mindestens einen Detektionsanschluss als einen Teil der mehreren Anschlüsse, wobei der Detektionsanschluss mit einer Leistungsversorgung außerhalb des elektronischen Bauelements verbunden ist, wobei der Detektionsanschluss mit einem Eingangsanschluss eines Eingabepuffers und einem Ende eines Widerstands innerhalb des elektronischen Bauelements verbunden ist, das andere Ende des Widerstands mit einer Masse verbunden ist, und der Eingabepuffer ein erstes binäres Signal ausgibt, das durch Binarisieren eines in den Eingabepuffer eingegebenen Spannungspegels unter Verwendung eines vorgegebenen Schwellenwertes erzielt wird.
  3. Elektronisches Bauelement nach Anspruch 1 oder 2, ferner umfassend: eine Latch-Schaltung, in die das durch den Eingabepuffer ausgegebene erste binäre Signal eingegeben wird, wobei die Latch-Schaltung ein zweites binäres Signal ausgibt, einen ersten Pegel als das zweite binäre Signal ausgibt, während das von dem Eingabepuffer eingegebene erste binäre Signal auf dem ersten Pegel liegt, und eine Ausgabe eines zweiten Pegels beibehält, nachdem das durch den Eingabepuffer ausgegebene erste binäre Signal einmal zum zweiten Pegel wird.
  4. Elektronisches Bauelement nach Anspruch 3, ferner umfassend: einen Rücksetzeingangsanschluss, wobei wenn ein Rücksetzsignal von dem Rücksetzeingangsanschluss eingegeben wird, die Latch-Schaltung initialisiert wird.
  5. Gedruckte Leiterplatte, auf der das elektronische Bauelement nach einem der Ansprüche 1 bis 4 montiert ist, dadurch gekennzeichnet, dass mindestens ein Pad, an welches der Detektionsanschluss des elektronischen Bauelements gelötet ist, bezüglich seiner Fläche oder Form von den Pads, an die andere Anschlüsse des elektronischen Bauelements gelötet sind, verschieden ist.
DE102016109523.0A 2015-05-27 2016-05-24 Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte Withdrawn DE102016109523A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015107496A JP2016223802A (ja) 2015-05-27 2015-05-27 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板
JP2015-107496 2015-05-27

Publications (1)

Publication Number Publication Date
DE102016109523A1 true DE102016109523A1 (de) 2016-12-01

Family

ID=57282181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109523.0A Withdrawn DE102016109523A1 (de) 2015-05-27 2016-05-24 Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte

Country Status (4)

Country Link
US (1) US20160349307A1 (de)
JP (1) JP2016223802A (de)
CN (1) CN106211548A (de)
DE (1) DE102016109523A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771967A (zh) * 2016-12-07 2017-05-31 深圳市科陆物联信息技术有限公司 核心板测试装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500011B2 (en) 2020-04-30 2022-11-15 Pratt & Whitney Canada Corp. Printed circuit board assembly for aircraft engine, and method monitoring same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218582A (ja) 1994-02-01 1995-08-18 Nippondenso Co Ltd Icピンの接続不良検出装置
JPH1011558A (ja) 1996-06-21 1998-01-16 Toshiba Corp 半導体集積回路及び接触式icカード

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022948A (ja) * 1988-06-14 1990-01-08 Mitsubishi Electric Corp コネクタ装着検出回路
JP3149925B2 (ja) * 1998-08-28 2001-03-26 日本電気株式会社 回路基板プロービング方式
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP2007266501A (ja) * 2006-03-29 2007-10-11 Toyota Motor Corp 半導体装置の実装方法及び実装基板
US7970427B2 (en) * 2007-03-20 2011-06-28 Skyworks Solutions, Inc. System and method for dynamically improving call connection
JP2009141082A (ja) * 2007-12-05 2009-06-25 Denso Corp 半導体装置
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
GB2481738B (en) * 2009-04-30 2013-10-16 Hewlett Packard Development Co Die connection monitoring system and method
JP5662092B2 (ja) * 2009-10-27 2015-01-28 株式会社ソニー・コンピュータエンタテインメント 電子部品及び検査システム
JP6033529B2 (ja) * 2011-05-30 2016-11-30 株式会社東海理化電機製作所 検出装置および電流センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218582A (ja) 1994-02-01 1995-08-18 Nippondenso Co Ltd Icピンの接続不良検出装置
JPH1011558A (ja) 1996-06-21 1998-01-16 Toshiba Corp 半導体集積回路及び接触式icカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771967A (zh) * 2016-12-07 2017-05-31 深圳市科陆物联信息技术有限公司 核心板测试装置及方法

Also Published As

Publication number Publication date
JP2016223802A (ja) 2016-12-28
US20160349307A1 (en) 2016-12-01
CN106211548A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE102014109278A1 (de) Ladesystem mit einer Schaltung zum Verzögern der Leistungszufuhr
DE102017110869A1 (de) Bauelement-Überspannungsdetektor
DE102011050638B4 (de) Steckverbindung
DE102016109523A1 (de) Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte
DE2349607A1 (de) Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen
DE69724318T2 (de) Prüfung und Reparatur einer eingebetteten Speicherschaltung
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE4426307C2 (de) Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE19528733C1 (de) Integrierte Schaltung
DE60003213T2 (de) Vorrichtung und verfahren zur programierbaren parametrischen kippprüfung einer cmos digital-leitung
EP0729034A2 (de) Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
DE102005021586B3 (de) Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
DE102019122661A1 (de) Elektronisches Gerät für einen Einsatz in explosionsgefährdeten Bereichen und Verfahren zum Herstellen eines elektronischen Geräts für einen Einsatz in explosionsgefährdeten Bereichen
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE102016200247A1 (de) Prüfanordnung und Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins
DE102017210851A1 (de) Integrierte Schaltung und ASIC
DE102018104357A1 (de) Schaltungsanordnung mit Spannungsüberwachung eines Sensor-Schaltkreises
DE102022205262A1 (de) Integrierte Schaltung mit Messfunktion und Schaltungsanordnung
DE102012004944B4 (de) Verfahren zum Überprüfen der Funktion von elektrischen Anschlüssen eines analogen oder digitalen Schaltkreises
DE102005038316B4 (de) Schaltungsanordnung zur Erzeugung eines definierten Ausgangssignals
DE19845108B4 (de) Verfahren zur Ermittlung von CDM-Testdaten
DE4335879B4 (de) Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
DE102015210851A1 (de) Elektronische Baugruppe mit einem über mehrere Kontaktstrukturen verbundenen Bauelement, elektronisches Bauelement mit mehreren Kontaktstrukturen und Verfahren zur Überwachung von Kontaktstrukturen eines elektronischen Bauelements

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee