DE4426307C2 - Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung - Google Patents

Description

Die Erfindung geht von einer integrierten Schaltung mit ei­ nem Gate Oxid nach der Gattung des Hauptanspruchs aus, an deren Eingang eine Schutzeinrichtung zum Schutz gegen elek­ trostatische Entladungen (ESD) vorgesehen ist. Bei der Her­ stellung insbesondere eines DMOS-Wafers tritt das Problem auf, daß neben den elektrischen Parametern der integrierten Schaltung auch das Gate-Oxid auf Fehler getestet werden muß. Dazu ist eine erhöhte Spannung erforderlich, die an der. Ein­ gang (Gate eines DMOS-Transistors) gelegt werden muß vgl. z. B. DE 39 10 709 C2. Wegen der vorgesehenen Schutzeinrichtung gegen ESD-Überspannungen wird die Eingangsspannung aber auf den vorgegebenen Grenz­ wert der Schutzeinrichtung begrenzt. Um dieses Problem zu umgehen, wird bei bekannten Testverfahren die Verbindung zwischen der Schutzschaltung und der Eingangsklemme zunächst unterbrochen. Nach dem Vereinzeln der Chips wird dann bei der Montage mit einem zusätzlichen Arbeitsschritt die Ver­ bindung wieder hergestellt. Dieser zusätzliche Arbeits­ schritt verursacht zusätzliche Kosten. Auch ist der Platzbe­ darf für die zusätzliche Verbindung auf dem Chip relativ groß, da entsprechende Leitungen mit Anschlußpads vorgesehen werden müssen, die eine zusätzliche Siliziumfläche benötigen und damit den Chip ggf. vergrößern.

Der Erfindung liegt die Aufgabe zugrunde eine integrierte Schaltung mit einem Gate-Oxid anzugeben, bei der beim Test der zusätzliche Arbeitsschritt mit den zu­ sätzlichen Verbindungen nicht erforderlich ist.

Dadurch werden bei der Herstellung des Chips Kosten eingespart. Ein weiterer Vorteil ist, daß durch den Wegfall dieser nachträg­ lichen Verbindung, die in Form eines Bonddrahtes durchge­ führt wird, ein Bruch des Drahtes an den Bondstellen vermie­ den wird. Dadurch wird vorteilhaft auch die Zuverlässigkeit der integrierten Schaltung erhöht.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnah­ men sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen integrierten Schaltung möglich. Als Schutzeinrichtung sind Zener-Dioden vorteilhaft, da diese leicht zu integrieren sind und wenig Platz auf dem Chip benötigen.

Besonders vorteilhaft ist, daß als Begrenzungsschaltung eine sogenannte Zener Zappping-Diode verwendet wird. Diese Zener Zapping-Diode kann nach Durchführung des ESD-Tests mit einem Stromimpuls oder einer Impulsfolge so zerstört werden, daß sie irreversibel niederohmig wird. Sie entspricht dann einem Teil der Leiterbahn.

Bei Verwendung der Schutzeinrichtung in einer DMOS-Schaltung kann vorteilhaft auf einfache Weise die Spannung zwischen dem Gate und dem Substrat der Schaltung erhöht werden, um das relativ empfindliche Gate-Oxid zu testen. Dadurch könne Oxidfehler aufgedeckt und solche Chips eleminiert werden (DMOS: doppelt diffundierende MOS-Struktur).

Diese Anordnung ist vorteilhaft insbesondere bei DMOS-Leistungstransistoren anwendbar, die gegen ESD-Spannungen besonders empfindlich sind. Auf diese Weise können bei der Herstellung des Wafers aufgetretene Fehler des Gate Oxids sehr einfach aufgedeckt werden und die feh­ lerhaften Chips markiert und aussortiert werden.

Ein Ausführungsbeispiel der Erfindung ist in der Figur dar­ gestellt und in der Beschreibung näher erläutert.

Beschreibung des Ausführungsbeispiels

Die Figur zeigt eine integrierte Schaltung 1, die insbeson­ dere als MOS- oder DMOS-Schaltung ausgebildet ist. Sie hat einen Transistor 5 mit einem Drainanschluß D, einem Source­ anschluß S und einem Gateanschluß G. Zwischen den Anschlüs­ sen G und S ist eine Reihenschaltung mit einer Schutzein­ richtung 4 und einer Begrenzungsschaltung 2 geschaltet. Die Schutzeinrichtung 4 weist eine Zenerdiode und die Begren­ zungsschaltung 2 eine Zener Zapping-Diode auf. Zener Zap­ ping-Dioden sind per se bekannt. Sie werden so hergestellt, daß sie zunächst wie eine normale Zenerdiode arbeiten, wenn sie im Zenerbereich mit einem kleineren Strom beaufschlagt werden. Steigt der Strom über einen vorgegebenen Grenzwert an, dann bricht die Zener Zapping-Diode durch und bleibt ir­ reversibel niederohmig. Sie wirkt nun wie ein Teil einer Leiterbahn.

Die Zener Zapping-Diode 2 und die Zenerdiode 4 sind in glei­ cher Richtung und in Sperrichtung zum Gateanschluß G ge­ schaltet. Die Schutzeinrichtung 4 ist nach üblichen Dimen­ sionierungsregeln so ausgelegt, daß sie bei elektrostati­ scher Entladung (ESD) die Eingangsschaltung gegen Zerstörung schützt. Die Zener Zapping-Diode 2, die über einen Knoten 3 mit der Zenerdiode 4 verbunden ist, ist dagegen so ausge­ legt, daß sie nur bei der Prüfung des Gate-Oxids auf dem Halbleiterwafer wirksam wird. Durch diese zusätzliche Be­ grenzungsschaltung 2 kann eine erhöhte Gatespannung an den Eingang G angelegt werden und somit das Gate-Oxid der inte­ grierten Schaltung auf Fehler oder Defekte geprüft werden. Ist das Prüfergebnis positiv, d. h. das geprüfte Oxid hat keine Mängel, dann wird die Zener Zapping-Diode 2 mit einem Strom- oder Spannungsimpuls derart beaufschlagt, daß sie in den Kurzschluß geht und diesen Zustand bleibend einbehält. Dieser Belastungsimpuls kann dabei über den Anschluß G und mittels einer Sonde über den Knoten 3 der Zener Zapping-Di­ ode 2 zugeführt werden. Alternativ kann der Belastungsimpuls auch über die Anschlüsse G und S zugeführt werden. In die­ sem Fall ist die Begrenzungsschaltung 2 derart dimensio­ niert, daß nur sie in den Kurzschluß geht, nicht jedoch die Schutzeinrichtung 4.

Das Ausführungsbeispiel ist in der Figur nur funktionell dargestellt. Insbesondere können anstelle der Zener Zapping- Diode 2 auch mehrere Teilzenerdioden mit in Reihe oder parallel geschalteten Begrenzungswiderständen vorgesehen werden. Alternativ kann anstelle der Zener Zapping-Diode 2 auch ein Transistor geschaltet werden, der über seine Basis leitend oder sperrend geschaltet werden kann.

Claims (8)

1. Integrierte Schaltung mit einem Gate Oxid und mit einer Schutzeinrichtung an ihrem Eingang (Gate) zur Begrenzung der Eingangsspannnung, insbesondere von elektrostatischen Über­ spannungen (ESD), dadurch gekennzeichnet, daß zur Erhöhung der Spannungsbegrenzung in Reihe zur Schutzeinrichtung (4) eine Begrenzungsschaltung (2) geschaltet ist und daß die Begrenzungsschaltung (2) derart ausgebildet ist, daß sie bei einer vorgegebenen Belastung irreversibel niederohmig wird.

2. Integrierte Schaltung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Schutzeinrichtung (4) eine Zener-Diode aufweist, die zum Eingang (G) der integrierten Schaltung in Sperrichtung geschaltet ist.

3. Integrierte Schaltung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Begrenzungsschaltung (2) eine Zener Zap­ ping-Diode aufweist, die in der gleichen Stromflußrichtung wie die Zener-Diode (4) geschaltet ist.

4. Integrierte Schaltung nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Zener Zapping-Diode (2) derart ausgebildet ist, daß sie durch einen oder mehrere Stromimpulse bleibend niederohmig wird.

5. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Begrenzungsschal­ tung (2) vorzugsweise in einer DMOS-Schaltung verwendet ist.

6. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Schutzeinrichtung (4) mit der Begrenzungsschaltung (2) an den Eingang (G) vor­ zugsweise eines DMOS-Leistungstransistors (5) geschaltet ist.

7. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Begrenzungsschal­ tung (2) zum Testen des Gate-Oxids der integrierten Schal­ tung (1) verwendet ist.

8. integrierte Schaltung nach Anspruch 7, dadurch gekenn­ zeichnet, daß bei fehlerfreiem Gate-Oxid die Begrenzungs­ schaltung (2) niederohmig geschaltet ist.