DE4426307C2 - Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung - Google Patents
Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der HerstellungInfo
- Publication number
- DE4426307C2 DE4426307C2 DE4426307A DE4426307A DE4426307C2 DE 4426307 C2 DE4426307 C2 DE 4426307C2 DE 4426307 A DE4426307 A DE 4426307A DE 4426307 A DE4426307 A DE 4426307A DE 4426307 C2 DE4426307 C2 DE 4426307C2
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- gate oxide
- circuit according
- zener
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 3
- 230000001681 protective effect Effects 0.000 claims description 13
- 230000007547 defect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung geht von einer integrierten Schaltung mit ei
nem Gate Oxid nach der Gattung des Hauptanspruchs aus, an
deren Eingang eine Schutzeinrichtung zum Schutz gegen elek
trostatische Entladungen (ESD) vorgesehen ist. Bei der Her
stellung insbesondere eines DMOS-Wafers tritt das Problem
auf, daß neben den elektrischen Parametern der integrierten
Schaltung auch das Gate-Oxid auf Fehler getestet werden muß.
Dazu ist eine erhöhte Spannung erforderlich, die an der. Ein
gang (Gate eines DMOS-Transistors) gelegt werden muß vgl. z. B. DE 39 10 709 C2. Wegen
der vorgesehenen Schutzeinrichtung gegen ESD-Überspannungen
wird die Eingangsspannung aber auf den vorgegebenen Grenz
wert der Schutzeinrichtung begrenzt. Um dieses Problem zu
umgehen, wird bei bekannten Testverfahren die Verbindung
zwischen der Schutzschaltung und der Eingangsklemme zunächst
unterbrochen. Nach dem Vereinzeln der Chips wird dann bei
der Montage mit einem zusätzlichen Arbeitsschritt die Ver
bindung wieder hergestellt. Dieser zusätzliche Arbeits
schritt verursacht zusätzliche Kosten. Auch ist der Platzbe
darf für die zusätzliche Verbindung auf dem Chip relativ
groß, da entsprechende Leitungen mit Anschlußpads vorgesehen
werden müssen, die eine zusätzliche Siliziumfläche benötigen
und damit den Chip ggf. vergrößern.
Der Erfindung liegt die Aufgabe zugrunde
eine integrierte Schaltung mit einem Gate-Oxid
anzugeben, bei der beim Test der zusätzliche Arbeitsschritt mit den zu
sätzlichen Verbindungen nicht erforderlich ist.
Dadurch werden bei der Herstellung des Chips Kosten eingespart.
Ein weiterer Vorteil ist, daß durch den Wegfall dieser nachträg
lichen Verbindung, die in Form eines Bonddrahtes durchge
führt wird, ein Bruch des Drahtes an den Bondstellen vermie
den wird. Dadurch wird vorteilhaft auch die Zuverlässigkeit
der integrierten Schaltung erhöht.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnah
men sind vorteilhafte Weiterbildungen und Verbesserungen der
im Hauptanspruch angegebenen integrierten Schaltung möglich.
Als Schutzeinrichtung sind Zener-Dioden vorteilhaft, da
diese leicht zu integrieren sind und wenig Platz auf dem
Chip benötigen.
Besonders vorteilhaft ist, daß als Begrenzungsschaltung eine
sogenannte Zener Zappping-Diode verwendet wird. Diese Zener
Zapping-Diode kann nach Durchführung des ESD-Tests mit einem
Stromimpuls oder einer Impulsfolge so zerstört werden, daß
sie irreversibel niederohmig wird. Sie entspricht dann einem
Teil der Leiterbahn.
Bei Verwendung der Schutzeinrichtung in einer DMOS-Schaltung
kann vorteilhaft auf einfache Weise die Spannung zwischen
dem Gate und dem Substrat der Schaltung erhöht werden, um
das relativ empfindliche Gate-Oxid zu testen. Dadurch könne
Oxidfehler aufgedeckt und solche Chips eleminiert werden
(DMOS: doppelt diffundierende MOS-Struktur).
Diese Anordnung ist vorteilhaft insbesondere bei
DMOS-Leistungstransistoren anwendbar, die gegen
ESD-Spannungen besonders empfindlich sind. Auf diese Weise
können bei der Herstellung des Wafers aufgetretene Fehler
des Gate Oxids sehr einfach aufgedeckt werden und die feh
lerhaften Chips markiert und aussortiert werden.
Ein Ausführungsbeispiel der Erfindung ist in der Figur dar
gestellt und in der Beschreibung näher erläutert.
Die Figur zeigt eine integrierte Schaltung 1, die insbeson
dere als MOS- oder DMOS-Schaltung ausgebildet ist. Sie hat
einen Transistor 5 mit einem Drainanschluß D, einem Source
anschluß S und einem Gateanschluß G. Zwischen den Anschlüs
sen G und S ist eine Reihenschaltung mit einer Schutzein
richtung 4 und einer Begrenzungsschaltung 2 geschaltet. Die
Schutzeinrichtung 4 weist eine Zenerdiode und die Begren
zungsschaltung 2 eine Zener Zapping-Diode auf. Zener Zap
ping-Dioden sind per se bekannt. Sie werden so hergestellt,
daß sie zunächst wie eine normale Zenerdiode arbeiten, wenn
sie im Zenerbereich mit einem kleineren Strom beaufschlagt
werden. Steigt der Strom über einen vorgegebenen Grenzwert
an, dann bricht die Zener Zapping-Diode durch und bleibt ir
reversibel niederohmig. Sie wirkt nun wie ein Teil einer
Leiterbahn.
Die Zener Zapping-Diode 2 und die Zenerdiode 4 sind in glei
cher Richtung und in Sperrichtung zum Gateanschluß G ge
schaltet. Die Schutzeinrichtung 4 ist nach üblichen Dimen
sionierungsregeln so ausgelegt, daß sie bei elektrostati
scher Entladung (ESD) die Eingangsschaltung gegen Zerstörung
schützt. Die Zener Zapping-Diode 2, die über einen Knoten 3
mit der Zenerdiode 4 verbunden ist, ist dagegen so ausge
legt, daß sie nur bei der Prüfung des Gate-Oxids auf dem
Halbleiterwafer wirksam wird. Durch diese zusätzliche Be
grenzungsschaltung 2 kann eine erhöhte Gatespannung an den
Eingang G angelegt werden und somit das Gate-Oxid der inte
grierten Schaltung auf Fehler oder Defekte geprüft werden.
Ist das Prüfergebnis positiv, d. h. das geprüfte Oxid hat
keine Mängel, dann wird die Zener Zapping-Diode 2 mit einem
Strom- oder Spannungsimpuls derart beaufschlagt, daß sie in
den Kurzschluß geht und diesen Zustand bleibend einbehält.
Dieser Belastungsimpuls kann dabei über den Anschluß G und
mittels einer Sonde über den Knoten 3 der Zener Zapping-Di
ode 2 zugeführt werden. Alternativ kann der Belastungsimpuls
auch über die Anschlüsse G und S zugeführt werden. In die
sem Fall ist die Begrenzungsschaltung 2 derart dimensio
niert, daß nur sie in den Kurzschluß geht, nicht jedoch die
Schutzeinrichtung 4.
Das Ausführungsbeispiel ist in der Figur nur funktionell
dargestellt. Insbesondere können anstelle der Zener Zapping-
Diode 2 auch mehrere Teilzenerdioden mit in Reihe oder
parallel geschalteten Begrenzungswiderständen vorgesehen
werden. Alternativ kann anstelle der Zener Zapping-Diode 2
auch ein Transistor geschaltet werden, der über seine Basis
leitend oder sperrend geschaltet werden kann.
Claims (8)
1. Integrierte Schaltung mit einem Gate Oxid und mit einer
Schutzeinrichtung an ihrem Eingang (Gate) zur Begrenzung der
Eingangsspannnung, insbesondere von elektrostatischen Über
spannungen (ESD), dadurch gekennzeichnet, daß zur Erhöhung
der Spannungsbegrenzung in Reihe zur Schutzeinrichtung (4)
eine Begrenzungsschaltung (2) geschaltet ist und daß die
Begrenzungsschaltung (2) derart ausgebildet ist, daß sie bei
einer vorgegebenen Belastung irreversibel niederohmig wird.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß die Schutzeinrichtung (4) eine Zener-Diode
aufweist, die zum Eingang (G) der integrierten Schaltung in
Sperrichtung geschaltet ist.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekenn
zeichnet, daß die Begrenzungsschaltung (2) eine Zener Zap
ping-Diode aufweist, die in der gleichen Stromflußrichtung
wie die Zener-Diode (4) geschaltet ist.
4. Integrierte Schaltung nach Anspruch 3, dadurch gekenn
zeichnet, daß die Zener Zapping-Diode (2) derart ausgebildet
ist, daß sie durch einen oder mehrere Stromimpulse bleibend
niederohmig wird.
5. Integrierte Schaltung nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß die Begrenzungsschal
tung (2) vorzugsweise in einer DMOS-Schaltung verwendet
ist.
6. Integrierte Schaltung nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß die Schutzeinrichtung
(4) mit der Begrenzungsschaltung (2) an den Eingang (G) vor
zugsweise eines DMOS-Leistungstransistors (5) geschaltet ist.
7. Integrierte Schaltung nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß die Begrenzungsschal
tung (2) zum Testen des Gate-Oxids der integrierten Schal
tung (1) verwendet ist.
8. integrierte Schaltung nach Anspruch 7, dadurch gekenn
zeichnet, daß bei fehlerfreiem Gate-Oxid die Begrenzungs
schaltung (2) niederohmig geschaltet ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4426307A DE4426307C2 (de) | 1994-07-25 | 1994-07-25 | Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung |
IT95MI001600A IT1275603B1 (it) | 1994-07-25 | 1995-07-24 | Circuito integrato con un gate di ossido e con un dispositivo di protezione al suo ingresso per la limitazione della tensione |
JP7189354A JPH0864769A (ja) | 1994-07-25 | 1995-07-25 | 集積回路 |
US08/744,684 US5654863A (en) | 1994-07-25 | 1996-11-07 | Integrated circuit having a gate oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4426307A DE4426307C2 (de) | 1994-07-25 | 1994-07-25 | Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4426307A1 DE4426307A1 (de) | 1996-02-01 |
DE4426307C2 true DE4426307C2 (de) | 2003-05-28 |
Family
ID=6524088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4426307A Expired - Lifetime DE4426307C2 (de) | 1994-07-25 | 1994-07-25 | Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5654863A (de) |
JP (1) | JPH0864769A (de) |
DE (1) | DE4426307C2 (de) |
IT (1) | IT1275603B1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4334856A1 (de) * | 1993-10-13 | 1995-05-18 | Bosch Gmbh Robert | Anordnung zum Prüfen eines Gateoxids |
DE69723225D1 (de) | 1997-04-01 | 2003-08-07 | St Microelectronics Srl | Anordnung zum Prüfen eines Gateoxids |
US6064249A (en) * | 1997-06-20 | 2000-05-16 | Texas Instruments Incorporated | Lateral DMOS design for ESD protection |
US6215637B1 (en) * | 1998-04-14 | 2001-04-10 | Texas Instruments Incorporated | Internal voltage clamp protection circuit without parasitic cross-talk |
DE19961297A1 (de) * | 1999-12-18 | 2001-06-21 | Bosch Gmbh Robert | Schaltungsanordnung zur Verpolsicherung eines DMOS-Transistors |
DE10162542A1 (de) * | 2001-12-19 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Bestimmen einer ESD-/Latch-up-Festigkeit einer integrierten Schaltung |
CN100338791C (zh) * | 2002-08-23 | 2007-09-19 | 波尔伊克两合公司 | 用于过电压保护的有机元件及相关电路 |
DE102005027366A1 (de) * | 2005-06-14 | 2006-12-21 | Robert Bosch Gmbh | Monolithisch integrierte Halbleiteranordnung mit einem Leistungsbauelement und Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung |
JP2008021735A (ja) * | 2006-07-11 | 2008-01-31 | Sanyo Electric Co Ltd | 静電破壊保護回路 |
DE102009047670B4 (de) | 2009-12-08 | 2020-07-30 | Robert Bosch Gmbh | Schaltungseinrichtung mit einem Halbleiter-Bauelement |
US10381828B1 (en) * | 2018-01-29 | 2019-08-13 | Dialog Semiconductor (Uk) Limited | Overvoltage protection of transistor devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3910709C2 (de) * | 1988-05-05 | 1999-01-28 | Nat Semiconductor Corp | Schutzvorrichtung für integrierte Schaltkreise gegen elektrostatische Entladung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4412241A (en) * | 1980-11-21 | 1983-10-25 | National Semiconductor Corporation | Multiple trim structure |
US4809122A (en) * | 1987-07-31 | 1989-02-28 | Brunswick Corporation | Self-protective fuel pump driver circuit |
US4949211A (en) * | 1989-05-05 | 1990-08-14 | Motorola Inc. | Protective, bi-level drive for FET's |
US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
JP3353388B2 (ja) * | 1993-06-23 | 2002-12-03 | 株式会社デンソー | 電力用半導体装置 |
-
1994
- 1994-07-25 DE DE4426307A patent/DE4426307C2/de not_active Expired - Lifetime
-
1995
- 1995-07-24 IT IT95MI001600A patent/IT1275603B1/it active IP Right Grant
- 1995-07-25 JP JP7189354A patent/JPH0864769A/ja active Pending
-
1996
- 1996-11-07 US US08/744,684 patent/US5654863A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3910709C2 (de) * | 1988-05-05 | 1999-01-28 | Nat Semiconductor Corp | Schutzvorrichtung für integrierte Schaltkreise gegen elektrostatische Entladung |
Also Published As
Publication number | Publication date |
---|---|
JPH0864769A (ja) | 1996-03-08 |
US5654863A (en) | 1997-08-05 |
DE4426307A1 (de) | 1996-02-01 |
ITMI951600A0 (it) | 1995-07-24 |
IT1275603B1 (it) | 1997-08-06 |
ITMI951600A1 (it) | 1997-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3910709C2 (de) | Schutzvorrichtung für integrierte Schaltkreise gegen elektrostatische Entladung | |
DE68918766T2 (de) | Halbleiterüberspannungsschutzschaltung. | |
DE102009061841B3 (de) | Halbleiterchip | |
DE60130146T2 (de) | Esd-schutzeinrichtungen | |
DE112007002258T5 (de) | Elektrostatikentladungsschaltung mit Polysiliziumdioden mit abfallender Spannung für Leistungs-MOSFETs und integrierte Schaltungen | |
DE60314099T2 (de) | Elektrische antischmelzverbindung mit externer kapazität zur programmierung | |
DE4426307C2 (de) | Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung | |
DE3243276A1 (de) | Halbleitereinrichtung mit einer gate-elektroden-schutzschaltung | |
DE102009047670B4 (de) | Schaltungseinrichtung mit einem Halbleiter-Bauelement | |
EP2068259A1 (de) | Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene | |
DE102021101889A1 (de) | Verfahren zum Schutz vor elektrostatischer Entladung, Schaltung zum Schutz vor elektrostatischer Entladung und integrierte Schaltung | |
DE10354939A1 (de) | Verfahren zur Zuverlässigkeitsprüfung | |
DE2635218A1 (de) | Anordnung zum schutz eines transistors | |
DE69330303T2 (de) | Halbleiteranordnung mit einem Schutzelement und Verfahren zu ihrer Herstellung | |
DE69224264T2 (de) | Schutzschaltung auf einem Leiter einer Leistungsanordnung | |
EP0723668B1 (de) | Anordnung zum prüfen eines gateoxids | |
EP1565974B1 (de) | Schaltungsanordnung zum schutz integrierter schaltungen vor elektrostatischen entladungen | |
DE102006026691B4 (de) | ESD-Schutzschaltung und -verfahren | |
DE19504541A1 (de) | Eingangsschaltung zum Schützen einer monolithischen integrierten Schaltung | |
DE3714647C2 (de) | Integrierte Schaltungsanordnung | |
DE68927452T2 (de) | Eingangsschutzschaltung für MOS-Vorrichtung | |
DE102004007241A1 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
DE10216080A1 (de) | Halbleiter-Bauelement | |
DE102016109523A1 (de) | Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte | |
DE69222010T2 (de) | Integrierte Schaltung mit Anzeige für das Ende ihrer Lebensdauer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |