DE10216080A1 - Halbleiter-Bauelement - Google Patents

Halbleiter-Bauelement

Info

Publication number
DE10216080A1
DE10216080A1 DE10216080A DE10216080A DE10216080A1 DE 10216080 A1 DE10216080 A1 DE 10216080A1 DE 10216080 A DE10216080 A DE 10216080A DE 10216080 A DE10216080 A DE 10216080A DE 10216080 A1 DE10216080 A1 DE 10216080A1
Authority
DE
Germany
Prior art keywords
region
pad
electrically connected
gnd
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10216080A
Other languages
English (en)
Other versions
DE10216080B4 (de
Inventor
Mutsuo Nishikawa
Katsumichi Ueyanagi
Katsuyuki Uematsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10216080A1 publication Critical patent/DE10216080A1/de
Application granted granted Critical
Publication of DE10216080B4 publication Critical patent/DE10216080B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiter-Bauelement beschrieben, das dazu dient, in einem IC-Clip eine Verpolungsschutzschaltung mit niedrigen Kosten durch einen CMOS-Herstellungsprozeß und eine Schutzschaltung, die eine hohe Beständigkeit gegen Stoßspannungen bietet, zu bilden. Hierzu weist das Schaltelement einen Niederimpedanzbereich 3 auf, dessen Impedanz dann sehr niedrig wird, wenn bei einer Schaltung mit einer Vcc-Anschlußfläche 1 und einer GND-Anschlußfläche 2, die an die Speisespannung bzw. an Erde anzuschließen sind, die Polaritäten verkehrt angeschlossen sind. Dieser Niederimpedanzbereich 3 kann durch einen CMOS-Fabrikationsprozeß hergestellt werden. Der Bereich 3 ist elektrisch zwischen die Anschlußflächen 1 und 2 über jeweilige Metall-Leiterstreifen 11 bzw. 21 geschaltet, und der Strom fließt durch den Niederimpedanzbereich 3 während des verpolten Verbindungszustands zum Schutz eines internen Schaltkreises 4. Außerdem sind in der Nähe von drei oder vier Seiten einer Anschlußfläche 7 Stoßspannungsschutzelemente mit identischen Charakteristiken angeordnet, wobei jedes dieser Schutzelemente 8 elektrisch mit einer der Seiten der Anschlußfläche 7 verbunden ist, so daß der an der Anschlußfläche 7 auftretende Stromstoß gleichmäßig auf die Schutzelemente 8 verteilt wird, um den internen Schaltkreis 4 zu schützen.

Description

Die Erfindung bezieht sich auf ein Halbleiter-Bauelement, das in einer integrierten CMOS-Schaltung mit einer Schutzschaltung integriert ist, die den Fall des verpolten Anschließens oder von Stoßspannungen betrifft.
Bei einem integrierten Halbleiter-Schaltungselement zur Verwendung in elektrischen und elektronischen Geräten für mobile, medizinische oder industrielle Anwendung gibt es einen Leistungsanschluß und einen Masse- oder Erdanschluß zum Liefern der Betriebsspannung an die integrierte CMOS-Schaltung. Es kann nun vorkommen, daß durch einen Fehler bei der von einem Kraftfahrzeughersteller und einem Elektrogerätehersteller durchgeführten Montage diese Anschlüsse verpolt angeschlossen werden. Wird aufgrund einer solchen Verpolung zwischen den Leistungsanschluß und den Erdanschluß eine gegenüber der richtigen Spannung umgekehrte Spannung angelegt, so wird an alle MOS-Transistoren in der integrier­ ten CMOS-Schaltung und an die pn-Übergänge der unter Verwendung eines Substrats erzeugten Widerstände eine Vorwärtsspannung angelegt. Die gesamte integrierte CMOS-Schaltung wird einer in Durchlaßrichtung vorgespannten Diode ähnlich.
Es fließt also ein Strom überall in der integrierten CMOS-Schaltung, was deren Zerstörung und Ausfall bewirken kann. Beispielsweise wird die integrierte CMOS-Schaltung kurzgeschlossen durch Schmelzen an einer Stelle, an der die Stromdichte einen für das Bauelement zulässigen Wert übersteigt, oder es werden Leiter durch Versatzmigration durchtrennt. Das integrierte Halbleiter-Schaltungs­ element muß deshalb vor einem solchen verkehrten Anschluß geschützt werden. Gewöhnlich ist zur Behandlung des Verpolens extern zu einem IC-Chip eine Verpolungsschutzschaltung angeordnet, die eine integrierte CMOS-Schaltung enthält. Alternativ ist auch schon vorgeschlagen worden, daß die Verpolungsschutz­ schaltung innerhalb des IC-Chips vorhanden ist (z. B. japanische offengelegte Patentpublikation Nr. 10-289956).
Weiterhin werden, um die Fähigkeit zu verbessern, Stoßwellen wie statischer Elektrizität ober Überspannung zu widerstehen, ein oder zwei Stoß­ spannungsschutzelemente wie Zenerdioden oder MOS-Dioden in der Nähe einer Seite oder beider Seiten einer Eingangs-Ausgangs-Anschlußfläche im integrierten CMOS-Schaltkreis angeschlossen, wodurch verhindert werden soll, daß die Stoß­ welle an den internen Schaltkreis gelangt.
Jedoch erhöht die Verwendung einer externen Verpolungsschutzvor­ richtung außerhalb des IC-Chips in der oben beschriebenen Weise die Kosten aufgrund eines Ansteigens der Teilezahl und der Montageschritte. Und gemäß der Technik, mit der die Verpolungsschutzschaltung in das IC-Chip integriert ist, wie sie in der oben angegebenen japanischen offengelegten Patentpublikation der Fall ist, erfordert die Notwendigkeit der Bildung eines bipolaren Transistors einen speziellen Ionenimplantationsprozeß, wodurch die Kosten gesteigert werden.
Außerdem wurden mit der weiteren Integration der integrierten Halbleiter­ schaltungen in den vergangenen Jahren die Breite der Leiter und der Abstand zwischen den Leitern in den integrierten Schaltkreisen aufgrund der von den Entwurfsregeln geforderten Minimierung reduziert, und es wurde gefordert, daß die Stoßspannungs-Durchbruchspannung höher wird. Aus diesem Grund kann auch das Vorsehen der Stoßspannungsschutzelemente auf einer oder beiden Seiten der Eingangs/Ausgangs-Anschlußfläche einen Isolationsdurchbruch des Schutzelements nicht zufriedenstellend verhindern.
Durch die Erfindung soll nun ein billiges Halbleiter-Bauelement geschaffen werden, das eine Verpolungsschutzschaltung enthält, die beim CMOS-Herstellungs­ prozeß mit hergestellt wird. Nach der Erfindung soll auch ein Halbleiter-Bau­ element geschaffen werden, das eine Schutzschaltung mit im Vergleich zum Stand der Technik höherer Fähigkeit, Stoßwellen standzuhalten, enthält.
Dies wird gemäß der Erfindung dadurch erreicht, daß das Halbleiter- Bauelement folgende Komponenten umfaßt: eine Vcc-Anschlußfläche zum Anlegen einer Speisespannung und eine GND-Anschlußfläche zum Verbinden mit Erd- oder Massepotential; einen Niederimpedanzbereich, der durch einen CMOS-Herstellungs­ prozeß gebildet ist und dazu ausgebildet ist, daß seine Impedanz sehr niedrig in einem Stromkreis wird, bei dem das Erd- oder Massepotential an die Vcc-Anschluß­ fläche und die Speisespannung an die GND-Anschlußfläche angelegt sind; einen ersten metallenen Leiter, der den Niederimpedanzbereich elektrisch mit der Vcc- Anschlußfläche verbindet; und einen zweiten metallischen Leiter, der den Nieder­ impedanzbereich elektrisch mit der GND-Anschlußfläche verbindet. Der Nieder­ impedanzbereich wird gemäß der Erfindung durch den CMOS-Fabrikationsprozeß hergestellt, und dies beseitigt die Notwendigkeit eines speziellen Ionenimplanta­ tionsprozesses, wie er zum Herstellen eines Bipolartransistors notwendig wäre.
Die Erfindung schafft auch ein Halbleiter-Bauelement, das Stoßspannungs- Schutzelemente enthält, die mit identischen Charakteristiken nahe drei oder vier Seiten einer Anschlußfläche angeordnet sind, wobei jede Seite der Anschlußfläche und das dieser Seite zugeordnete Stoßspannungsschutzelement elektrisch mitein­ ander verbunden sind. Gemäß der Erfindung wird der an der Anschlußfläche auftretende Stromstoß auf die drei oder vier Stoßschutzelemente abgeleitet, und dies erniedrigt die Stromdichte des durch die Leiterbahnen zwischen der Anschluß­ fläche und den Stoßschutzelementen fließenden Stroms, und reduziert die Konzen­ tration des elektrischen Felds zwischen für die Anschlußfläche peripheren Schal­ tungselementen und den Leitungen.
Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigen:
Fig. 1 eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 einen Längsschnitt in einer Ebene A-A in Fig. 1;
Fig. 3 den Schaltplan des Halbleiter-Bauelements von Fig. 1;
Fig. 4 eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 5 einen Längsschnitt in einer Ebene B-B von Fig. 4;
Fig. 6 den Schaltplan des Halbleiter-Bauelements von Fig. 4;
Fig. 7 eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements nach einer dritten Ausführungsform der Erfindung;
Fig. 8 einen Längsschnitt in einer Ebene C-C von Fig. 7;
Fig. 9 den Schaltplan des Halbleiter-Bauelements von Fig. 7;
Fig. 10 eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements nach einer vierten Ausführungsform der Erfindung;
Fig. 11 eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements nach einer fünften Ausführungsform der Erfindung;
Fig. 12 eine Draufsicht auf den Hauptteil einer Abwandlung des Halbleiter-Bau­ elements gemäß der fünften Ausführungsform der Erfindung;
Fig. 13 eine Draufsicht auf den Hauptteil des Halbleiter-Bauelements von Fig. 12, zu dem ein Polysilikon-Beschränkungswiderstand zum Behandeln von ESD (Electro Static Discharge, elektrostatische Entladung) hinzugefügt ist.
Erste Ausführungsform
Fig. 1 stellt eine Draufsicht auf einen Hauptteil eines Halbleiter-Bau­ elements gemäß einer ersten erfindungsgemäßen Ausführungsform dar, und Fig. 2 einen Längsschnitt in einer Ebene A-A von Fig. 1. Fig. 3 stellt den Schaltkreis des Halbleiter-Bauelements als Schaltplan dar. Eine Vcc-Anschlußfläche 1 dient dem Anschluß der Speisespannung an einen internen Schaltkreis 4, der aus einem integrierten CMOS-Schaltkreis besteht, und eine GND-Anschlußfläche 2 dient dem Anlegen von Erd- oder Massepotential an den internen Schaltkreis 4. Das Halbleiter- Bauelement enthält einen Niederimpedanzbereich 3, der als Verpolungsschutz­ element zwischen die Anschlußflächen 1 und 2 geschaltet ist, und zwar in der Nähe dieser Anschlußflächen. Der Bereich 3 ist so aufgebaut, daß seine Impedanz bei verkehrtem Anschluß, also wenn das Erdpotential an die Vcc-Anschlußfläche 1 und die Speisespannung an die GND-Anschlußfläche 2 angelegt werden, minimal werden kann. In der Zeichnung nicht dargestellter Weise sind regulär die Vcc- Anschlußfläche 1 an einen Speisespannungsanschluß und die GND-Anschlußfläche 2 an eine Erdklemme des IC-Chips über Verbindungsleiter angeschlossen.
Der Niederimpedanzbereich 3 weist einen p-MOS-Transistor 30 und einen p+-Schutzring 31, der den p-MOS-Transistor 30 umgibt, auf. Der Niederimpedanz­ bereich 3 kann deshalb durch den CMOS-Herstellungsprozeß mit hergestellt werden. Der p-MOS-Transistor 30 ist so aufgebaut, daß ein Quellenbereich 301 und ein Abflußbereich 303 in einem in einem p-Substrat 300 gebildeten n-Topfbereich 305 gebildet sind; über dem Quellenbereich 301 und dem Abflußbereich 303 ist mit dazwischenliegendem Gate-Isolierfilm eine Steuerelektrode 302 (Gate) gebildet, über der Metall-Leiterstreifen 11, 21 mit dazwischenliegendem Zwischenschicht- Isolierfilm 306 angeordnet sind und die mit einem Passivierungsfilm 307 abgedeckt sind. In Fig. 1 ist der Passivierungsfilm 307 weggelassen.
Der Quellenbereich 301 ist elektrisch mit dem Metall-Leiterstreifen 11 über ein Kontaktstück 12 verbunden und die Steuerelektrode 302 ist elektrisch mit dem Metall-Leiterstreifen 11 über ein Kontaktstück 13 verbunden. Der n-Topfbereich 305 ist mit dem Metall-Leiterstreifen 11 über einen n-Topf-Abnahmebereich 304 und ein Kontaktstück 14 verbunden. Der Metall-Leiterstreifen 11 seinerseits ist elektrisch mit der Vcc-Anschlußfläche 1 verbunden. Der Abflußbereich 303 ist elektrisch mit dem Metall-Leiterstreifen 21 über ein Kontaktstück 22 verbunden und der p+-Schutzring 31 ist elektrisch mit dem Leiterstreifen 21 über ein Kontakt­ stück 23 verbunden. Der Metall-Leiterstreifen 21 selbst ist elektrisch mit der GND- Anschlußfläche 2 verbunden. Die Anschlußflächen 1 und 2 sind mit dem internen Schaltkreis 4 über eine Vcc-Leitung 61 bzw eine GND-Leitung 62 verbunden.
Die Breite W der Steuerelektrode des p-MOS-Transistors 30 übertrifft die des MOS-Transistors des internen Schaltkreises 4. Der p-MOS-Transistor hat also einen größeren pn-Übergangsbereich als der MOS-Transistor des internen Schalt­ kreises 4, so daß bei einem verdrehten Anschluß die Impedanz des Niederimpe­ danzbereichs 3 niedriger ist als die des internen Schaltkreises 4. Vorzugsweise sind die Abstände zwischen dem p-MOS-Transistor 30 und der Vcc Anschlußfläche 1 und zwischen dem p-MOS-Transistor 30 und der GND-Anschlußfläche 2 so kurz als möglich, um den Widerstand des p+-Schutzrings 31 und des n-Topfbereichs 305 zu erniedrigen.
Mit dieser beschriebenen Anordnung fließt der Strom, der bei verpoltem Anschluß erzeugt wird, in erheblichem Maß in den Niederimpedanzbereich 3. Dies reduziert maximal den zum internen Stromkreis 4 fließenden Strom und schützt deshalb diesen vor einem Defekt, Ausfall oder dergleichen. Der Niederimpedanz­ bereich 3 und die Metall-Leiterstreifen 11 und 21 sind dazu dimensioniert, eine Stromdichte gleich oder unter einem zulässigen Wert zu haben, so daß verhindert wird, daß der p-MOS-Transistor ausfällt oder zerstört wird, und verhindert wird, daß die Leiterstreifen 11 und 21 unterbrochen werden, auch wenn der im verpolten Zustand erzeugte Strom mit hoher Stromstärke in den Niederimpedanzbereich 3 fließt.
So wird beispielsweise die Stromdichte des p-MOS-Transistors 30 so gesteuert, daß sie gleich oder unter einem zulässigen Wert bleibt, indem die Steuerelektrodenbreite (W) und die pn-Übergangsfläche des p-MOS-Transistors 30 vergrößert werden. Die Breite der Leiterstreifen 11, 21 wird so erhöht, daß die Stromdichte in diesen Leiterstreifen gleich oder unter einem zulässigen Wert bleibt. Wird der in den Niederimpedanzbereich 3 fließende Strom mit "a" bezeichnet, die zulässige Stromdichte der Metall-Leiterstreifen 11 und 21 mit "b" bezeichnet und die Filmdicke der Metall-Leiterstreifen 11, 21 mit "c" bezeichnet, so ist die Minimum-Leiterbreite der Leiterstreifen 11, 21 gegeben durch a/b/c.
Nimmt man an, daß der in den Niederimpedanzbereich fließende Strom "a" 300 mA beträgt, die für die Metall-Leiterstreifen 11, 21 zulässige Stromdichte "b" 3.105 A/cm2 (3 mA/um2) ist und die Leiterstreifen 11, 21 eine Filmdicke "c" von 1 µm haben, so beträgt aufgrund der Rechnung a/b/c die Minimum-Leiterbreite 100 µm. Wird die Migrations-Sicherheitstoleranz beispielsweise auf das Dreifache der Leiterbreite geschätzt, so sollte die Leiterbreite etwa 300 µm betragen. Dieser numerische Wert ist nur ein Beispiel und die jeweilige minimale Leiterbreite kann mit Hilfe der Rechnung a/b/c gemäß den tatsächlichen Spezifikationen und dergleichen des Bauelements berechnet werden.
Es wird nun der Stromweg während des verpolten Anschlusses beschrie­ ben. Der verpolte Anschluß bewirkt, daß ein Übergang zwischen dem p-Substrat 300 und dem n-Topfbereich 305 und ein Übergang zwischen dem Abflußbereich 303 und dem n-Topfbereich 305 in Durchlaßrichtung vorgespannt werden. Wie in Fig. 2 durch einen Pfeil dargestellt ist, fließt der Strom auf einem Strompfad 51, der von der GND-Anschlußfläche 2 zur Vcc-Anschlußfläche 1 über den Metall- Leiterstreifen 21, den p+-Schutzring 31, das p-Substrat 300, den n-Topfbereich 305, den n-Topf-Abnahmebereich 304 und den Metall-Leiterstreifen 11 in dieser Reihenfolge verläuft. Weiterhin fließt Strom auf einem Strompfad 52, der von der GND-Anschlußfläche 2 zur Vcc-Anschlußfläche 1 über den Metall-Leiterstreifen 21, den Abflußbereich 303, den n-Topfbereich 305, den n-Topf-Abnahmebereich 304 und den Metall-Leiterstreifen 11 in dieser Reihenfolge verläuft.
Es sei hier darauf hingewiesen, daß dann, wenn die Spannung richtig an die Anschlußflächen 1 und 2 angelegt wird, der p-MOS-Transistor 30 als Stoßspan­ nungs-Schutzschaltung wirkt, indem er die Durchbruchcharakteristik des Quellen­ bereichs 301 und des Abflußbereichs 303 ausnützt.
Gemäß der beschriebenen ersten Ausführungsform besteht der Nieder­ impedanzbereich 3 aus dem p-MOS-Transistor 30, so daß dieser Niederimpedanz­ bereich 3 durch den CMOS-Herstellungsprozeß gebildet werden kann. Dies beseitigt die Notwendigkeit eines speziellen Ionenimplantationsprozesses, der zum Erzeugen eines Bipolartransistors erforderlich wäre, und ermöglicht somit die Herstellung der integrierten CMOS-; Schaltung einschließlich der Verpolungsschutzschaltung zu niedrigen Kosten.
Zweite Ausführungsform
Fig. 4 ist eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements gemäß einer zweiten erfindungsgemäßen Ausführungsform. Fig. 5 zeigt einen Längsschnitt in einer Ebene B-B von Fig. 4 und Fig. 6 einen Schaltplan, der die Schaltungsanordnung des Halbleiter-Bauelements zeigt. Die zweite Ausführungs­ form unterscheidet sich von der ersten Ausführungsform darin, daß anstelle des Niederimpedanzbereichs 3 mit dem p-MOS-Transistor 30 zwischen der Vcc-An­ schlußfläche 1 und der GND-Anschlußfläche 2 und in der Nachbarschaft dieser Anschlußflächen 1 und 2 ein Niederimpedanzbereich 103 mit einer Zenerdiode 32 eingeschaltet ist. Wie im Fall der ersten Ausführungsform, ist der Niederimpedanz­ bereich 103 so ausgebildet, daß seine Impedanz im IC-Chip während des verpolten Anschlusses minimal wird. Der übrige Aufbau des Halbleiter-Bauelements nach der zweiten Ausführungsform ist der gleiche wie der des Halbleiter-Bauelements nach der ersten Ausführungsform. Die Elemente und Teile der zweiten Ausführungsform, die denen der ersten Ausführungsform entsprechen, sind deshalb mit gleichen Bezugszeichen bezeichnet und werden nicht erneut beschrieben.
Der Niederimpedanzbereich 103 enthält die Zenerdiode 32, die wie bei der ersten Ausführungsform vom p+-Schutzring 31 umgeben wird. Die Zenerdiode 32 kann durch den CMOS-Herstellungsprozeß hergestellt werden, und somit kann der Niederimpedanzbereich 103 ebenfalls durch den CMOS-Herstellungsprozeß gebildet werden. Die Zenerdiode 32 ist so aufgebaut, daß ein Kathodenbereich 321 und ein Anodenbereich 323 in einem n--Bereich 325 wie beispielsweise einem n-Topf­ bereich, der an einem p-Substrat 320 gebildet ist, ausgebildet sind. Über dem Kathodenbereich 321 und dem Anodenbereich 323 sind, mit einem Zwischenschicht-Isolierfilm 326 dazwischen, die Metall-Leiterstreifen 11, 21 verlegt, die mit einem (in Fig. 4 weggelassenen) Passivierungsfilm 327 beschichtet sind. Die Zenerdiode 32 hat eine Sperrrichtung-Durchbruchspannung Vr, die von der pn- Übergangs-Durchbruchspannung des n--Bereichs 325 und des Anodenbereichs 323 abhängt.
Der Kathodenbereich 321 ist elektrisch mit dem Metall-Leiterstreifen 11 über ein Kontaktstück 15 verbunden und der Anodenbereich 323 ist elektrisch mit dem Metall-Leiterstreifen 21 über ein Kontaktstück 24 verbunden. Der p+-Schutz­ ring 31 ist wiederum mit dem Metall-Leiterstreifen 21 elektrisch über das Kontakt­ stück 23 verbunden.
Gemäß dem Entwurf sind der Anodenbereich 323 und der Kathodenbereich 321 ausreichend breit, um zu ermöglichen, daß die pn-Übergangsfläche in der Zenerdiode 32 größer ist als die pn-Übergangsfläche im MOS-Transistor, usw. des internen Schaltkreises 4, so daß die Impedanz des Niederimpedanzbereichs unter der des internen Schaltkreises 4 liegt. Vorzugsweise sind die Abstände zwischen der Zenerdiode 32 und der Vcc-Anschlußfläche 1 und zwischen der Zenerdiode 32 und der GND-Anschlußfläche 2 so kurz als möglich, um den Widerstandswert der metallenen Leiterstreifen 11 und 21 niedrig zu halten. Außerdem ist vorzugsweise der Abstand zwischen dem p+-Schutzring 31 und dem n--Bereich 325 so kurz als möglich, um den Widerstand zwischen diesen Bereichen niedrig zu halten.
Bei der beschriebenen Anordnung fließt Strom, der während des verpolten Anschlusses erzeugt wird, mit hoher Stromstärke in den Niedrigimpedanzbereich 103. Dies reduziert den Strom, der zum internen Schaltkreis 4 fließt, in hohem Maße und schützt den internen Schaltkreis 4 vor einer Schädigung oder einem Ausfall. Der Niederimpedanzbereich 3 und die Metall-Leiterstreifen 11 und 21 sind so dimensioniert, daß ihre Stromdichte gleich oder unter einem zulässigen Wert bleibt, um zu verhindern, daß die Zenerdiode 32 geschädigt wird und durchschlägt und die Metall-Leiterstreifen 11 und 21 unterbrochen werden, auch wenn der beim verpolten Anfluß fließende Strom mit relativ hoher Stromstärke in den Nieder­ impedanzbereich 103 fließt.
Beispielsweise wird die Stromdichte der Zenerdiode 32 auf einen Wert eingesteuert, der gleich oder unter einem zulässigen Wert liegt, indem man die Steuerelektrodenbreite (W) des Anodenbereichs 323 und des Kathodenbereichs 321 erhöht, um die pn-Übergangsfläche zu verbreitern. Auch die Leiterbreite der Leiterstreifen 11 und 21 wird so erhöht, daß die Stromdichte dort gleich oder unter einem zulässigen Wert bleibt. Wie im Fall der ersten Ausführungsform ist die Minimum-Leiterbreite der Leiterstreifen 11, 21 gegeben durch a/b/c, wobei der in den Niederimpedanzbereich 103 fließende Strom mit "a", die zulässige Stromdichte der Metall-Leiterstreifen 11, 21 mit "b" und die Filmdicke der Metall-Leiterstreifen 11, 21 mit "c" bezeichnet sind.
Unter der Annahme, daß der in den Niederimpedanzbereich fließende Strom "a" 300 mA beträgt, die für die Leiterstreifen 11, 21 zulässige Stromdichte "b" 3.105 A/cm2 (3 mA/µm2) beträgt und die Filmdicke "c" der Metall-Leiterstreifen 11, 21 wie im Fall der ersten Ausführungsform 1 µm beträgt, so ergibt die Rech­ nung mit a/b/c eine Minimum-Leiterbreite der Leiterstreifen 11, 21 von 100 µm. Wird eine Migrations-Sicherheitstoleranz mit beispielsweise etwa dem Dreifachen der Leiterbreite angenommen, so sollte diese etwa 300 µm betragen. Die tatsäch­ liche minimale Leiterbreite wird durch die Berechnung a/b/c entsprechend den Spezifikationen usw. des Bauelements ermittelt.
Es wird nun der Strompfad während des verpolten Anschlusses beschrie­ ben. Der verpolte Anschluß bewirkt, daß der Übergang zwischen dem p-Substrat 320 und dem n--Bereich 325 und der Übergang zwischen dem Kathodenbereich 323 und dem n--Bereich 325 in Durchlaßrichtung vorgespannt werden. Wie durch einen Pfeil in Fig. 5 dargestellt ist, fließt der Strom entlang einem Strompfad 53, der von der GND-Anschlußfläche 2 zur Vcc-Anschlußfläche 1 über den Metall-Leiterstreifen 21, den p+-Schutzring 31, das p-Substrat 320, den n--Bereich 325, den Kathoden­ bereich 321 und den Metall-Leiterstreifen 11 in dieser Reihenfolge verläuft. Außerdem fließt Strom entlang einem Strompfad 54, der von der GND-Anschlußflä­ ehe 2 zur Vcc-Anschlußfläche 1 über den Metall-Leiterstreifen 21, den Anoden­ bereich 323, den n--Bereich 325, den Kathodenbereich 321 und den Metall-Leiter­ streifen 11 in dieser Reihenfolge verläuft.
Es sei hierbei darauf hingewiesen, daß bei richtig gepoltem Anschluß der Anschlußflächen 1 und 2 die Zenerdiode 32 als Stoßspannungs-Schutzschaltung funktioniert, die die Rückwärts-Durchbruchcharakteristik dieser Diode ausnützt.
Gemäß der beschriebenen zweiten Ausführungsform besteht der Nieder­ impedanzbereich 103 aus der Zenerdiode 32, die im CMOS-Fabrikationsprozeß hergestellt werden kann, und deshalb kann der Niederimpedanzbereich 103 durch den CMOS-Fabrikationsprozeß des Bauelements mit-gebildet werden. Dies beseitigt die Notwendigkeit eines speziellen Ionenimplantationsprozesses, der zum Her­ stellen eines Bipolartransistors notwendig wäre, und ermöglicht die Herstellung eines integrierten CMOS-Schaltkreises einschließlich der Verpolungsschutz­ schaltung zu niedrigen Kosten.
Dritte Ausführungsform
Fig. 7 stellt eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements gemäß einer dritten erfindungsgemäßen Ausführungsform dat Fig. 8 ist ein Längs­ schnitt in einer Ebene C-C von Fig. 7 und Fig. 9 stellt einen Schaltplan dar, der die Schaltungsanordnung des Halbleiter-Bauelements zeigt. Die dritte Ausführungsform unterscheidet sich von der ersten und zweiten Ausführungsform darin, daß der das Verpolungsschutzelement darstellende p-MOS-Transistor 30 nicht in Parallel­ schaltung zum Schaltkreis 4 zwischen die Vcc-Anschlußfläche 1 und die GND- Anschlußfläche 2 geschaltet ist, sondern in Reihe in die Speiseleitung eingefügt ist, die die Vcc-Anschlußfläche 1 und den internen Schaltkreis 4 miteinander verbindet.
Spezifizierter dargestellt, ist im p-MOS-Transistor 30 der Quellenbereich 301 elektrisch über das Kontaktstück 12 mit dem Metall-Leiterstreifen 11 verbun­ den, der seinerseits mit der Vcc Anschlußfläche 1 verbunden ist. Der n-Topfbereich 305 ist elektrisch über den n-Topf-Abnahmebereich 304 und das Kontaktstück 14 mit dem Leiterstreifen 11 verbunden. Die Steuerelektrode 302 ist elektrisch mit einem Metall-Leiterstreifen 64 verbunden, der über das Kontaktstück 13 mit dem internen Schaltkreis 4 verbunden ist. Der Abflußbereich 303 ist elektrisch mit einem weiteren Metall-Leiterstreifen 63 verbunden, der seinerseits über das Kontaktstück 22 an den internen Schaltkreis 4 angeschlossen ist. Der Metall-Leiterstreifen 63 dient als Stromversorgungsleitung für den internen Schaltkreis 4. Der p+-Schutzring 31 ist elektrisch über das Kontaktstück 23 mit dem Metall-Leiterstreifen 21 verbunden, der seinerseits an die GND-Anschlußfläche 2 angeschlossen ist.
Gemäß der dritten Ausführungsform ist nur die GND-Anschlußfläche 2 direkt elektrisch mit dem internen Schaltkreis 4 verbunden, und zwar über eine GND-Leitung 62. Der weitere Aufbau des Halbleiter-Bauelements gemäß der dritten Ausführungsform gleicht demjenigen des Halbleiter-Bauelements der ersten Ausführungsform. Es sind deshalb die Elemente und Teile der dritten Ausführungs­ form, die denen der ersten Ausführungsform entsprechen, mit gleichen Bezugszei­ chen versehen und werden hier nicht erneut beschrieben. Es sei darauf hingewie­ sen, daß der Passivierungsfilm 307 in Fig. 7 weggelassen ist.
Wie im Fall der ersten Ausführungsform, sind der Niederimpedanzbereich 3 und die Metall-Leiterstreifen 11 und 21 so dimensioniert, daß die darin auf­ tretende Stromdichte nicht höher als der zulässige Wert ist, so daß verhindert wird, daß der p-MOS-Transistor 30 geschädigt oder zerstört wird und die Metall-Leiter­ streifen 11, 21 unterbrochen werden, wenn der im falsch gepolten Zustand fließende Strom mit hoher Stromstärke durch den Niederimpedanzbereich 3 fließt.
Es wird nun der Strompfad beschrieben, den der Strom beim verpolten Anschluß nimmt. Wie in Fig. 8 durch einen Pfeil angegeben, bewirkt die Verpolung einen Strom entlang einem Strompfad 55, der von der GND-Anschlußfläche 2 zur Vcc-Anschlußfläche 1 über den Metall-Leiterstreifen 21, den p+-Schutzring 31, das p-Substrat 300, den n-Topfbereich 305, den n-Topfabnahmebereich 304 und den Metall-Leiterstreifen 11 in dieser Reihenfolge verläuft. Der verpolte Anschluß bewirkt auch einen Strom entlang einem Strompfad 56, der von der GND Anschluß­ fläche 2 zur Vcc-Anschlußfläche 1 über die GND-Leitung 62, den internen Schalt­ kreis 4, den Metall-Leiterstreifen 63, den Abflußbereich 303, den n-Topfbereich 305, den n-Topf-Abnahmebereich 304 und den Metall-Leiterstreifen 11 in dieser Reihenfolge verläuft. Der über den Strompfad 56 durch den internen Schaltkreis 4 fließende Strom kann aber vernachlässigt werden, da der Widerstandswert des Niederimpedanzbereichs 3 ausreichend kleiner ist als der Widerstandswert des internen Schaltkreises 4.
Es sei hier darauf hingewiesen, daß im Fall des richtig gepolten Spannungs­ anschlusses an den Anschlußflächen 1 und 2 das Schalten der Stromspeiseleitung durch Ein- und Ausschalten des p-MOS-Transistors 30 gesteuert werden kann. Im einzelnen arbeitet der p-MOS-Transistor als Überspannungsschutzschaltung oder Überstromschutzschaltung, die das Anlegen der Überspannung am internen Schaltkreis 4 oder das Fließen des Überstroms im internen Schaltkreis 4 verhindert. In diesem Fall kann beispielsweise eine Überspannungsdetektor- oder Über­ stromdetektorschaltung vorhanden sein, die die Steuerschaltung des p-MOS- Transistors 30 steuert.
Gemäß der beschriebenen dritten Ausführungsform besteht der Nieder­ spannungsbereich 3 aus dem p-MOS-Transistor 30. Er kann deshalb durch den CMOS-Fabrikationsprozeß hergestellt werden. Dies beseitigt die Notwendigkeit eines speziellen Ionenimplantationsprozesses, der zum Herstellen eines Bipolar­ transistors notwendig wäre, und ermöglicht somit die Fabrikation der integrierten CMOS-Schaltung einschließlich der Verpolungsschutzschaltung zu niedrigen Kosten.
Vierte Ausführungsform
Fig. 10 zeigt eine Draufsicht auf den Hauptteil eines Halbleiter-Bau­ elements gemäß einer vierten erfindungsgemäßen Ausführungsform. Bei der vierten Ausführungsform sind vier Niederimpedanzbereiche 203a, 203b, 203c und 203d, die im verpolten Verbindungszustand niedrige Impedanz aufweisen, rund um die Vcc-Anschlußfläche 1 angeordnet, die rechteckig oder im wesentlichen rechteckig ist. Der Metall-Leiterstreifen 21 verbindet die vier Niederimpedanzbereiche 203a bis 203d miteinander. Diese Schaltungsanordnung reduziert die Stromdichte während des verpolten Verbindungszustands und erlaubt eine effektive Verteilung des Stromflusses in diesem Schaltungszustand. Der Aufbau der Niederimpedanz­ bereiche 203a bis 203d gleicht dem des Niederimpedanzbereichs 3 nach der ersten Ausführungsform oder des Niederimpedanzbereichs 103 nach der zweiten Aus­ führungsform. Man beachte, daß in Fig. 110 der Passivationsfilm weggelassen ist.
Weiterhin können wie im Fall der dritten Ausführungsform jeweilige der p-MOS-Transistoren (nicht dargestellt), die die Niederimpedanzbereiche 203a bis 203d bilden, seriell in eine Stromspeiseleitung eingesetzt sein. Es können auch zwei, drei, fünf oder mehr Niederimpedanzbereiche vorhanden sein und beispiels­ weise können jeweilige Niederimpedanzbereiche in acht Richtungen um die Vcc- Anschlußfläche 1 angeordnet sein.
Gemäß der beschriebenen vierten Ausführungsform sind die Nieder­ impedanzbereiche 203a bis 203d aus p-MOS-Transistoren oder aus Zenerdioden aufgebaut, die durch den CMOS-Fabrikationsprozeß hergestellt sind, und können deshalb durch diesen CMOS-Fabrikationsprozeß gebildet werden. Dies beseitigt die Notwendigkeit eines speziellen Ionenimplantationsprozesses, der zum Her­ stellen eines Bipolartransistors erforderlich wäre, und ermöglicht somit die Herstellung der integrierten CMOS-Schaltung einschließlich der Verpolungsschutz­ schaltung zu niedrigen Kosten. Außerdem wird gemäß der vierten Ausführungsform der Stromfluß im verpolten Verbindungszustand wirksam verteilt und die in den jeweiligen Niederimpedanzbereichen 203a bis 203d auftretende Stromdichte ist niedrig, wodurch die Fähigkeit verbessert wird, einen Ausfall der Schutzschaltung zu verhindern.
Fünfte Ausführungsform
Fig. 11 ist eine Draufsicht auf den Hauptteil eines Halbleiter-Bauelements gemäß einer fünften erfindungsgemäßen Ausführungsform. Gemäß dieser fünften Ausführungsform sind um die vier Seiten einer quadratischen oder im wesentlichen quadratischen Anschlußfläche 7 jeweils eines von vier Stoßspannungsschutz­ elementen 8 angeordnet. Jeweils einer von vier Anschlüssen der Anschlußfläche 7 und ein Anschluß des betreffenden Stoßspannungsschutzelements 8 sind mitein­ ander elektrisch über einen ersten Leiter 81 verbunden, und die anderen Anschlüsse der jeweiligen Schutzelemente 8 sind elektrisch über einen zweiten Leiter 82 mit einem dritten Leiter 83 verbunden, der einen Stoßstrom der Speisespannung oder des Erdpotentials ableitet. Das Potential der Anschlußfläche 7 wird über einen Leiter 66 an den internen Schaltkreis 4 geliefert.
Beispiele für die Stoßspannungsschutzelemente 8 sind Zenerdioden, PMOS- Dioden und NMOS-Dioden. Vorzugsweise haben die Stoßspannungsschutzelemente 8 alle gleichen Aufbau, um so den Stromstoß gleichförmig zu verteilen. Wenn die Stoßspannungsschutzelemente 8 Hochzieh-Zenerdioden oder Hochzieh-PMOS- Dioden (pull-up) sind, ist der dritte Leiter 83 ein Stromversorgungsleiter, der Versorgungsspannung liefert. Sind die Stoßspannungsschutzelemente 8 indessen Ableit-Zenerdioden oder Ableit-NMOS-Dioden (pull-down), so ist der dritte Leiter 83 ein Erd- oder Masseleiter. Vorzugsweise sind der erste Leiter 81, der zweite Leiter 82 und der dritte Leiter 83 Metallstreifen mit sehr niedrigem Leitungswider­ stand. Außerdem wird bevorzugt, daß die ersten Leiter 81 und die zweiten Leiter 82 die selbe Leiterbreite aufweisen, und daß der dritte Leiter 83 die vierfache Leiterbreite des ersten Leiters 81 aufweist und somit die Stromdichte des Stoß­ stroms, der durch die Anschlußfläche 7 fließt, und die Stromdichte des Stroms durch den dritten Leiter 83 gleich sind.
Weiterhin können, wie Fig. 12 zeigt, auch drei Stoßspannungsschutz­ elemente 8 jeweils in der Nähe einer von drei der vier Seiten der Anschlußfläche 7 angeordnet sein. In diesem Fall ist vorzugsweise der dritte Leiter 83 dreimal so breit wie der erste Leiter 81, so daß die Stromdichte des durch die Anschlußfläche 7 fließenden Stoßstroms und die Stromdichte des durch den dritten Leiter 83 fließenden Stroms gleich sein können. Fig. 13 zeigt eine weitere Anordnung, gemäß der drei Stoßspannungsschutzelemente 8 jeweils in der Nähe einer von drei der vier Seiten der Anschlußfläche 7 angeordnet sind und an dessen vierter Seite zum Zweck des Schutzes der Anschlußfläche 7 vor ESD beispielsweise ein breiter Begrenzerwiderstand 9 aus Polysilikon angeordnet sein kann. Der Begrenzungs­ widerstand 9 ist elektrisch mit der Anschlußfläche 7 und über ein Kontaktstück 91 mit einem Metall-Leiterstreifen 67 verbunden, der an den internen Schaltkreis 4 angeschlossen ist.
Gemäß dieser beschriebenen fünften Ausführungsform wird ein an der Anschlußfläche 7 auftretender Stoßstrom auf die drei oder vier Schutzelemente 8 abgeleitet, und dies erniedrigt die Stromdichte des durch die Leiter 81 zwischen der Anschlußfläche 7 und den Schutzelementen 8 fließenden Stroms und reduziert die Konzentration von elektrischen Feldern zwischen den am Umfang der Anschluß­ fläche befindlichen Schaltungselementen und dem Leiter 81 zum Erhöhen der Beständigkeit gegen einen Ausfall durch Stoßspannungen. Dies unterdrückt weiterhin Elektromigrationen des Leiters 81 und einen Isolationsdurchbruch an peripheren Schaltungselementen oder peripheren Leitern und dergleichen. Man kann also eine integrierte CMOS-Schaltung erhalten, die eine Schutzschaltung umfaßt, welche eine höhere Widerstandsfähigkeit gegen Stoßspannungen im Vergleich zum Stand der Technik hat.
Man beachte indessen, daß nicht die Absicht besteht, die Erfindung auf die beschriebenen Ausführungsformen zu beschränken, vielmehr soll im Gegenteil die Erfindung alle Modifikationen, alternativen Konstruktionen und Äquivalente abdecken. Beispielsweise wurde bei der ersten bis vierten Ausführungsform der Transistor oder die Diode im n-Topfbereich, der im p-Halbleitersubstrat gebildet ist, hergestellt, es kann jedoch ein Transistor oder eine Diode auch direkt in einem n-Halbleitersubstrat hergestellt werden.
Die Erfindung bringt die folgenden Effekte:
Gemäß der Erfindung wird der Niederimpedanzbereich durch den CMOS- Fabrikationsprozeß hergestellt, und dies beseitigt die Notwendigkeit eines speziel­ len Ionenimplantationsprozesses, wie er zum Herstellen eines Bipolartransistors erforderlich ist. Die integrierte CMOS-Schaltung kann also einschließlich der Verpolungsschutzschaltung zu niedrigen Kosten hergestellt werden.
Außerdem wird erfindungsgemäß ein Stoßstrom, der an der Anschlußflä­ che auftritt, auf drei oder vier Stoßspannungsschutzelemente verteilt. Dies er­ niedrigt die Stromdichte des Stroms durch die Leitungsverbindungen zwischen der Anschlußfläche und den Stoßspannungsschutzelementen und reduziert die Konzentration der elektrischen Felder zwischen den peripheren Schaltungs­ elementen und den Leitern. Man kann deshalb eine integrierte CMOS-Schaltung schaffen, die eine Schutzschaltung mit hoher Beständigkeit gegenüber einem Ausfall aufgrund einer Stoßspannung im Vergleich zum Stand der Technik aufweist.

Claims (15)

1. Halbleiter-Bauelement mit einer Vcc-Anschlußfläche (1) zum Anlegen einer Speisespannung und einer GND-Anschlußfläche (2) zum Verbinden mit Erd- oder Massepotential, gekennzeichnet durch:
einen Niederimpedanzbereich (3), der durch einen CMOS-Herstel­ lungsprozeß gebildet ist und dazu ausgebildet ist, daß seine Impe­ danz sehr niedrig in einem Stromkreis wird, bei dem das Erd- oder Massepotential an die Vcc-Anschlußfläche (1) und die Speisespan­ nung an die GND-Anschlußfläche (2) angelegt sind;
einen ersten metallenen Leiter (11), der den Niederimpedanzbereich (3) elektrisch mit der Vcc-Anschlußfläche (1) verbindet; und
einen zweiten metallischen Leiter (21), der den Niederimpedanz­ bereich (3) elektrisch mit der GND-Anschlußfläche (2) verbindet.
2. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß um die Vcc-Anschlußfläche (1, 7) und nahe bei dieser zwei oder mehr Nieder­ impedanzbereiche (3, 8) angeordnet sind.
3. Halbleiter-Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Vcc-Anschlußfläche (1, 7) rechteckig oder im wesentlichen rechteckig ist und daß um sie vier derartige Niederimpedanzbereiche (3, 8) angeordnet sind.
4. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Niederimpedanzbereich (3) umfaßt:
einen p-MOS-Transistor (30), mit einem Quellenbereich (301), einem Steuerbereich (302) und einem n-Topfbereich (305), die elektrisch mit der Vcc-Anschlußfläche (1) verbunden sind, und mit einem Abflußbereich (303), der elektrisch mit der GND-Anschlußfläche (2) verbunden ist; und
einen Schutzring (31), der aus einem p-leitenden Halbleiter besteht, um den MOS-Transistor (30) herum liegt und elektrisch mit der GND- Anschlußfläche (2) verbunden ist.
5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Niederimpedanzbereich (3) umfaßt:
einen p-MOS-Transistor (30) mit einem Quellenbereich (301), einer Steuerelektrode (302) und einem n-leitenden Halbleitersubstrat, die elektrisch mit der Vcc-Anschlußfläche (1) verbunden sind, und mit einem Abflußbereich (303), der elektrisch mit der GND-Anschlußflä­ che (2) verbunden ist; und
einen Schutzring (31), der aus einem p-leitenden Halbleiter besteht, um den MOS-Transistor (30) herum liegt und elektrisch mit der GND- Anschlußfläche (2) verbunden ist.
6. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Niederimpedanzbereich (3) umfaßt:
einen p-MOS-Transistor (30) mit einem Quellenbereich (301) und einem n-Topfbereich (305), die elektrisch mit der Vcc-Anschlußfläche (1) verbunden sind, und mit einer Steuerelektrode (302) und einer Abflußelektrode (303), die elektrisch mit der GND-Anschlußfläche (2) verbunden sind; und
einen Schutzring (31), der aus einem p-leitenden Halbleiter besteht, um den MOS-Transistor (30) herum liegt und elektrisch mit der GND- Anschlußfläche (2) verbunden ist.
7. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Niederimpedanzbereich (3) umfaßt:
einen p-MOS-Transistor (30) mit einem Quellenbereich (301) und einem n-leitenden Halbleitersubstrat, die elektrisch mit der Vcc- Anschlußfläche (1) verbunden sind, und mit einer Steuerelektrode (302) und einem Abflußbereich (303), die elektrisch mit der GND- Anschlußfläche (2) verbunden sind; und
einen Schutzring (31), der aus einem p-leitenden Halbleiter besteht, um den MOS-Transistor (30) herum liegt und elektrisch mit der GND- Anschlußfläche (2) verbunden ist.
8. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Niederimpedanzbereich (103) umfaßt:
eine Zenerdiode (32) mit einem Kathodenbereich, der elektrisch mit der Vcc-Anschlußfläche (1) verbunden ist, und einem Anodenbereich, der elektrisch mit der GND-Anschlußfläche (2) verbunden ist; und
einen Schutzring (31), der aus einem p-leitenden Halbleiter besteht, um die Zenerdiode (32) herum liegt und elektrisch mit der GND- Anschlußfläche (2) verbunden ist.
9. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß der erste metallische Leiter (11) und der zweite metallische Leiter (21) eine solche Leiterstreifenbreite haben, daß das Auftreten von Elektromigration aufgrund von in den Niederimpedanzbereich (103) fließendem Strom, wenn das Erd- oder Massepotential an die Vcc-An­ schlußfläche (1) und die Speisespannung an die GND-Anschlußfläche (2) angelegt werden, verhindert wird.
10. Halbleiter-Bauelement nach einem der Ansprüche 4 bis 7, dadurch gekenn­ zeichnet, daß der p-MOS-Transistor (30) als Stoßspannungsschutzelement dient, das die Durchbruchcharakteristiken des Quellenbereichs (301) und des Abflußbereichs (303), wenn die Speisespannung an die Vcc-Anschluß­ fläche (1) und das Erd- oder Massepotential an die GND-Anschlußfläche (2) angeschlossen sind, ausnützt.
11. Halbleiter-Bauelement nach Anspruch 8, dadurch gekennzeichnet, daß die Zenerdiode (32) als Stoßspannungsschutzelement dient, das den Durch­ bruch in Sperrrichtung, wenn die Speisespannung an die Vcc-Anschlußflä­ che (1) und das Erd- oder Massepotential an die GND-Anschlußfläche (2) angeschlossen sind, ausnützt.
12. Halbleiter-Bauelement mit Stoßspannungsschutzelementen (8), dadurch gekennzeichnet, daß mehrere Stoßspannungsschutzelemente (8) mit identischen Charakteristiken in der Nähe von vier Seiten einer recht­ eckigen oder angenähert rechteckigen Anschlußfläche (7) angeordnet sind und jede Seite der Anschlußfläche elektrisch mdt einem jeweiligen Stoß­ spannungsschutzelement verbunden ist.
13. Halbleiter-Bauelement mit Stoßspannungsschutzelementen (8), dadurch gekennzeichnet, daß mehrere Stoßspannungsschutzelemente (8) mit identischen Charakteristiken in der Nähe von drei Seiten einer recht­ eckigen oder angenähert rechteckigen Anschlußfläche (7) angeordnet sind und jede Seite der Anschlußfläche elektrisch mit einem jeweiligen Stoß­ spannungsschutzelement verbunden ist.
14. Halbleiter-Bauelement nach Anspruch 13, dadurch gekennzeichnet, daß zwischen die übrige Seite der Anschlußfläche (7) und einen internen Schaltkreis (4) ein Begrenzungswiderstand zum Behandeln von ESD eingeschaltet ist.
15. Halbleiter-Bauelement nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Stoßspannungsschutzelemente (8) Zenerdioden, p-MOS-Dioden oder n-MOS-Dioden sind.
DE10216080A 2001-04-12 2002-04-11 Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz Expired - Fee Related DE10216080B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-114328 2001-04-12
JP2001114328A JP2002313947A (ja) 2001-04-12 2001-04-12 半導体装置

Publications (2)

Publication Number Publication Date
DE10216080A1 true DE10216080A1 (de) 2002-10-17
DE10216080B4 DE10216080B4 (de) 2007-09-13

Family

ID=18965416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10216080A Expired - Fee Related DE10216080B4 (de) 2001-04-12 2002-04-11 Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz

Country Status (4)

Country Link
US (1) US6680512B2 (de)
JP (1) JP2002313947A (de)
KR (1) KR100817972B1 (de)
DE (1) DE10216080B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313947A (ja) * 2001-04-12 2002-10-25 Fuji Electric Co Ltd 半導体装置
US20030123299A1 (en) * 2002-01-02 2003-07-03 Annavajjhala Ravi P. Protection circuit
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP2007294613A (ja) 2006-04-24 2007-11-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5108250B2 (ja) 2006-04-24 2012-12-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5732763B2 (ja) * 2010-07-20 2015-06-10 大日本印刷株式会社 Ｅｓｄ保護素子を備える半導体装置およびｅｓｄ保護素子を備える半導体装置の製造方法
JP7024277B2 (ja) 2017-09-20 2022-02-24 株式会社デンソー 半導体装置
JP6948893B2 (ja) * 2017-09-21 2021-10-13 新日本無線株式会社 保護回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5986252A (ja) * 1982-11-09 1984-05-18 Seiko Epson Corp 半導体集積回路
JPS60113961A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体集積回路装置
JPS6195567A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体集積回路装置
JPS63301558A (ja) * 1987-01-28 1988-12-08 Toshiba Corp 半導体集積回路装置
JPH0616558B2 (ja) * 1987-01-28 1994-03-02 三菱電機株式会社 半導体装置の入力保護装置
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JPH021172A (ja) * 1988-06-08 1990-01-05 Nec Corp 半導体集積回路装置
JPH04145658A (ja) * 1990-10-08 1992-05-19 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5237395A (en) * 1991-05-28 1993-08-17 Western Digital Corporation Power rail ESD protection circuit
US5428498A (en) * 1992-09-28 1995-06-27 Xerox Corporation Office environment level electrostatic discharge protection
JP3485655B2 (ja) * 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
DE19501985A1 (de) * 1995-01-24 1996-07-25 Teves Gmbh Alfred Verpolschutz
JPH0917947A (ja) * 1995-06-30 1997-01-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5726844A (en) * 1996-04-01 1998-03-10 Motorola, Inc. Protection circuit and a circuit for a semiconductor-on-insulator device
JPH09331072A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JPH1079472A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 半導体集積回路
JPH10125802A (ja) * 1996-10-16 1998-05-15 Sanken Electric Co Ltd 保護素子を含む半導体回路装置
JPH10223773A (ja) * 1997-02-05 1998-08-21 Matsushita Electric Ind Co Ltd 電源間保護回路
JPH10270640A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路装置
DE19733707A1 (de) * 1997-08-04 1999-02-11 Siemens Ag Schutzschaltung
JP3853968B2 (ja) * 1998-03-31 2006-12-06 沖電気工業株式会社 半導体装置
JP3141865B2 (ja) 1998-12-28 2001-03-07 セイコーエプソン株式会社 半導体集積装置
JP2001007349A (ja) * 1999-06-18 2001-01-12 Nec Corp 低電圧用ツェナーダイオード
JP2002313947A (ja) * 2001-04-12 2002-10-25 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20020175425A1 (en) 2002-11-28
JP2002313947A (ja) 2002-10-25
KR20020079603A (ko) 2002-10-19
KR100817972B1 (ko) 2008-03-31
DE10216080B4 (de) 2007-09-13
US6680512B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE69631940T2 (de) Halbleitervorrichtung
DE19533958A1 (de) Kondensatorpaar-Schutzschaltung gegen elektrostatische Entladung
DE10315176A1 (de) Überspannungsschutzschaltung
DE3243276A1 (de) Halbleitereinrichtung mit einer gate-elektroden-schutzschaltung
DE10245770A1 (de) Ausgangsschaltkreis, Herstellungsverfahren und Halbleiterbauelement
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
EP0401410B1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
DE102008036834A1 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE10216015A1 (de) Überspannungsschutzschaltung
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE2834759A1 (de) Halbleiterelement
DE102017125747A1 (de) Elektronischer Schaltkreis, integrierter Schaltkreis und Motoranordnung
DE3422132C1 (de) Schutzschaltungsanordnung
DE10216080A1 (de) Halbleiter-Bauelement
DE3635729A1 (de) Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE10014455B4 (de) Pegelschieber
DE3714647C2 (de) Integrierte Schaltungsanordnung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE10297292T5 (de) Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht
DE102004007655B4 (de) Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/60 AFI20051017BHDE

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20110826

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20110826

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee