DE2834759A1 - Halbleiterelement - Google Patents
HalbleiterelementInfo
- Publication number
- DE2834759A1 DE2834759A1 DE19782834759 DE2834759A DE2834759A1 DE 2834759 A1 DE2834759 A1 DE 2834759A1 DE 19782834759 DE19782834759 DE 19782834759 DE 2834759 A DE2834759 A DE 2834759A DE 2834759 A1 DE2834759 A1 DE 2834759A1
- Authority
- DE
- Germany
- Prior art keywords
- resistor
- semiconductor
- conductor
- semiconductor element
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Description
BESCHREIBUNG 283475a
Die Erfindung bezieht sich auf ein Halbleiterelement mit neuartigem Aufbau. Im einzelnen richtet sich die Erfindung
auf ein Halbleiterelement zum Schütze eines mit
dem· Eingang oder dem Ausgang einer Halbleitervorrichtung des Typs mit isoliertem Gate (im folgenden als "IG-Typ"
bezeichnet) verbundenen Elements vor einer äußeren Stoßspannung.
dem· Eingang oder dem Ausgang einer Halbleitervorrichtung des Typs mit isoliertem Gate (im folgenden als "IG-Typ"
bezeichnet) verbundenen Elements vor einer äußeren Stoßspannung.
Bei einem herkömmlichen IC des komplementären MOS-Typs
(im folgenden als "CMOS" bezeichnet) v/ird ein mit einem Eingang oder Ausgang des CMOS-IC verbundenes Element vor äußeren
StoßSpannungen durch eine das Eingangsgate schützende
Diffusionswiderstandsschicht, die in einem Halbleitersubstrat ausgebildet ist, auf welchem der CMOS-IC ausgebildet ist, und durch eine Vorrichtung zum Schütze des
Diffusionswiderstandsschicht, die in einem Halbleitersubstrat ausgebildet ist, auf welchem der CMOS-IC ausgebildet ist, und durch eine Vorrichtung zum Schütze des
Gates durch eine pn-Diode geschützt. In einigen Fällen
fließt jedoch bei dieser Schutzvorrichtung, wenn ein
Thyristor, der aus einem narasitären Transistor aufaebaut ist, einaeschaltet wird, ein crroßer Strom, wodurch es
zu einem Ausbrennen der Chins kommt. Dementsprechend ist der durch eine solche Vorrichtung gelieferte Schutz unvollkommen.
fließt jedoch bei dieser Schutzvorrichtung, wenn ein
Thyristor, der aus einem narasitären Transistor aufaebaut ist, einaeschaltet wird, ein crroßer Strom, wodurch es
zu einem Ausbrennen der Chins kommt. Dementsprechend ist der durch eine solche Vorrichtung gelieferte Schutz unvollkommen.
Aufgabe der Erfindung ist es daher, eine Halbleitervorrichtung zu schaffen, die als das Gate schützende Vorrichtung
für Elemente des MOS-Typs wirkt und bei welcher das vorgenannte Problem, welches bei herkömmlichen Schutzvorrichtungen
für das Gate von MOS-Elementen (oder IG-Elementen) besteht, vollständig gelöst ist.
Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterelement
gelöst, welches einen ersten Widerstand
(ein Leiter mit inbegriffen), welcher auf der Oberfläche eines isolierenden Elements ausgebildet ist und wenigstens
einen Anschluß aufweist, und einen zweiten Widerstand
(ein Leiter mit inbegriffen), welcher auf einem festen
(ein Leiter mit inbegriffen), welcher auf einem festen
069807/1030
2834753
Potential gehalten wird und wenigstens einem Teil des ersten Widerstands zugekehrt ist, wobei ein
Halbleiter (ein Isolator mit inbegriffen) zwischen diese gelegt ist, umfaßt.
Als das oben genannte isolierende Element wird vorzugsweise ein Isolatorfilm verwendet, der auf der Oberfläche
eines Halbleitersubstrats ausgebildet ist, auf welchem eine zu schützende Halbleitervorrichtung ausgebildet
ist. Der erste Widerstand hat vorzugsweise Ein-
10. gangs- und Ausgangsanschlüsse, wobei der .Eingangsanschluß
mit einer Eingangs- oder Ausgangsanschlußfläche und der Ausgangsanschluß rait einem Eingangs- oder Ausgangsanschluß
der Halbleitervorrichtung verbunden ist. - Der erste und der zweite■Widerstand sind" Vorzugs- ""
weise hergestellt, indem auf. obigem Isolatorfilm ein Halbleiter, etwa polykristallines Silizium, ausgebildet
wird, welcher in Abschnitten, die zum ersten und zv/eiten Widerstand gemacht werden sollen, frei von Fremdstoffen
ist oder sehr geringe Mengen an Fremdstoffen und Dotierungs-. stoffen enthält.
Bei Verwendung eines Halbleiterelements gemäß der Erfindung, welches den obigen spezifischen Aufbau hat,
als Schutzvorrichtung gelangt selbst bei Anlegen einer übermäßig hohen Spannung beispielsweise an die Eingangsanschlußfläche
diese übermäßige Spannung wegen einer Leitung zwischen dem ersten und dem zweiten Widerstand,
die auf einen Durchschlag im Inneren des Halbleiters zurückgeht, nicht auf den Eingangsanschluß einer Halbleitervorrichtung.
Der Verklammerungswert läßt sich frei entsprechend der Breite des Halbleiters einstellen.
Der spezifische Widerstand des Halbleiters ist vorzugsweise höher als 100 k£L/iH , wobei bevorzugt wird, daß
der spezifische Widerstand sowohl des ersten als auch
SÖ9807MÖ10
283475S
des zweiten Widerstands niedriger als ungefähr 1 ist. Wenn es sich bei der zu schützenden Halbleitervorrichtung
um eine solche des MOS-Typs handelt, wird der Widerstandswert des ersten Widerstands zwischen der
Eingangs- und der Ausgangsanschlußfläche und dem Eingang
und dem Ausgang der Halbleitervorrichtung zwischen ungefähr 0,5 und ungefähr 10 k-Q- eingestellt.
Im Hinblick auf die Wärmeabfuhr wird bevorzugt, daß der zweite Widerstand auf beiden Seiten eines Teils des
ersten Widerstands ausgebildet ist, wobei der Halbleiter dazwischen liegt.
Ferner wird bevorzugt, daß ein erdendes Potential oder das Potential einer Spannungsquelle der Halbleitervorrichtung
als das feste Potential verwendet wird, auf dem der zweite Widerstand gehalten wird.
Im folgenden werden Ausführungsformen der Erfindung in Verbindung mit der beigefügten Zeichnung beschrieben.
Auf dieser ist bzw. sind
Fig. 1 eine Schnittansicht, welche schematisch den Aufbau einer herkömmlichen Vorrichtung zum Schütze
des Eingangsgate von CMOS-IGs zeigt,
Fig. 2A eine Ansicht, welche den Aufbau im Grundriß einer ersten Ausführungsform des erfindungsgemäßen
Halbleiterelements zeigt,
Fig. 2B eine Ansicht, welche den Schnittaufbau dieses
Halbleiterelements zeigt, 30
Fig. 3 eine Kurvendarstellung, welche die Charakteristik des in den Fign. 2A und 2B gezeigten Halbleiterelements
wiedergibt, wobei die Abszisse eine
Spannung angibt, die zwischen dem ersten und dem zweiten Widerstand angelegt ist, und die Ordinate
den Strom, der zwischen dem ersten und dem zweiten Widerstand fließt-, und
■■ ■ ■ . - - . . · " "
■■ ■ ■ . - - . . · " "
Fign. 4, 5 und 6 Darstellungen, welche Grundrißstrukturen
weiterer Ausführungsformen des Halbleiterelements gemäß der Erfindung zeigen. · ■
Vor den Äusführungsformen gemäß der Erfindung wird
•zunächst die herkömmliche Schutzvorrichtung für CMOS-ICs unter Bezugnahme auf Fig.. 1 beschrieben.
Gemäß dieser Figur sind in einem n-Substrat 17 ein Inverter, welcher einen N-Kanal-MOS-Transistor mit einer
n+-Source-Schicht 8, einer n+-Drain-Schicht 7 und einem
Gate 19 sowie einen P-Kanal-MOS-Transistor mit einer p+-
Source-Schicht 4, einer p+-Drain-Schioht 5 und einem Gate
18 umfaßt, und eine Gate-Schutzvorrichtung mit einer p+-
Widerstandsschicht 1 zum Schütze des Eingangsgates des Inverters und pn-Diöden 11 und 21 ausgebildet. 2"stellt
einen Anschluß für eine Spannungsquelle dar, während 3 und 9 Stopfen einer η - bzw. einer ρ -Schicht bezeichnen,
die auch einen niederohmigen Kontakt mit dem n-Substrat 17 und einem p-Trog 16 liefern. 6 bezeichnet eine n+-
Schicht für die Diode 21.
Die Gate-Schutzvorrichtung dieses Typs ist insofern nachteilig, als ein Thyristor,der aus parasitären Transistor en 1 3 und 14 aufgebaut ist, durch die Diode 11 bzw.
entsprechend den Werten parasitärer Widerstände 10, 12,
20 und 15 ausgelöst und damit eingeschaltet wird. Im einzelnen heißt dies, daß bei Anlegen einer großen positiven
oder negativen Spannung an den Eingangsstift der
Thyristor eingeschaltet wird,(dies wird "Verklinkungser-
9098Ö7/1Ö38
2834753
scheinung" (englisch latch-up phenomenon) genannt), so daß ein hoher Strom fließt und das Chip schließlich ausbrennt.
Dies ist ein tödlicher Fehler, der die praktische Anwendung von CMOS behindert.
Im folgenden werden nun die auf den beigefügten Figuren gezeigten Ausführungsformen der Erfindung beschrieben.
Im folgenden werden nun die auf den beigefügten Figuren gezeigten Ausführungsformen der Erfindung beschrieben.
Eine erste Ausführungsform bezieht sich auf eine HaIbleitervorrichtung-Schutzvorrichtung,
bei welcher, polykristalline Siliziumelemente als erster und zweiter Widerstand
und als der Halbleiter verwendet werden. Die bei dieser Ausführungsform zu schützende- Halbleitervorrichtung ist
ein Gate einer Halbleitervorrichtung des MOS-Typs. Bei dieser Ausführungsform ist der zweite Widerstand, der
auf Erdpotential gehalten wird, auf beiden Seiten des
15. ersten Widerstands angeordnet, der die Eingangsanschlußflache
mit der Gate-Elektrode verbindet, wobei der Halbleiter dazwischenliegt. Der Aufbau dieser Ausführungsform
ist in Fig. 2 dargestellt. Fig. 2A ist eine Draufsicht, während Fig. 2B einen Schnitt längs Linie A-A1 in Fig. 2A
zeigt. 26 -bezeichnet den Bereich des oben -erwähnten ersten *
Widerstands, während Bezugszeichen 23 und 25 die Bereiche des zweiten Widerstands bezeichnen. 27 bezeichnet eine
elektrische Verdrahtung, über die die Bereiche 23 und des zweiten Widerstands auf einem festen Potential gehalten
werden. 28 und 30 bezeichnen Abschnitte eines ohmschen Kontakts zwischen den Bereichen 23 und 25 des zweiten
Widerstands und der elektrischen Verdrahtung 27. 24 bezeich-• net einen Bereich des oben erwähnten Halbleiters. 22 bezeichnet
eine Eingangs-Anschlußflache für eine feste elektrisehe
Verbindung und 31 stellt eine Gate-Elektrode einer zu schützenden MOS-Halbleitervorrichtung dar, welche
als Einheit mit dem Bereich 26 des ersten Widerstands ausgebildet ist. 29 bezeichnet einen Schutzwiderstand,
909807/1Ö3Ö
2834753
34 stellt einen Abschnitt eines ohmschen Kontaktes zwischen dem Halbleiterelement gemäß der Erfindung und der Anschlußfläche
dar. 33 stellt ein Halbleitersubstrat dar, auf welchem Sources und Drains der zu schützenden MOS-Halbleitervorrichtung
ausgebildet sind. 3 2 stellt eine auf der Oberfläche des Halbleitersubstrats 33 ausgebildete Isolationsschicht
dar. Bei dieser Ausführungsform sind der erste •Widerstandsbereich 26, die Gate-Elektrode 31 sowie die
Bereiche 23 und 25 des zweiten Widerstands aus polykristallinem Si ausgebildet, das beispielsweise mit Phosphor .
(P) n+-diffundiert ist, und der Halbleiter 24 ist aus polykristallinem
Silizium ausgebildet, das nicht mit Fremd-. Stoffen dotiert ist oder sehr geringe Mengen an Fremdstoffen
enthält. Die Bereiche des ersten und des zweiten Widerstands 23, 25 und 26 sind durch eine Fremdstoffkonzentration
von höher als 1 · 10''° Atome/cm3 und einen spezifischen
Widerstand von weniger als 1 k-ίϊ/Π gekennzeichnet, während
der Halbleiterbereich 24 durch eine Fremdstoffkonzentration
von' weniger als 1 · 10^-3 Atome/cm3 und einen spezifischen
Widerstand von höher als 100 kCL/O "gekennzeichnet
ist. Die Ausbildung der Bereiche 23, 25 und 26 des ersten und des zweiten Widerstands und des Halbleiterbereichs 24
gechieht, indem eine polykristalline Si-Schicht mit dem gewünschten geometrischen Aufbau auf der Oberfläche des Isolationsfilms
. 32 ausgebildet wird und Fremdstoffe in die so ausgebildete polykristalline Si-Schicht mit. Ausnahme desjenigen Abschnitts,
der zum Halbleiterbereich 24 gemacht werden soll, eingeführt werden. Als Ergebnis sind, wie in den
Fign. 2A und 2B gezeigt, die Bereiche 2 3 und 25 des zweiten Widerstands an den beiden Seitenflächen eines Teils
des ersten Widerstandsbereichs 26 mit dazwischenliegenden Halbleiterbereichen 24 angeordnet. L in Fig. 2B bezeichnet
die Länge des Abstands zwischen dem ersten Widerstand und dem zweiten Widerstand.
903807/1030
2834753
Im folgenden wird nun die Wirkungsweise des Halbleiterelements der in Fig. 2 gezeigten Ausführungsform
unter Bezugnahme auf Fig. 3 beschrieben.
Fig. 3 zeigt die Strom-Spannungscharakteristik zwi-5'
sehen den Widerstandsbereichen 23 und 26 bzw. den Widerstandsbereichen
25 und 26. Wenn die Breite W des hochohmigen Halbleiterbereichs 24 100 μΐη beträgt, liegt der
Widerstand zwischen beiden Anschlüssen höher als 10^X1-
und es wird eine im wesentlichen vollständige Isolation erreicht. Wenn jedoch eine Spannung höher als 10 V-im
Falle der Vorrichtung, bei welcher L 3 μΐι beträgt, oder
wenn eine Spannung höher als 25 V im Falle der Vorrichtung, bei welcher L 5 pm beträgt, zwischen den beiden Anschlüssen
angelegt wird, wird das Element leitend.
-|5 Das heißt, wenn die Bereiche 23 und 25 des zweiten
Widerstands dieses Elements geerdet sind', wird es selbst bei Anlegen einer übermäßigen Spannung auf die Eingangsklemme bei ±10 bis + 15 V im Falle von L = 3 um oder bei
+ 25 bis + 30 V im Falle von L = 5 μΐη verklammert. Es wird
also das Anlegen einer übermäßigen Spannung an den Isolatorfilm unter der Gate-Elektrode 31 vermieden. Dementsprechend
läßt sich das Gate des MOS-Transistors am Eingangsanschluß der MOS-Halbleitervorrichtung vollständig
schützen.
Da ferner bei der vorliegenden Ausführungsform der Schutzwiderstand 29 mit dem ersten Widerstand integriert
ist, wird selbst bei Anlegen einer übermäßigen Spannung an den Eingangsstift die Spitzenspannung in der Gate-Elektrode
31 auf einen niedrigen Wert vermindert. Dies ist ein weiterer Effekt, der mit dieser Ausführungsform
erreicht wird.
0 S 8 0111
2834753
Gemäß der vorstehenden Beschreibung ist das Potential, auf welchem die Bereiche 23 und 25 des zweiten Widerstands
gehalten werden, Erdpotential, dieses Potential ist jedoch nicht besonders kritisch,und es kann ein Spannungsquellenpotential,
das an die Drain der MOS-Halbleitervorrichtung
angelegt wird, oder irgendein anderes wahlfreies Potential verwendet werden.
Fig. 4 zeigt eine zweite Ausführungsform, bei welcher
das Halbleiterelement gemäß der Erfindung als Schutzvorrich-.10
tung verwendet'wird.
Die Ausführungsform der-Fig. 4 unterscheidet sich von · der
Ausführungsform der Fig. 2 hinsichtlich der Geometrie in der Ebene. Der erste Widerstand ist gekrümmt, um die
"Fläche zu vermindern, und der zweite Widerstand'ist nur
auf einer Seite eines Tsils des ersten Widerstands angeordnet.
Die mit ' versehenen Bezugszeichen der Fig. 4 stellen Elemente dar, die die aleichen Funktionen haben
wie die Elemente in Fia. 2 mit den aleichen Bezuasziffern.
35 stellt einen Abschnitt eines ohmschen Kontakts zwischen dem Halbleiterelement gemäß der Erfindung und- der Gate-Elektrode
31 · dar..
Bei dieser Ausführungsform ist ein Eingangsschutzwiderstand 29' im ersten Widerstandsbereich 26' ausgebildet,
der sich von einem Abschnitt 34· ohmschen .Kontakts mit einer
Eingangsanschlußflache 22' zu dem Abschnitt erstreckt,
wo der erste Widerstandsbereich 26' dem zweiten Widerstandsbereich
23' über einen Halbleiterbereich 24' gegenüberliegt.
Eine dritte Ausführungsform des erfindungsgemäßen
Elements,'die in Fig. 5 gezeigt ist, unterscheidet sich
von der Ausführungsform der Fig. 4 insofern als, da echt polykristallines Si vor Ausbildung des ersten und des
. zweiten Widerstandsbereichs 26' und 23' eine rechteckige
909807/1030
— ι -ι —
283475$
Form hat, nach Ausbildung des ersten und zweiten Widerstandsbereichs
26' und 23' ein hocnohraiger polykristalliner
Si-Bereich 36 stehenbleibt.
Sowohl bei der zweiten als-auch-bei der dritten Aus-'
führungsform hat der Abschnitt des ersten Widerstandsbereichs, der dem zweiten Widerstandsbereich über den Halbleiterbereich
gegenüberliegt, die gleiche Charakteristik, wie sie in Fig. 3 gezeigt ist. Bei der dritten Ausführungsform sollte jedoch die Breite des polykristallinen Si-
Bereich 36 im ersten Widerstandsbereich 26' ausreichend größer als die Breite des Halbleiterbereichs 24" sein.
Es können nicht nur η-Fremdstoffe, sondern auch p-Fremdstoffe
in polykristallines Si eingeführt werden. . Ferner kann in manchen Fällen die Leitfähigkeit des
fremdstoffenthaltenden polykristallinen Si, das den ersten Widerstand bildet, von der Leitfähigkeit des
fremdstoffenthaltenden polykristallinen Si, das den
zweiten Widerstand bildet, verschieden sein. Gemäß der vorstehenden Beschreibung ist der Halbleiter aus eigenleitendem
polykristallinem Silizium aufgebaut. Natürlich kann er auch aus polykristallinem Si des p~- oder
n~-Typs aufgebaut sein.
Fig. 6 ist eine Draufsicht, welche eine weitere Ausführungsform des Halbleiterelements gemäß der Erfindung
zeigt. Diese Ausführungsform ist dadurch gekennzeichnet, daß der Schutzwiderstand und das Halbleiterelement
gemäß der Erfindung in verschiedenen Bereichen ausgebildet sind. Das .heißt, ein Schutzwiderstandsbereich 37 aus polykristallinem Silizium
mit gewünschten Fremdstoffen ist auf der Oberfläche des Isölatorfilms so ausgebildet, daß er einen Abschnitt
40 ohmschen Kontakts mit der Eingangsanschlußfläche 22'' hat. Das Halbleiterelement gemäß dieser
909S07/1Q3Q
' 2834753
Ausfuhrungsform umfaßt einen ersten Widerstandsbereich 26'·
rait einem einzigen Anschluß, einen Halbleiterbereich 24' ', ·
der so ausgebildet ist, daß er den Bereich 26" umgibt, und einen zweiten· Widerstandsbereich 23'', der so ausgebildet
ist, daß er den Widerstandsbereich 24"' umgibt. Dieser zweite Widerstandsbereich 23''.wird durch eine
elektrische Verdrahtung 27'' über einen Abschnitt 28''
ohmschen Kontakts auf Erdpotential gehalten. Der erste Widerstandsbereich 26·' ist an einem Abschnitt 38 ohmschen
"Kontakts mit elektrischen Verdrahtungen-.39 und 39' verbunden,
und diese elektrischen-Verdrahtungen 39 und 39' sind mit dem Schutzwiderstandsbereich 37 bzw. einer zu
. schützenden Halbleitervorrichtung (nicht gezeigt) verbunden. 4Ί bezeichnet einen Abschnitt ohmschen Kontakts
zwischen der elektrischen Verdrahtung 39 und deituSchutz—
'Widerstandsbereich 37.
Bei dieser Ausführungsform können irtit dem
Schützwiderstandsbereich bzw. der Eingangsanschlußfläche zu verbindende Anschlüsse und die zu schützende
Halbleitervorrichtung unabhängig im ersten Widerstandsbereich 26'· ausgebildet sein. Diese Anordnung ist jedoch
unnötig, wenn der SchutzwiderStandsbereich 37 unabhängig ausgebildet ist. Die Lagen des ersten Widerstandsbereichs
26'' und des zweiten Widerstandsbereichs 23'' können umgekehrt sein.
Die Erfindung beschränkt sich nicht auf die vorstehenden Ausführungsförmen, es sind vielmehr die verschiedensten
Abwandlungen möglich. Wenn beispielsweise das Halbleiterelement gemäß der Erfindung als Schutz-"vorrichtung
verwendet wird, kann es nicht nur auf eine MOS-Halbleitervorrichtung, sondern auch auf eine bipolare
Halbleitervorrichtung angewandt werden. Ferner kann das Halbleiterelelement gemäß der Erfindung zwischen einem
369807/1
Ausgang einer Halbleitervorrichtung, welche aus einer n+- oder p+-Diffusionsschicht aufgebaut ist, und einer
Ausgangsanschlußfläche eingesetzt sein. Ferner können der erste und der zweite Widerstandsbereich und der
Halbleiterbereich des Halbleiterelements gemäß der Erfindung
aus einem anderen Material als polykristallinem Si, beispielsweise aus einer Halbleiterverbindung, wie
etwa GaAs, aufgebaut sein. Ferner muß das Material des
ersten und zweiten Widerstands nicht immer das gleiche wie das Material des Halbleiters sein. Beispielsweise
kann polykristallines Ge oder ein Metall, wie Mo oder W, für die Widerstände und polykristallines Ge für den
Halbleiter verwendet werden.
Wie aus vorstehender Beschreibung der Ausführungsformen
ersichtlich, muß kein besonderes Verfahren zur . Herstellung des Halbleiterelements gemäß der Erfindung
verwendet werden.
Die Wirkungen die man erreicht, wenn das Halbleiterelement gemäß der Erfindung als Schutzvorrichtung verwen-
20. det wird, werden nun beschrieben.
Da ein Durchschlag eines Halbleiters (Isolators) oder ein Durchbruch eines Obergangs verwendet wird und
ein Isolationsfilm unabhängig auf der Oberfläche eines
Substrats ausgebildet ist, auf welchem eine Halbleitervorrichtung ausgebildet ist, kommt es zu keiner Zerstörung
des Elements selbst. Ferner geht im leitenden Zustand kein elektrischer Strom durch das innere des
Substrats. Da' ferner bei dem Halbleiterelement gemäß
der Erfindung nicht eine pn-Diode im Substrat verwendet wird, läßt sich das Auftreten der Verriegelungserscheinung
vollkommen verhindern, wenn das Element auf einen CMOS-IC angewandet wird. Im Falle eines Grundrisses wie
bei den vorstehenden vier Ausführungsformen ist, da nur
9098 0 7/1030
2834
eine Schicht zusätzlich auf dem Isolatorfilm auf der
Oberfläche des Substrats ausgebildet wird, der Aufbau
sehr einfach, so daß sich das Element sehr einfach herstellen läßt.
Oberfläche des Substrats ausgebildet wird, der Aufbau
sehr einfach, so daß sich das Element sehr einfach herstellen läßt.
Ferner läßt sich bei den vorstehenden Ausführungsformen,
da nur ein einziger Typ von Halbleiter, nämlich n- oder p-Halbleiter allein notwendig ist, die Herstellung
weiter vereinfachen. Ferner kommt bei der ersten Ausführungsform hinzu, daß bei Herstellung einer Gate-
Elektrode eines MOS-Transistors nach dem Silizium-Gate-Verfahren das Element in der gleichen Weise hergestellt
werden kann wie herkömmliche Elemente, ohne daß die Anzahl der Maske erhöht ist. Im allgemeinen wird nach Abscheidung
von fremdstoffreiem polykristallinem Silizium mit einem gewünschten geometrischen Aufbau der Einbau von Fremdstoffen
in einen Teil des Substrats und das polykristalline Gate-Silizium unter Abdeckung von Abschnitten, wo der Einbau von
Fremdstoffen nicht notwendig ist, mit einem Film aus S1O2
durchgeführt. Wenn Diffusion von Fremdstoffen oder Injektion
von Ionen in einem Zustand ausgeführt wird, wo der Abschnitt des Halbleiterbereichs 24 mit einem Film aus SXO2 abgedeckt
ist, läßt sich der Aufbau der ersten Ausführungsform
des Elements' gemäß der Erfindung leicht erreichen.
Ki/fg
909307/1030
Leerseite
Claims (11)
- F-'ATFf TANSC'ÄLT;SCHIFF ν. FÜNER STREHL 3ΟυϋΡ>-1-ΗΟΡ.'- EBBiKGHAUS FINC;MARIAHILFPLATZ 2 & 3, MÖNCHEN OO fy jPOSTADRESSE: POSTFACH 95 016O, D-SOOO MÜNCHEN SS ^*HITACHI7LTd. . 8. August 19 78DEA-5673HalbleiterelementPATENTANSPRÜCHEii .1 Halbleiterelement, gekennzeichnet durch einen ersten Widerstand (einen Leiter mit inbegriffen) (26; 26*; 2611J auf der Oberfläche eines isolierenden Elements und mit wenigstens einem Anschluß und einen zweiten Widerstand (einen Leiter mit inbegriffen) (23, 25; 23'; 23 ' ') auf einem festen Potential, welcher wenigstens einem Teil des ersten Widerstands unter Dazwischenläge eines Halbleiters (einen Isolator mit inbegriffen) (24; 24'; 24'') gegenüberliegt.
109Ö98ÖT/1Ö30 INSPECTED2834751 - 2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet , daß das isolierende Element ein Isolatorfilm (32) ist, welcher auf der Oberfläche eines Halbleitersubstrats (33) ausgebildet ist, auf welchem eine zu schützende Halbleitervorrichtung ausgebildet ist, daß der erste Widerstand (einen Leiter mit inbegriffen) (26; 26' ) einen Eingangs- und einen Ausgangsanschluß aufweist, daß der Eingangsanschluß des ersten Widerstands mit einer Eingangsanschlußflache (22, 22") oder einer Ausgangsanschlußfläche der zu schützenden Halbleitervorrichtung und daß der Ausgangsanschluß des ersten Widerstands mit einem Eingangsanschluß oder Ausgangsanschluß der zu schützenden Halbleitervorrichtung verbunden ist.
- 3. Halbleiterelement nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der spezifische Widerstand des ersten Widerstands (einen Leiter mit inbegriffen) (26; 26'; 26'') und des zweiten Widerstands (einen Leiter mit inbegriffen) (23, 25; 23'; 23'') niedriger als 1 k2/Q und daß der Widerstand des Halbleiters (einen Isolator mit inbegriffen) (24; 24'; 24'') höher als 100 kD/Q ist.
- 4. Halbleiterelement nach Anspruch 1 oder 2,·dadurch gekennzeichnet , daß der erste Widerstand (einen Leiter mit inbegriffen) (26; 26'; 26'') und der zweite Widerstand (einen Leiter mit inbegriffen) (23, 25;909307/i 030283475$23"; 23'') aus polykristallinem Silizium mit Fremdstoffen in hoher Konzentration und daß der Halbleiter { einen Isolator mit inbegriffen.) (24; 24'-; 24' ') aus poly kristallinem Silizium mit Fremdstoffen in sehr niedriger Konzentration oder fremdstoffrei aufgebaut ist.
- 5. Halbleiterelement nach Anspruch 4, dadurch •gekennzeichnet , daß das polykristalline Silizium des ersten Widerstands (einen Leiter mit inbegriffen) (26; 26';.26'') und des zweiten Widerstands (einen Leiter mit inbegriffen) (23, 25; 23'; 23'') eine Fremdstoffkonzentration von mehr als 1 · 10'^ Atome/cm3 und daß das polykristalline Silizium des Halbleiters (einen Isolator mit inbegriffen) (24; 24'; 24'') eine Fremdstoffkonzentration von weniger als 1 · 10^ Atome/cm3 aufweist.
- 6. Halbleiterelement nach Anspruch 1, 2 oder 5, dadurch gekennzeichnet , daß der erste Widerstand (einen Leiter mit inbegriffen) (26 ; 26', 26''), der HaIbleiter (einen Isolator mit inbegriffen) (24; 24'; 24'') und der zweite Widerstand (23, 25; 23'; 23"') sich in seitliche Richtung auf der Oberfläche des Isolatorfilms (32) erstrecken.80 7/2834753
- 7. Halbleiterelement nach Anspruch 2, dadurch gekennzeichnet , daß die zu schützende Halbleitervorrichtung eine MOS-Halbleitervorrichtung ist und daß der Ausgangsanschluß des ersten Widerstands (einen Leiter mit inbegriffen) (26; 26') mit einer Eingangs-Gate-Elektrode (31; 31') der MOS-Halbleitervorrichtung verbunden ist.
- 8. Halbleiterelement nach Anspruch 7, dadurchgekennzeichnet, daß die MOS-Halbleitervorrichtung eine CMOS-Halbleitervorrichtung ist.
- 9. Halbleiterelement nach Anspruch 1, 2, 5, 7 oder 8, dadurch gekennzeichnet , daß das feste Potential, auf den der zweite Widerstand (einen Leiter mit inbegriffen) (23, 25; 23'; 23'') gehalten •wird, Erdpotential oder das Potential der Spannungsversorgung ist.
- 10. Halbleiterelement'nach Anspruch U 2, 5, 7 oder 8, dadurch gekennzeichnet , daß der zweite Widerstand (einen Leiter mit inbegriffen) (23, 25) auf beiden Seiten von wenigstens einem Teil des ersten Widerstands (einen Leiter mit inbegriffen) (26, 26') unter Dazwischenläge eines Halbleiters (einen Isolator mit inbegriffen) (24; 24') angeordnet ist.909807/10302834751
- 11. Halbleiterelement nach Anspruch 1, 2, 5, 7 oder 8, dadurch gekennzeichnet , daß der zweite Widerstand (einen Leiter mit inbegriffen) (2311) längs des ■ gesamten Umfangs des ersten Widerstands (einen Leiter mit 5 inbegriffen) (26!l) unter Dazwischenläge eines Halbleiters (einen Isolator mit inbegriffen) (2411) angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52095045A JPS5910587B2 (ja) | 1977-08-10 | 1977-08-10 | 半導体装置の保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2834759A1 true DE2834759A1 (de) | 1979-02-15 |
DE2834759C2 DE2834759C2 (de) | 1983-11-03 |
Family
ID=14127088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2834759A Expired DE2834759C2 (de) | 1977-08-10 | 1978-08-08 | Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements |
Country Status (4)
Country | Link |
---|---|
US (1) | US4261004A (de) |
JP (1) | JPS5910587B2 (de) |
DE (1) | DE2834759C2 (de) |
NL (1) | NL7808060A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5449938A (en) * | 1993-03-18 | 1995-09-12 | Abb Management Ltd. | MOS-controlled power semiconductor component |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134976A (en) * | 1979-04-09 | 1980-10-21 | Nec Corp | Semiconductor device |
JPS5737876A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Semiconductor integrated circuit apparatus |
JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
US4599639A (en) * | 1982-04-19 | 1986-07-08 | Texas Instruments Incorporated | Process protection for individual device gates on large area MIS devices |
DE3334167A1 (de) * | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterdiode |
JPS60152055A (ja) * | 1984-01-20 | 1985-08-10 | Matsushita Electric Ind Co Ltd | 相補型mos半導体装置 |
US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
JPS61185962A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 相補型mos集積回路 |
US5136348A (en) * | 1986-10-08 | 1992-08-04 | Nippondenso Co., Ltd. | Structure and manufacturing method for thin-film semiconductor diode device |
JP2545527B2 (ja) * | 1987-01-23 | 1996-10-23 | 沖電気工業株式会社 | 半導体装置 |
US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
JP4535668B2 (ja) * | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
US20050121730A1 (en) | 2002-09-09 | 2005-06-09 | Tetsuro Asano | Protective device |
US7199446B1 (en) * | 2003-02-18 | 2007-04-03 | K2 Optronics, Inc. | Stacked electrical resistor pad for optical fiber attachment |
JP4939749B2 (ja) | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
JP4939750B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1803392A1 (de) * | 1968-10-16 | 1970-06-18 | Siemens Ag | Schutzvorrichtung fuer einen Feldeffekttransistor |
DE2047166A1 (de) * | 1969-09-24 | 1971-04-29 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513433B2 (de) * | 1974-08-29 | 1980-04-09 | ||
US4110776A (en) * | 1976-09-27 | 1978-08-29 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
-
1977
- 1977-08-10 JP JP52095045A patent/JPS5910587B2/ja not_active Expired
-
1978
- 1978-07-31 NL NL787808060A patent/NL7808060A/xx not_active Application Discontinuation
- 1978-08-01 US US05/929,959 patent/US4261004A/en not_active Expired - Lifetime
- 1978-08-08 DE DE2834759A patent/DE2834759C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1803392A1 (de) * | 1968-10-16 | 1970-06-18 | Siemens Ag | Schutzvorrichtung fuer einen Feldeffekttransistor |
DE2047166A1 (de) * | 1969-09-24 | 1971-04-29 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5449938A (en) * | 1993-03-18 | 1995-09-12 | Abb Management Ltd. | MOS-controlled power semiconductor component |
Also Published As
Publication number | Publication date |
---|---|
NL7808060A (nl) | 1979-02-13 |
JPS5429984A (en) | 1979-03-06 |
US4261004A (en) | 1981-04-07 |
DE2834759C2 (de) | 1983-11-03 |
JPS5910587B2 (ja) | 1984-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2834759A1 (de) | Halbleiterelement | |
DE3823270C2 (de) | Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung | |
EP1019964B1 (de) | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE19651247C2 (de) | Eingabe/Ausgabeschutzschaltung | |
DE2143029B2 (de) | Integrierte halbleiterschutzanordnung fuer zwei komplementaere isolierschicht-feldeffekttransistoren | |
DE3537004A1 (de) | Vdmos-baustein | |
DE19654163B4 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
DE3131240A1 (de) | Halbleitervorrichtungen und verfahren zu ihrer herstellung | |
DE1639254B2 (de) | Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung | |
DE2226613A1 (de) | Halbleiterbauelement | |
DE2536277A1 (de) | Halbleiteranordnung | |
DE2832154C2 (de) | ||
DE19712834B4 (de) | Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung | |
DE10111200B4 (de) | Integrierte Halbleiterschaltung | |
DE10054184C1 (de) | Transistor mit ESD-Schutz | |
DE3148323A1 (de) | Halbleiterschaltung | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
DE10148794B4 (de) | Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor | |
DE1949523C3 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor | |
DE3103785A1 (de) | Halbleiteranordnung mit hoher durchbruchspannung | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
DE10216080A1 (de) | Halbleiter-Bauelement | |
DE3408285A1 (de) | Schutzanordnung fuer einen feldeffekttransistor | |
DE2316599A1 (de) | Hochspannungs-halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings |