DE10354939A1 - Verfahren zur Zuverlässigkeitsprüfung - Google Patents

Verfahren zur Zuverlässigkeitsprüfung Download PDF

Info

Publication number
DE10354939A1
DE10354939A1 DE10354939A DE10354939A DE10354939A1 DE 10354939 A1 DE10354939 A1 DE 10354939A1 DE 10354939 A DE10354939 A DE 10354939A DE 10354939 A DE10354939 A DE 10354939A DE 10354939 A1 DE10354939 A1 DE 10354939A1
Authority
DE
Germany
Prior art keywords
resistance
test structure
working
critical
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10354939A
Other languages
English (en)
Other versions
DE10354939B4 (de
Inventor
Rolf-Peter Vollertsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10354939A1 publication Critical patent/DE10354939A1/de
Application granted granted Critical
Publication of DE10354939B4 publication Critical patent/DE10354939B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Zuverlässigkeitsprüfung wird offenbart. Es wird ein kritischer Durchbruchswiderstand eines Bauelements bestimmt. Die Prüfstruktur wird Belastungsbedingungen unterworfen und elektrisch geprüft. Die kritische Durchbruchszeit der Prüfstruktur wird aufgezeichnet, wenn der Arbeitswiderstand der Prüfstruktur kleiner oder gleich dem kritischen Durchbruchswiderstand ist.

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente. Insbesondere betrifft die Erfindung die Zuverlässigkeitsprüfung von integrierten Halbleiterschaltungen (ICs) und Komponenten davon.
  • Zuverlässigkeitsprüfungen werden durchgeführt um sicherzustellen, daß Produkte ordnungsgemäß ausgelegt und montiert sind, indem Prüfstrukturen Belastungsbedingungen ausgesetzt werden, die potentielle Ausfallmechanismen beschleunigen. Ein Ausfall kann durch die Verschlechterung einer Dielektrikumsschicht auf einem halbleitenden oder leitenden Substrat bei beispielsweise integrierten Metall-Oxid-Halbleiter-Schaltungen (MOS-ICs) verursacht werden. Die aggressive Skalierung der Dicke der Dielektrikumsschicht hat bewirkt, daß die Zuverlässigkeit von zunehmend dünneren Dielektrika bei Zuverlässigkeitsprüfungen von Halbleiter-ICs immer wichtiger wird.
  • Die Verschlechterung der Dielektrikumsschicht im Laufe der Zeit bewirkt, daß sie ihre isolierenden Eigenschaften verliert, was zu einem größeren Leckstrom führt, was die Lebensdauer des Bauelements begrenzen kann. Langzeit-Ausfallraten werden oftmals auf der Grundlage der Bestimmung der kritischen Durchbruchszeit der Dielektrikumsschicht vorhergesagt. Unter Bezugnahme auf 1 wird eine Zuverlässigkeitsprüfung durchgeführt, indem eine Dielektrikumsschicht stark beschleunigten Belastungsbedingungen wie etwa hohen Temperaturen oder Spannungen ausgesetzt wird. Der Leckstrom wird bis zum ersten Stromanstieg beispielsweise nach der Zeit t0 ständig gemessen. Diese Stromerhöhung kann, wie in 1 gezeigt, relativ gering sein, oder sie könnte eine große Erhöhung sein, die eine Übereinstimmung mit der Stromversorgung erreicht. In dem ersten Fall, der meistens in Dielektrika anzutreffen ist, die dünner sind als 5,5 nm, kann die Dielektrikumsschicht nach t0 aufeinanderfolgende Durchbrüche erfahren, was zu weiteren Stromanstiegen führt. Das Kriterium für das Bestimmen der kritischen Durchbruchszeit ist das erste Einsetzen eines Stromanstiegs beim Zeitpunkt t0.
  • Die so definierte kritische Durchbruchszeit der Dielektrikumsschicht bewirkt jedoch nicht notwendigerwiese, daß die Schaltung oder das Bauelement nicht arbeitsfähig ist oder seine Funktionalität verliert. Es wurde beispielsweise in B. Kaczer et al., „Impact of MOSFET Oxide Breakdown on Digital Circuit Operation and Reliability", IEDM Technical Digest, S. 553–556 (2000), was zu allen Zwecken durch Bezugnahme hier aufgenommen ist, beobachtet, daß eine Ringoszillatorschaltung selbst dann weiterarbeitet, wenn eine Reihe ihrer Transistoren einen schweren Durchbruch des Gateoxids erfahren haben.
  • Die Größe des Stroms (z.B. Im) nach dem Dielektrikumsdurchbruch ist möglicherweise nicht so groß, daß ein Ausfall verursacht wird. Die Größe des Leckstroms wird durch die Schaltungsumgebung des Bauelements beeinflußt, die beispielsweise den Ansteuerstrom oder die kapazitive Belastung der Schaltung beinhaltet. Die Toleranz gegenüber Stromerhöhungen variiert bei verschiedenen Schaltungen erheblich, und einige Schaltungen sind gegenüber dem Abbau von Rausch- und Spannungsabständen weniger empfindlich als andere. Die auf diesem Kriterium basierte Hochrechnung der Lebensdauer ist im allgemeinen sehr konservativ, da sie die Schaltungsumgebung des Bauelements in spezifischen Anwendungen nicht berücksichtigt.
  • Wie aus der vorausgegangenen Erörterung hervorgeht, ist es somit wünschenswert, ein Verfahren zur Zuverlässigkeitsprü fung bereitzustellen, das präziser und relevanter für die IC-Anwendung ist.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Zuverlässigkeitsprüfung. Gemäß der Erfindung wird ein kritischer Durchbruchswiderstand eines Bauelements bestimmt, wobei der kritische Durchbruchswiderstand den Ausfall einer Schaltung verursacht. Die Prüfstruktur wird dann Belastungsbedingungen ausgesetzt. Der Arbeitswiderstand der Prüfstruktur wird wiederholt bestimmt. Eine kritische Durchbruchszeit wird aufgezeichnet, wenn der Arbeitswiderstand gleich oder kleiner dem kritischen Durchbruchswiderstand ist. Die Zuverlässigkeit des Bauelements wird aus der kritischen Durchbruchszeit bestimmt.
  • 1 zeigt eine graphische Darstellung, die die zeitliche Änderung des Stroms einer beschleunigten Belastungsbedingungen unterworfenen Dielektrikumsschicht und die herkömmliche Bestimmung der kritischen Durchbruchszeit darstellt;
  • 2 zeigt eine Prüfstruktur, die gemäß einer Ausführungsform der Erfindung geprüft wird;
  • 3 zeigt ein Flußdiagramm des Prüfverfahrens gemäß einer Ausführungsform der Erfindung und
  • 4 zeigt eine graphische Darstellung, die die zeitliche Änderung des Stroms einer beschleunigten Belastungsbedingungen unterworfenen Dielektrikumsschicht und die Bestimmung der kritischen Durchbruchszeit gemäß einer Ausführungsform der Erfindung darstellt.
  • Bevorzugte Ausführungsformen der Erfindung
  • Die Erfindung betrifft die Zuverlässigkeitsprüfung von Halbleiter-ICs und Komponenten dieser. Gemäß der Erfindung berücksichtigt das Verfahren der Zuverlässigkeitsprüfung das Gesamtdesign der Schaltung, um den Zeitpunkt des Ausfalls vorherzusagen. Der Effekt des durch den Durchbruch in dem Dielektrikum verursachten Stromlecks hängt von dem Schaltungsdesign ab, wie oben erörtert. Das Bauelement kann nach dem ersten Durchbruch des Dielektrikums immer noch einen hohen Widerstandswert aufweisen, was keinen unmittelbaren Ausfall der Schaltung verursacht. Gemäß der Erfindung ist die Zuverlässigkeit des Bauelements durch einen kritischen Durchbruchswiderstand gekennzeichnet, der bewirkt, daß die Schaltung ausfällt oder ihre Funktionalität verliert.
  • Die Zuverlässigkeit des Bauelements wird bestimmt, indem Prüfstrukturen stark beschleunigten Belastungsbedingungen unterworfen werden. Die Prüfstruktur umfaßt ein halbleitendes oder leitendes Substrat und eine auf dem Substrat ausgebildete Dielektrikumsschicht. Bei einer Ausführungsform umfasst das Substrat Metall oder Silizium. Es eignen sich auch andere Arten von Substraten. Bei einer Ausführungsform umfasst die Dielektrikumsschicht eine Oxidschicht. Bei einer weiteren Ausführungsform umfasst die Dielektrikumsschicht ein Oxid-Nitrid-Oxid (ONO) oder ein Nitrid-Oxid (NO). Es eignen sich auch andere Arten von Dielektrikumsschichten. Bei einer Ausführungsform enthält die Prüfstruktur das oder die tatsächlichen Bauelemente (z.B. Transistoren oder Kondensatoren). Bei einer weiteren Ausführungsform umfasst die Prüfstruktur Kondensatorstrukturen, die etwa die gleiche Dielektrikumsdicke wie das tatsächliche Bauelement aufweisen. Solche Kondensatorstrukturen können verschiedene Formen (z.B. quadratisch, rechteckig, kreisförmig oder kammartig), Kantenarten, Kantenlängen oder Flächen aufweisen. Die vorliegende Erfindung gilt außerdem für andere Arten von Prüfstrukturen. Bei einer Ausführungsform wird die Prüfstruktur neben dem tatsächlichen Bauelement auf dem gleichen Chip ausgebildet.
  • 2 zeigt eine Prüfstruktur, die bei einer Ausführungsform der Erfindung geprüft wird. Die Prüfstruktur ist an eine Spannungsquelle 201 gekoppelt, die die Belastungsspannung liefert, die den Durchbruch der Prüfstruktur beschleunigt. Die Prüfstruktur umfasst eine auf einem Substrat 204 aufgewachsene Dielektrikumsschicht 202. Die Prüfstruktur umfasst beispielsweise eine auf einem Siliziumsubstrat aufgewachsene Oxidschicht (z.B. Siliziumoxid). Bei einer Ausführungsform ist auf der Oxidschicht eine Gateelektrode 206 ausgebildet. Die Dicke der Dielektrikumsschicht beträgt beispielsweise weniger als 3,4 nm. Die Fläche der Prüfstruktur (z.B. Kondensator) ist in der Regel kleiner als etwa 0,01 mm2. Es eignen sich auch andere Arten von Prüfstrukturen mit anderen Flächen. Bei einer Ausführungsform wird der Strom durch die Prüfstruktur während des Prüfens überwacht, um einen signifikanten Anstieg des Stroms zu erfassen, der auf einen Dielektrikumsdurchbruch hinweisen kann.
  • 3 zeigt ein Flußdiagramm des Prüfverfahrens gemäß einer Ausführungsform der Erfindung. Die Zuverlässigkeit des Bauelements wird durch seinen kritischen Durchbruchswiderstand Rc gekennzeichnet, der bewirkt, daß die Schaltung ausfällt oder ihre Funktionalität verliert. Bei einer Ausführungsform wird der kritische Durchbruchswiderstand Rc des Bauelements bestimmt, indem der Widerstand des Bauelements in der tatsächlichen Schaltungsumgebung unter normalen Arbeitsbedingungen variiert wird, bis die Schaltung ausfällt. Bei einer Ausführungsform erhält man den kritischen Durchbruchswiderstand durch eine Schaltungssimulation der tatsächlichen Anwendung. Werkzeuge zur Schaltungssimulation wie etwa HSPICE können zum Simulieren der Schaltung verwendet werden. Der kritische Durchbruchswiderstand fällt mit dem kleinsten Parallelwiderstand zusammen, der erforderlich ist, ehe sich die Leistung der Schaltung über ihre Spezifikationen hinaus verschlechtert. Je nach der Schaltungsumgebung kann der kritische Durchbruchswiderstand, der den Ausfall der Schaltung verursacht, beispielsweise im Bereich zwischen 1 kΩ und 100 kΩ liegen. Gemäß anderen Designanforderungen können sich auch andere kritische Durchbruchswiderstandswerte eignen.
  • Die Schaltungsumgebung umfaßt beispielsweise eine Schaltung zur Ansteuerung der Wortleitung, mit der intern Wortleitungen in Speicher-ICs angesteuert werden. Die vorliegende Erfindung läßt sich auch auf andere Arten der Schaltungsumgebung anwenden. Wenn die Bauelemente (z.B. Transistoren) in der Schaltung Durchbrüche erfahren, weichen die Spannung und der Strom auf der Wortleitung während des Betriebs von ihren normalen Werten ab. Die Widerstände der Bauelemente sind jedoch möglicherweise so hoch, daß eine erhebliche Abweichung des Stroms oder der Spannung verhindert wird, und die Schaltung funktioniert möglicherweise nach dem ersten Durchbruch oder nachfolgenden mehreren Durchbrüchen immer noch. Die Toleranz für die Abweichung hängt von der Empfindlichkeit der Schaltung ab und kann im Bereich zwischen 5% und 30% liegen. Je nach verschiedenen Designanforderungen können sich auch andere Toleranzwerte eignen. Die Schaltung verliert ihre Funktionalität, wenn der Parallelwiderstand unter einen kritischen Durchbruchswiderstand abfällt. Bei einer Ausführungsform werden die kritischen Durchbruchswiderstände aller kritischen Bauelemente in der unter normalen Bedingungen arbeitenden Schaltung unter Verwendung einer Schaltungssimulation bestimmt.
  • Bei einer Ausführungsform wird der Arbeitswiderstand R der n-ten Probe der Prüfstruktur (Proben) unter normalen Arbeitsbedingungen bestimmt, wobei n eine ganze Zahl unter einer vordefinierten Anzahl von Proben N ist. Falls der Arbeitswiderstand R kleiner oder gleich dem kritischen Durchbruchswiderstand Rc ist, wird die Prüfung beendet. Wenn der Arbeitswiderstand über dem kritischen Widerstand liegt, wird die Prüfstruktur stark beschleunigten Belastungsbedingungen un terworfen. Bei einer Ausführungsform umfassen die Belastungsbedingungen höhrere Spannungen, Ströme oder Temperaturen oder eine Kombination daraus. Es eignen sich auch andere Arten von Belastungsbedingungen. Bei einer Ausführungsform umfassen die Belastungsbedingungen erhöhte Spannungen, die etwa das Doppelte der Arbeitsspannung betragen. Die Prüfstruktur wird während einer Dauer von beispielsweise 50 bis 10000 Sekunden einer Belastung unterzogen. Die Prüfstruktur über andere Zeiträume hinweg einer Belastung auszusetzen, ist ebenfalls geeignet.
  • Der Arbeitswiderstand der Prüfstruktur unter normalen Arbeitsbedingungen wird wiederholt bestimt, nachdem die Prüfstruktur einer Belastung unterzogen worden ist. Bei einer Ausführungsform wird der Arbeitswiderstand bestimmt, nachdem bei mindestens einer elektrischen Eigenschaft der Prüfstruktur eine signifikante Änderung erfaßt worden ist. Bei einer Ausführungsform umfaßt die elektrische Eigenschaft den Strom oder die Spannung. Es können auch andere elektrische Eigenschaften überwacht werden. Wenn beispielsweise eine Belastungsspannung angelegt wird, wird der Strom Ia solange überwacht, bis er größer als X(Ia – 1) ist, wobei Ia die Strommessung zum Zeitpunkt a, Ia – 1 die vorausgegangene Strommessung zum Zeitpunkt (a – 1) und X den Empfindlichkeitsfaktor, X ≥ 1, darstellt. Der Empfindlichkeitsfaktor X wird bevorzugt im voraus gemäß dem Schaltungsdesign definiert.
  • Alternativ wird der nicht gezeigte Arbeitswiderstand nach einem Zeitintervall (z.B. 100 Sekunden) bestimmt. Es eignet sich auch die Bereitstellung von Zeitintervallen mit anderer Dauer. Das Zeitintervall kann gemäß der Belastungsdauer im voraus definiert werden. Das Zeitintervall ist bevorzugt relativ zur Durchbruchszeit klein, damit ein signifikanter Fehler vermieden wird. Bei einer Ausführungsform ändert sich das Zeitintervall mit der Belastungsdauer. Beispielsweise kann das Zeitintervall als ein Bruchteil (z.B. 1/100) der erwarteten Belastungsdauer definiert werden. Bei einer Aus führungsform wird ein Zeitintervall oder eine Änderung von elektrischen Eigenschaften dazu verwendet, die Bestimmung des Arbeitswiderstands auszulösen.
  • Wenn der Arbeitswiderstand R kleiner oder gleich dem kritischen Widerstand Rc ist, wird die kritische Durchbruchszeit tn aufgezeichnet. Bei einer Ausführungsform wird der Prüfvorgang solange wiederholt, bis eine vorbestimmte Anzahl N von Prüfstrukturproben der gleichen Belastung unterzogen und geprüft worden ist. Die Zuverlässigkeit des Bauelements wird dann anhand der kritischen Durchbruchszeiten der Prüfproben berechnet.
  • Bei einer Ausführungsform werden der maximale Strom Ic, der nach dem Durchbruch zur Verfügung steht, und die Fläche der Prüfstruktur bereitgestellt. Unter Annahme eines Ohmschen Verhaltens kann der maximale Strom über das Ohmsche Gesetz geschätzt werden, wobei die Belastungsspannung und der kritische Durchbruchswiderstand Rc verwendet werden. Bei einer Ausführungsform gleicht die Fläche der Dielektriumsschicht in der Prüfstruktur etwa der der Dielektrikumsschicht in dem tatsächlichen Bauelement. Es eignen sich auch Dielektrikumsschichten mit Flächen, die sich von der tatsächlichen Dielektrikumsschicht unterscheiden. Eine Dielektrikumsschicht mit einer kleineren Fläche weist allgemein eine längere Lebensdauer auf. Es kann eine Korrektur der Lebensdauer von der Prüffläche zur eigentlichen Fläche der dielektrischen Schicht im Bauelement vorgenommen werden, wobei beispielsweise die Poissonsche Flächenskalierung verwendet wird.
  • Wie in 4 gezeigt, tritt die kritische Durchbruchszeit Tc möglicherweise erst nach einer Reihe von behebbaren Durchbrüchen nach dem Anfangsdurchbruch zum Zeitpunkt t0 auf. Die so definierte Durchbruchszeit ist damit für die Anwendung relevanter und gestattet eine präzisere Hochrechnung der Lebensdauer.
  • Wenngleich die Erfindung unter Bezugnahme auf verschiedene Ausführungsformen eingehend gezeigt und beschrieben worden ist, erkennt der Fachmann, daß an der vorliegenden Erfindung Modifikationen und Änderungen vorgenommen werden können, ohne von ihrem Gedanken und Schutzunmfang abzuweichen. Der Schutzumfang der Erfindung sollte deshalb nicht unter Bezugnahme auf die obige Beschreibung bestimmt werden, sondern unter Bezugnahme auf die beigefügten Ansprüche zusammen mit ihrem vollen Unfang an Äquivalenten.

Claims (30)

  1. Verfahren zur Zuverlässigkeitsprüfung, das folgendes umfaßt: Bereitstellen einer Prüfstruktur; Bestimmen eines kritischen Durchbruchswiderstands der Prüfstruktur, wobei der kritische Durchbruchswiderstand der Prüfstruktur das Ausfallen einer Schaltung bewirkt; die Prüfstruktur Belastungsbedingungen unterwerfen; wiederholtes Bestimmen eines Arbeitswiderstands der Prüfstruktur und Aufzeichnen einer kritischen Durchbruchszeit, wenn der Arbeitswiderstand der Prüfstruktur kleiner oder gleich dem kritischen Durchbruchswiderstand ist.
  2. Verfahren nach Anspruch 1, wobei die Teststruktur ein Substrat und eine darauf ausgebildete Dielektrikumsschicht umfasst.
  3. Verfahren nach Anspruch 2, wobei die Dielektrikumsschicht eine Oxidschicht umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Prüfstruktur das eigentliche Bauelement umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Prüfstruktur einen Transistor oder Kondensator umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Prüfstruktur eine Kondensatorstruktur umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Belastungsbedingungen erhöhte Spannungen umfassen.
  8. Verfahren nach Anspruch 7, wobei eine erhöhte Spannung etwa das Doppelte einer Arbeitsspannung beträgt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Belastungsbedingungen erhöhte Temperaturen oder Ströme umfassen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt des Bestimmens des kritischen Durchbruchswiderstands das Bestimmen des kritischen Durchbruchswiderstands in einer Schaltungsumgebung unter normalen Arbeitsbedingungen umfaßt.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Bestimmens des kritischen Durchbruchswiderstands der Prüfstruktur eine Schaltungssimulation umfaßt.
  12. Verfahren nach Anspruch 1, wobei der Schritt des Bestimmens des kritischen Durchbruchswiderstands der Prüfstruktur eine Schaltungssimulation umfaßt.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Schritt des wiederholten Bestimmens des Arbeitswiderstands das Bestimmen des Arbeitswiderstands nach dem Erfassen einer signifikanten Änderung von mindestens einer elektrischen Eigenschaft umfaßt.
  14. Verfahren nach Anspruch 13, wobei die elektrische Eigenschaft der Strom oder die Spannung ist.
  15. Verfahren nach Anspruch 13 oder 14, weiterhin mit dem wiederholten Bestimmen des Arbeitswiderstands nach einem Zeitintervall.
  16. Verfahren nach Anspruch 15, wobei das Zeitintervall gemäß einer Belastungsdauer im voraus definiert wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, weiterhin mit dem Bestimmen eines maximalen Stroms nach dem Durchbruch.
  18. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Schritt des wiederholten Bestimmens des Arbeitswiderstands das wiederholte Bestimmen des Arbeitswiderstands nach dem Erfassen einer signifikanten Änderung von mindestens einer elektrischen Eigenschaft umfaßt.
  19. Verfahren nach Anspruch 18, wobei die elektrische Eigenschaft der Strom oder die Spannung ist.
  20. Verfahren nach Anspruch 18 oder 19, weiterhin mit dem wiederholten Bestimmen des Arbeitswiderstands nach einem Zeitintervall.
  21. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Schritt des wiederholten Bestimmens des Arbeitswiderstands das wiederholte Bestimmen des Arbeitswiderstands nach einem Zeitintervall umfaßt.
  22. Verfahren nach Anspruch 21, wobei das Zeitintervall gemäß einer Belastungsdauer im voraus definiert wird.
  23. Verfahren nach Anspruch 21 oder 22, weiterhin mit dem Bestimmen eines maximalen Stroms nach dem Durchbruch.
  24. Verfahren nach Anspruch 1, weiterhin mit dem Bestimmen eines maximalen Stroms nach dem Durchbruch.
  25. Verfahren nach einem der Ansprüche 1 bis 12, weiterhin mit dem Berechnen einer Zuverlässigkeit der Prüfstruktur anhand der kritischen Durchbruchszeit.
  26. Verfahren nach Anspruch 25, wobei der Schritt des Bestimmens des kritischen Durchbruchswiderstands das Bestimmen des kritischen Durchbruchswiderstands in einer Schaltungsumgebung unter normalen Arbeitsbedingungen umfaßt.
  27. Verfahren nach Anspruch 25 oder 26, wobei der Schritt des Bestimmens des kritischen Durchbruchswiderstands der Prüfstruktur eine Schaltungssimulation umfaßt.
  28. Verfahren nach einem der Ansprüche 25 bis 27, wobei der Schritt des wiederholten Bestimmens des Arbeitswiderstands das wiederholte Bestimmen des Arbeitswiderstands nach dem Erfassen einer signifikanten Änderung von mindestens einer elektrischen Eigenschaft umfaßt.
  29. Verfahren nach einem der Ansprüche 25 bis 28, wobei die elektrische Eigenschaft der Strom oder die Spannung ist.
  30. Verfahren nach einem der Ansprüche 25 bis 29, weiterhin mit dem wiederholten Bestimmen des Arbeitswiderstands nach einem Zeitintervall.
DE10354939A 2002-11-29 2003-11-25 Verfahren zur Zuverlässigkeitsprüfung eines Bauelements einer Schaltung Expired - Fee Related DE10354939B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065920 2002-11-29
US10/065,920 US6806720B2 (en) 2002-11-29 2002-11-29 Method of reliability testing

Publications (2)

Publication Number Publication Date
DE10354939A1 true DE10354939A1 (de) 2004-07-08
DE10354939B4 DE10354939B4 (de) 2010-04-08

Family

ID=32391951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10354939A Expired - Fee Related DE10354939B4 (de) 2002-11-29 2003-11-25 Verfahren zur Zuverlässigkeitsprüfung eines Bauelements einer Schaltung

Country Status (2)

Country Link
US (1) US6806720B2 (de)
DE (1) DE10354939B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315178B1 (en) 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
US7230812B2 (en) * 2003-11-21 2007-06-12 Agere Systems Inc Predictive applications for devices with thin dielectric regions
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7142018B2 (en) * 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7405597B1 (en) 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7663408B2 (en) 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
US7414485B1 (en) 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
US7710153B1 (en) 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US7495466B1 (en) * 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7616021B2 (en) * 2007-01-18 2009-11-10 Advanced Micro Devices, Inc. Method and device for determining an operational lifetime of an integrated circuit device
CN102820241B (zh) * 2012-08-29 2017-04-05 上海华虹宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法
US9599656B2 (en) * 2014-11-25 2017-03-21 Globalfoundries Inc. Methods, apparatus and system for voltage ramp testing
CN117491814B (zh) * 2023-10-31 2024-04-26 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 一种评估塑封界面绝缘可靠性方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904946A (en) * 1985-10-02 1990-02-27 Seiko Instruments Inc. Method for evaluating insulating films
HU214419B (hu) * 1989-11-09 1998-04-28 B és C DIAGNOSTICS Kft Eljárás és készülék szigetelési rendszer állapotának vizsgálatára
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
US5949694A (en) * 1996-04-26 1999-09-07 Texas Instruments Incorporated Method and system for extracting high current parasitic bipolar transistor parameters of an MOS device during overvoltage events
US6326800B1 (en) * 1999-06-10 2001-12-04 International Business Machines Corporation Self-adjusting burn-in test

Also Published As

Publication number Publication date
DE10354939B4 (de) 2010-04-08
US20040104731A1 (en) 2004-06-03
US6806720B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
DE10354939B4 (de) Verfahren zur Zuverlässigkeitsprüfung eines Bauelements einer Schaltung
EP1279966B1 (de) Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
JP3249007B2 (ja) 半導体装置、その特性評価方法及び設計方法
DE10228720A1 (de) Verbesserte Impuls-Spannungsdurchbruch(VBD-)Technik zur Inline-Kontrolle der Gateoxidzuverlässigkeit
DE102017110869B4 (de) Bauelement-Überspannungsdetektor
EP2068259A1 (de) Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene
DE10314503B4 (de) Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika
US4760032A (en) Screening of gate oxides on semiconductors
EP1456881B1 (de) Verfahren zum bestimmen einer esd-/latch-up-festigkeit einer integrierten schaltung
DE4426307C2 (de) Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung
EP1577676A1 (de) Verfahren und Schaltung zum Schutz von Prüfkontakten bei der Hochstrom-Messung von Halbleiter-Bauelementen
DE10126800B4 (de) Verfahren und Vorrichtung zum Testen der ESD-Festigkeit eines Halbleiter-Bauelements
DE102005023184A1 (de) Schaltungsanordnung zum Betrieb eines Gassensor-Arrays
DE102008014774B4 (de) Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
DE4334856A1 (de) Anordnung zum Prüfen eines Gateoxids
Amerasekera et al. Electrostatic pulse breakdown in NMOS devices
Pompl et al. Gate voltage and oxide thickness dependence of progressive wear-out of ultra-thin gate oxides
JP2584093B2 (ja) 絶縁膜の信頼性評価方法
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
Keppens et al. Significance of the failure criterion on transmission line pulse testing
DE19835266B4 (de) Verfahren zum Erfassen der Betriebstemperatur von Halbleiterbauelementen und dessen Verwendung
DE10200649A1 (de) Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements
DE102015100084A1 (de) Schaltung und Verfahren zur internen Bestimmung der dielektrischen Zuverlässigkeit einer Halbleitertechnologie
DE102012104770B4 (de) Verfahren zur Überprüfung einer Schutzschaltung eines ionensensitiven Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 2166

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee