CN102820241B - 氧化物介质层经时绝缘击穿可靠性测试方法 - Google Patents

氧化物介质层经时绝缘击穿可靠性测试方法 Download PDF

Info

Publication number
CN102820241B
CN102820241B CN201210312690.5A CN201210312690A CN102820241B CN 102820241 B CN102820241 B CN 102820241B CN 201210312690 A CN201210312690 A CN 201210312690A CN 102820241 B CN102820241 B CN 102820241B
Authority
CN
China
Prior art keywords
medium
test
during
oxides layer
insulation breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210312690.5A
Other languages
English (en)
Other versions
CN102820241A (zh
Inventor
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210312690.5A priority Critical patent/CN102820241B/zh
Publication of CN102820241A publication Critical patent/CN102820241A/zh
Application granted granted Critical
Publication of CN102820241B publication Critical patent/CN102820241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Relating To Insulation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

根据本发明的氧化物介质层经时绝缘击穿可靠性测试方法包括：在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的漏电流监测值；以及在多个注入期期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流；其中，所述多个测试期与多个注入期相互交错。在所述多个测试期期间对测试结构施加的应力加速电压在各自的测试期内保持恒定，并且之前的测试期期间对测试结构施加的应力加速电压小于后续的测试期期间对测试结构施加的应力加速电压。本发明提供了一种更精确的氧化物介质层经时绝缘击穿可靠性测试方法。

Description

氧化物介质层经时绝缘击穿可靠性测试方法
技术领域
本发明涉及半导体制造工艺，更具体地说，本发明涉及一种氧化物介质层经时绝缘击穿可靠性测试方法。
背景技术
经过长期研究发现，经时绝缘击穿TDDB(time dependent dielectricbreakdown，也称为经时介质击穿、经时击穿、与时间相关电介质击穿)是超大规模集成电路MOS器件栅极氧化层失效的主要机制。
经时绝缘击穿TDDB可靠性测试，是评价MOS晶体管的薄栅氧化层质量的重要方法。具体地说，经时绝缘击穿TDDB可靠性测试指的是:在栅极上加恒定的电压，使器件处于积累状态；经过一段时间后，氧化膜(氧化层)就会击穿(一般，栅极漏电流突然增大100倍以上时的状态被定义为击穿)，这期间经历的时间就是在该条件下的寿命。
对于经时绝缘击穿可靠性测试，一般在进行经时绝缘击穿可靠性测试时，需要花费较长的时间，往往用高电压进行加速来缩短测试时间。JEDEC/FSA(JP-001)对TDDB可靠性测试方法有指导性说明。
但JEDEC/FSA(JP-001)的测试只是简单测试绝缘层随时间的耐电压能力。而在某些具体的应用上，如闪存中浮栅的电荷遂穿介质层，在高电压下电子遂穿SiO2遂穿层时有电子残留在遂穿层，但遂穿层又需要在低电压下绝缘，即遂穿层会不断有电荷注入。在这种实际应用情况下，遂穿介质层随时间的耐压能力评估需要更加合理的测试评估方法。
因此，希望能够提供一种更合理更精确的氧化物介质层经时绝缘击穿可靠性测试方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种更合理更精确的氧化物介质层经时绝缘击穿可靠性测试方法。
为了实现上述技术目的，本发明提出一种氧化物介质层经时绝缘击穿可靠性测试方法，其包括：在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的漏电流监测值；以及在多个注入期期间，不对测试结构施加加速电压，而是向待测试的氧化物介质层注入应力加速电流；其中，所述多个测试期与多个注入期相互交错。
优选地，在所述多个测试期期间对测试结构施加的加速电压在各自的测试期内保持恒定，并且之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对测试结构施加的加速电压。
优选地，在所述多个测试期期间对测试结构施加的加速电压恒定且相等。
优选地，所述氧化物介质层是SiO2介质层或其他用于遂穿介质，如Al2O3等。
优选地，所述氧化物介质层用作MOS晶体管的栅极氧化物介质层。
优选地，所有测试期的时间周期的时长相等。
优选地，所有注入期的时间周期的时长相等。
优选地，所有注入期内的注入应力加速电流的大小相等。
优选地，所述注入应力加速电流的大小介于1uA-10mA的范围内。
优选地，所有测试期的时间周期的时长以及所有注入期的时间周期的时长为介于1ms-10ms的范围内。
根据本发明，先在氧化物介质层中注入一些电子，再在测试结构上加电压进行电压应力加速，测试氧化物介质层的漏电流在承受电压时随时间是否由于介质绝缘性变差而增加，由此可有利地测试含有电荷的氧化物介质的随时间耐压能力。
所以，本发明提供了一种更合理更精确的氧化物介质层经时绝缘击穿可靠性测试方法。而且，根据本发明的氧化物介质层经时绝缘击穿可靠性测试方法利用人为可控的方法产生精确的电荷注入量，可有利地专门用来评估某些具体应用。由此可利用根据本发明实施例的氧化物介质层经时绝缘击穿可靠性测试方法来更快更精确地进行绝缘能力的时间评估。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
图2示意性地示出了根据本发明第二实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
图3示意性地示出了根据本发明第三实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明原理是：可先在氧化物介质层(例如MOS晶体管的栅极氧化物介质层，比如SiO2介质层或其他遂穿介质，如Al2O3等)中注入一些电子(电流)，再在测试结构上加电压进行电压应力加速，测试氧化物介质层的漏电流在承受电压时随时间是否由于介质绝缘性变差而增加。由此，可有利地测试含有电荷的氧化物介质的随时间耐压能力。
下面将参考具体实施例来描述根据本发明优选实施例的氧化物介质层经时绝缘击穿可靠性测试方法。
<第一实施例>
图1示意性地示出了根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
如图1所示，根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠性测试方法包括：
在第一测试期T11期间，对测试结构施加第一加速电压V1，并且同时测试氧化物介质的第一次漏电流监测值C1；
在第一测试期T11之后的第一注入期T21期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流；
在第一注入期T21之后的第二测试期T12期间，对测试结构施加第二应力加速电压V2，并且同时测试氧化物介质的第二次漏电流监测值C2；
在第二测试期T12之后的第二注入期T22期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流；
在第二注入期T22之后的第三测试期T13期间，对测试结构施加第三应力加速电压V3，并且同时测试氧化物介质的第三次漏电流监测值C3；
在第三测试期T13之后的第三注入期T23期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流；
在第三注入期T23之后的第四测试期T14期间，对测试结构施加第三应力加速电压V4，并且测试氧化物介质的第三次漏电流监测值C4。此时，通过测得的第三次漏电流监测值C4判断氧化物介质层发生了击穿，由此不再进行后续的加速电压的施加以及电流注入。例如，由于氧化物介质层的漏电流突然增大100倍(如第三次漏电流监测值C4斜率所表示)，由此氧化物介质层被判断为发生了击穿。
随后，可通过氧化物介质层发生击穿之前经过的多个注入期和多个测试期的时间以及施加的加速电压的大小来判断氧化物介质层的经时绝缘击穿可靠性。
其中，在上述过程中，注入应力加速电流一般加载在测试结构的金属电极端，在具体实施例中，所采用的测试结构可具有类似平板电容结构(硅衬底电极/氧化物介质层(例如待测试的SiO2介质)/金属电极)，所以两端的任一哪端加电流都可以。而且，加速电压一般比氧化物介质层的实际应用时的正常工作电压高。
其中，在上述过程中，优选地，各个注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的时间周期长度相等(例如，时间周期长度介于0.1s-1s的范围内)。并且优选地，各个注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的注入应力加速电流的大小相等。例如进一步优选地，各个注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的时间周期均为介于1ms-10ms的范围内。此外，优选地，所有注入期内的注入应力加速电流的大小相等，例如，注入应力加速电流的大小范围均为1uA-10mA。
其中，在上述过程中，各个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)的时间周期长度相等(例如，时间周期长度介于0.1s-1s的范围内)。进一步优选地，各个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)的时间周期长度等于或大于各个注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的时间周期长度。
此外，优选地，各个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)的加速电压在各自的时间周期内保持恒定，但是各个测试期的加速电压依次增大(换言之，之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对测试结构施加的加速电压)。
即，在第一实施例中，有下述关系：
第一加速电压V1＜第二加速电压V2＜第三加速电压V3＜第三加速电压V4
由此，本发明上述实施例提供了一种更合理更精确的氧化物介质层经时绝缘击穿可靠性测试方法。而且，根据本发明上述实施例的氧化物介质层经时绝缘击穿可靠性测试方法利用人为可控的方法产生精确的电荷注入量，可有利地专门用来评估某些应用。例如，可对闪存中浮栅的电荷遂穿介质层进行评估，其中，在高电压下电子遂穿SiO2遂穿层时有电子残留在遂穿层，但遂穿层又需要在低电压下绝缘，即绝缘层会不断有电荷注入。由此可利用根据本发明实施例的氧化物介质层经时绝缘击穿可靠性测试方法来进行绝缘能力的时间评估。
<第二实施例>
图2示意性地示出了根据本发明第二实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
如图2所示，其中示出了各个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)的加速电压恒定并且相等的情况。
即，对于第二实施例，有下述关系：
第一加速电压V1＝第二加速电压V2＝第三加速电压V3＝第三加速电压V4。
<第三实施例>
图3示意性地示出了根据本发明第三实施例的氧化物介质层经时绝缘击穿可靠性测试方法的示意图。
如图3所示，其中示出了各个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)的加速电压在各自的测试期逐渐增大的情况。
<其它变化>
虽然上述实施例均示出了整个测试包含四个测试期(第一测试期T11、第二测试期T12、第三测试期T13以及第四测试期T14)以及三个注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的情况，但是对于任何熟悉本领域的技术人员而言，可以理解的是，实际测试期间包括的测试期的数量和注入期的数量可能是其它数量，因为不同的氧化层介质层发生击穿时可能已经经过的测试期的数量和注入期的数量是不确定的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于包括：
在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的漏电流监测值；以及
在多个注入期期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流；
其中，所述多个测试期与多个注入期相互交错；
通过测试期的漏电流监测值判断氧化物介质层是否发生击穿，发生击穿后不再进行后续的加速电压的施加以及电流注入，随后，通过氧化物介质层发生击穿之前经过的多个注入期和多个测试期的时间以及施加的加速电压的大小来判断氧化物介质层的经时绝缘击穿可靠性。
2.根据权利要求1所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，在所述多个测试期期间对测试结构施加的应力加速电压在各自的测试期内保持恒定，并且之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对测试结构施加的加速电压。
3.根据权利要求2所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，在所述多个测试期期间对测试结构施加的加速电压恒定且相等。
4.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所述氧化物介质层是SiO2介质层、Al2O3介质层或其他隧穿介质。
5.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所述氧化物介质层用作MOS晶体管的栅极氧化物介质层。
6.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所有测试期的时间周期的时长相等。
7.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所有注入期的时间周期的时长相等。
8.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所有注入期内的注入应力加速电流的大小相等。
9.根据权利要求8所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所述注入应力加速电流的大小介于1uA-10mA的范围内。
10.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于，所有测试期的时间周期的时长以及所有注入期的时间周期的时长为介于1ms-10ms的范围内。
CN201210312690.5A 2012-08-29 2012-08-29 氧化物介质层经时绝缘击穿可靠性测试方法 Active CN102820241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312690.5A CN102820241B (zh) 2012-08-29 2012-08-29 氧化物介质层经时绝缘击穿可靠性测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312690.5A CN102820241B (zh) 2012-08-29 2012-08-29 氧化物介质层经时绝缘击穿可靠性测试方法

Publications (2)

Publication Number Publication Date
CN102820241A CN102820241A (zh) 2012-12-12
CN102820241B true CN102820241B (zh) 2017-04-05

Family

ID=47304278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312690.5A Active CN102820241B (zh) 2012-08-29 2012-08-29 氧化物介质层经时绝缘击穿可靠性测试方法

Country Status (1)

Country Link
CN (1) CN102820241B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617004A (zh) * 2013-11-01 2015-05-13 北大方正集团有限公司 一种监测金属间介质层的装置和方法
CN104851818B (zh) * 2014-02-14 2017-12-22 中芯国际集成电路制造(上海)有限公司 介质层缺陷的检测方法和检测装置
CN106124961A (zh) * 2016-09-19 2016-11-16 武汉新芯集成电路制造有限公司 一种测试结构
CN108257644B (zh) * 2016-12-29 2023-10-31 兆易创新科技集团股份有限公司 一种测试电路、闪存和测试系统
CN109307831B (zh) * 2018-09-25 2020-03-31 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试方法
CN113253088B (zh) * 2021-06-25 2021-09-28 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201761A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 絶縁膜の経時絶縁破壊特性測定方法
CN1145477A (zh) * 1994-12-31 1997-03-19 现代电子产业株式会社 用于检验介电薄膜可靠性的方法
US6806720B2 (en) * 2002-11-29 2004-10-19 Infineon Technologies Aktiengesellschaft Method of reliability testing
CN1779477A (zh) * 2004-11-17 2006-05-31 上海华虹Nec电子有限公司 一种测定栅介质经时击穿寿命的方法
KR20100033082A (ko) * 2008-09-19 2010-03-29 주식회사 실트론 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법
CN101995536A (zh) * 2009-08-10 2011-03-30 索尼公司 栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201761A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 絶縁膜の経時絶縁破壊特性測定方法
CN1145477A (zh) * 1994-12-31 1997-03-19 现代电子产业株式会社 用于检验介电薄膜可靠性的方法
CN1083984C (zh) * 1994-12-31 2002-05-01 现代电子产业株式会社 用于检验介电薄膜可靠性的方法
US6806720B2 (en) * 2002-11-29 2004-10-19 Infineon Technologies Aktiengesellschaft Method of reliability testing
CN1779477A (zh) * 2004-11-17 2006-05-31 上海华虹Nec电子有限公司 一种测定栅介质经时击穿寿命的方法
KR20100033082A (ko) * 2008-09-19 2010-03-29 주식회사 실트론 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법
CN101995536A (zh) * 2009-08-10 2011-03-30 索尼公司 栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种快速推算栅极氧化膜TDDB寿命的方法(英文);赵毅等;《半导体学报》;20051208(第12期);全文 *

Also Published As

Publication number Publication date
CN102820241A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN102820241B (zh) 氧化物介质层经时绝缘击穿可靠性测试方法
McPherson Time dependent dielectric breakdown physics–Models revisited
Green et al. Threshold-voltage bias-temperature instability in commercially-available SiC MOSFETs
Du et al. Carrier mobility and trap distribution dependent flashover characteristics of epoxy resin
KR101711477B1 (ko) 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법
Ranjan et al. CAFM based spectroscopy of stress-induced defects in HfO 2 with experimental evidence of the clustering model and metastable vacancy defect state
Sometani et al. Accurate evaluation of fast threshold voltage shift for SiC MOS devices under various gate bias stress conditions
Ramamoorthy et al. Probing charge trapping and joule heating in graphene field-effect transistors by transient pulsing
US20050040840A1 (en) Method for monitoring quality of an insulation layer
Fan et al. Cryogenic characterisation of 55 nm SONOS charge‐trapping memory in AC and DC modes
van der Born Investigation of space charge injection, conduction and trapping mechanisms in polymeric HVDC mini-cables
Miyazaki et al. Phenomenological classification of stress-induced leakage current and time-dependent dielectric breakdown mechanism
Blasco et al. Nanoscale post-breakdown conduction of HfO/sub 2//SiO/sub 2/MOS gate stacks studied by enhanced-CAFM
Andreev et al. Modification of bounded J-Ramp method to monitor reliability and charge degradation of gate dielectric of MIS devices
Stojanovska-Georgievska et al. Charge trapping at Pt/high-k dielectric (Ta2O5) interface
Boyer et al. Measurement of charge evolution in oxides of DC stressed MOS structures
Gao et al. A discharge-based pulse technique for probing the energy distribution of positive charges in gate dielectric
Lee et al. Reduction of interface traps between poly-Si and SiO2 layers through the dielectric recovery effect during delayed pulse bias stress
Mahiuddin Modeling of the impact of electrical stressors on the degradation process of Power MOSFETs
Lwin et al. Charging and discharging characteristics of metal nanocrystals in degraded dielectric stacks
Lo et al. Multiple digital breakdowns and its consequence on ultrathin gate dielectrics reliability prediction
US20230041405A1 (en) Characterizing defects in semiconductor layers
Lerner et al. Time dependent isolation capability of high voltage deep trench isolation
Nicollian Physics of trap generation and electrical breakdown in ultra-thin SiO2 and SiON gate dielectric materials
Akbal et al. Plasma process inducing gate oxide breakdown in the FDSOI technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140508

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant