CN1145477A - 用于检验介电薄膜可靠性的方法 - Google Patents

用于检验介电薄膜可靠性的方法 Download PDF

Info

Publication number
CN1145477A
CN1145477A CN95120985A CN95120985A CN1145477A CN 1145477 A CN1145477 A CN 1145477A CN 95120985 A CN95120985 A CN 95120985A CN 95120985 A CN95120985 A CN 95120985A CN 1145477 A CN1145477 A CN 1145477A
Authority
CN
China
Prior art keywords
dielectric film
value
current
electric current
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95120985A
Other languages
English (en)
Other versions
CN1083984C (zh
Inventor
严今榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1145477A publication Critical patent/CN1145477A/zh
Application granted granted Critical
Publication of CN1083984C publication Critical patent/CN1083984C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种用于检验在半导体基片上的介电薄膜的可靠性的方法：确立第一级的电流值并施加于介电薄膜；施加对应后续各级的下一个电流直到介电薄膜被击穿，其中，各级的电流值按续增加；测量电荷值直到介电薄膜被击穿，其中对应于各级的电流值被一预定的分母值除，而且各被除的那些值被分成所述分母那么多次施加到介电薄膜上，在将被除的值的电流施加到介电薄膜上之后，在预定的时间就介电薄膜是否被击穿进行测量。

Description

用于检验介电薄膜 可靠性的方法
本发明总地来说涉及一种检验沉积在半导体基片上的介电薄膜可靠性的方法，而具体地说，涉及一种检验沉积在半导体基片上的栅氧化层薄膜样品的可靠性的方法，其中，电流施加在栅和MOS-C检验结构的基片之间，直到栅氧化层薄膜样品击穿。
在已有技术中，一般说来，当形成氧化物薄膜时，在制作半导体器件的氧化步骤中所形成的每层氧化物薄膜都要经历测量各种特性的过程，例如，表面检查、厚度检验、应力试验、折射率检验、洁净度、和诸如此类的测量。
此外，在半导体制造过程中，氧化物薄膜，特别是沉积在半导体基片上的栅氧化层起到一绝缘层的作用，而且，为了获得这种氧化物薄膜的可靠性指标，必须进行各种各样的可靠性检验。这种有关薄氧化物的可靠性问题一般分为如下两类：
a.介电击穿导致器件灾难性的损坏；
b.热-载体-注入降低级导致器件测量值降级。
为了确定栅氧化层的击穿测量指标，已采用了各种类型的检验。检验栅氧化层可靠性所用的典型方法是恒定电流应力试验(CCST)。在CCST方法中，一预定电流被注入绝缘物中，而在检验过程期间该电流值保持恒定。记录电压和时间直到电压突然下降。如果在检验中有一单个氧化物样品，那么，氧化物可靠性就由到发生击穿时所耗时间长短来表征。不过，如果在检验中有一组同样面积和厚度的氧化物样品，累积损坏百分比用一组样品中在一特定时间t之前损坏的百分数来计算。此后，把上述CCST检验中的时间对损坏的数据画在一幅累积损坏百分比图上，如图1所示，以损坏时间为垂直轴，以累积损坏百分比为水平轴。参考图1，该检验中所用样品为一组面积200×200μm2、厚度100的栅氧化层。符号“○”表示在栅氧化层用NH4OH处理后被检验的结果。符号“△”代表在栅氧化层用HF处理后被检验的结果。在图1中，落在椭圆所限定的界限内的那些结果被确定为氧化物薄膜的本征损坏特性。
在CCST方法中，只是通过测量本征损坏来确定氧化物的可靠性。因此，这种方法在对于单位面积的氧化物薄膜的高电流密度产生的可靠性判定方面有一严重问题。例如，若将100mA/cm2的电流施加到氧化物薄膜上，就不能检验到氧化物薄膜击穿时的精确电荷值。这样，氧化物可靠性的测量就不精确。
最近，由于半导体器件已变得高度集成化，例如64M DRAM，除了测量氧化物薄膜的本征损坏外，还需测量非本征损坏，例如，在制作过程期间形成在氧化物薄膜上的缺陷的程度、针孔的转移(tr-apping)或产生程度、和所形成的缺陷中心的程度。
因此，本发明的目的就是提供一种用于检验介电薄膜的方法，其中，通过检测介电薄膜击穿时的精确电荷值来确定介电薄膜的可靠性不仅更准确，而且还同时测量非本征损坏。
要达到上述目的，本发明提供一种用于检验介电薄膜的可靠性的方法，其包括下述步骤：
确立对应于一第一级的电流值，一级被定义为在一预先选定的时间增量内所施加的选定的电流，在该级中，第一次施加上述电流来检验沉积在半导体基片上的介电薄膜的可靠性；
向介电薄膜施加所确立的第一级电流；
施加对应后续那些级的每一级的电流直到介电薄膜击穿，其中，对应后续那些级的电流值按后续那些级的顺序增加；以及
测量电荷值直到介电薄膜击穿，其中，对应每一级的电流值被一个预定的分母值除，而将每个被除的值分成所述分母那么多次数施加到介电薄膜上；还有在将被除值的电流施加到介电薄膜上之后，在一预定的时间就介电薄膜是否击穿进行测量。
可以参考下面的优选实施例的详细说明及附图来了解本发明的目的和特征，附图中：
图1是表示根据已有的CCST方法通过测量介电薄膜的击穿时间所得结果的图表；
图2示意说明根据本发明的电流攀升法检验介电薄膜的可靠性的方法；
图3表示在一级内施加于一分步的电流密度，其中100.602nA/cm2的电流密度施加于第一分步并累积施加于各后续分步；
图4是表示根据本发明的第一实施例通过测量介电薄膜击穿时的电荷值所得结果的图表；
图5是表示根据本发明的第二实施例通过测量介电薄膜击穿时的电荷值所得结果的图表。
如图2所示，是显示确定介电薄膜可靠性的直方图，其垂直轴上是所测量的电流密度而水平轴上是时间度量。每个方柱的高度是在每级施加到介电薄膜上的电流密度值，每级被定义为在一预先选定的时间增量内所施加的选定的电流。如从图2中所见，每个柱的高度随每级的推移而增加。因此，从图2中可了解到，在第一级中确立电流密度值后，这个电流值被施加到介电薄膜上。在每级施加一个比前一级更大的电流密度而重复这个过程，并且依次进行直到介电薄膜击穿。
依据任一级相对于前级的情形可以适当选择电流增加的程度。例如，如果一个电流在前一级被施加到介电薄膜上，那么，在下一级施加到该介电薄膜上的电流可以是102.1nA/cm2、102.5nA/cm2或103nA/cm2。不过，重要的是在下一级施加到介电薄膜上的电流量值比前一级大。
在本发明中，在每一级要施加的电流量值被一预定的分母值除也是关键的。此外，被除值的电流以分母值逐级施加到介电薄膜上。图3中示出分解每一级中要被施加的电流。参照图3，水平轴代表每一级施加电流到介电薄膜上所用的时间，而垂直轴代表每一级施加到介电薄膜上的电流的总量。因为每一级要被施加到介电薄膜上的电流值取指数值，所以，为计算方便，在用以除分电流值的分母值中取25的常用对数。例如，在对应图3的一级中如果电流值是102nA/cm2，这个值被25除，得到100.602nA/cm2，之后，所得到的这个值的电流分成25次施加到介电薄膜上。在任何一级把电流施加到介电薄膜上时，每当对于一级的二十五分之一的电流被施加到介电薄膜上时，就出现一段预定时间的延迟时间。此后，在一段预定时间内进行测量来确定介电薄膜是否击穿。这样，参照图3，Td代表延迟时间，而TM代表测量时间。最后，重要的是，在下一级的分步中另外施加于介电薄膜的电流量比前一级分步的电流量更大。
图4示出采用本明的第一实施例的方法所得到的结果，其中在第一级施加到介电薄膜上的电流密度固定为-10nA/cm2。然后，进行后续各级直到介电薄膜击穿。在本发明的第一实施例中，每级要施加的电流密度被数字3除，而该电流密度的被除得的值分3次施加到介电薄膜上。同时，每当施加电流被除得的值时，就进行测量来确定介电薄膜是否击穿。这个例子中所测得的结果图解于图4中。在图4中，轴X代表在一组介电薄膜样品中累积损坏百分比，而轴Y代表介电薄膜击穿时的电荷值。此外，Gox 100是栅氧化层薄膜的厚度，而NH4OH和HF是已经用于清洗栅氧化层薄膜的清洗液。在图4中，在图下部的每个圆圈内所标出的结果属于介电薄膜的非本征测量结果。
不过，在图上部所标出的、由此知道介电薄膜的本征测量结果的那些结果使得难以检测两次测量结果之间的细微差别，因为那些结果指示出它们之间几乎相同的电荷值。因此，可用第一例子的方法粗略地确定在介电薄膜的非本征测量结果中的介电薄膜的初始和中间击穿的测量结果。
图5是显示根据本发明的第二例子通过测量介电薄膜击穿时的电荷值所得到的结果的一幅图，其中，每一级要施加的电流值被数字25除，然后，该电流被除得的值分成25次施加到介电薄膜上。参考图5，符号○代表栅氧化层用NH4OH处理后被检验的结果，而符号△代表在栅氧化层用HF处理后被检验的结果。此外，图上部的一个椭圆所限定的区域对应于介电薄膜本征损坏的测量结果，而下部的一个椭圆所确定的区域对应于介电薄膜的非本征损坏的测量结果。如可从图5中见到的那样，使非本征损坏的测量结果和本征损坏的测量结果清楚地区分开，从而精确地指示介电薄膜的非本征损坏的测量结果。
相应地，当已知非本征损坏的测量结果，最好把本发明的第二例子的方法应用于厚约70的氧化膜。用这方法的原因是因为当介电薄膜薄的时候，非本征损坏测量结果被认为是更重要的数据。还因为非本征损坏测量结果之间的差别有利于测量在该过程期间所经受的或由周围过程的影响。此外，在那些非本征损坏测量结果中间，任何缺陷和由于介电薄膜本身的击穿所造成的针孔的转移的影响都可以容易地检测到，而且，使本征损坏测量结果之间区分清楚。因此，可精确地完成介电薄膜可靠性的测定。

Claims (4)

1、一种用于检验沉积在半导体基片上的介电薄膜的可靠性的方法，此方法包括下述步骤：
确立相应于一第一级的电流值，其中，该电流第一次被施加到所述介电薄膜上；
向所述介电薄膜施加第一级所确立的电流；
施加下一个对应于后续每一级的电流直到介电薄膜击穿，其中对应后续各级的电流值随后续的那些级的顺序增加；以及
测量电荷值直到介电薄膜被击穿，其中对应所述各级的电流被一预定的分母值除，而且将各被除值分成所述分母值那么多次数不连续地施加到介电薄膜上；在被除的值的电流施加到介电薄膜上之后，在一预定的时间就介电薄膜是否击穿进行测量。
2、如权利要求1所述的方法，其中所述第一级的电流值是-10nA/cm/2。
3、如权利要求1所述的方法，其中用于除每级的电流值的分母值是25。
4、如权利要求1所述的方法，其中用于除每级的电流值的分母值是3。
CN95120985A 1994-12-31 1995-12-31 用于检验介电薄膜可靠性的方法 Expired - Fee Related CN1083984C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR40313/94 1994-12-31
KR1019940040313A KR960026519A (ko) 1994-12-31 1994-12-31 유전체에 대한 신뢰성 측정 방법

Publications (2)

Publication Number Publication Date
CN1145477A true CN1145477A (zh) 1997-03-19
CN1083984C CN1083984C (zh) 2002-05-01

Family

ID=19406103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95120985A Expired - Fee Related CN1083984C (zh) 1994-12-31 1995-12-31 用于检验介电薄膜可靠性的方法

Country Status (4)

Country Link
US (1) US5793212A (zh)
KR (1) KR960026519A (zh)
CN (1) CN1083984C (zh)
GB (3) GB9526251D0 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820241A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014034A (en) * 1996-10-24 2000-01-11 Texas Instruments Incorporated Method for testing semiconductor thin gate oxide
US6049213A (en) * 1998-01-27 2000-04-11 International Business Machines Corporation Method and system for testing the reliability of gate dielectric films
JP3642456B2 (ja) * 1998-02-24 2005-04-27 株式会社村田製作所 電子部品の検査方法および装置
DE19840167B4 (de) * 1998-09-03 2005-02-10 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte
US6133746A (en) * 1998-09-30 2000-10-17 Advanced Micro Devices, Inc. Method for determining a reliable oxide thickness
US6188234B1 (en) 1999-01-07 2001-02-13 International Business Machines Corporation Method of determining dielectric time-to-breakdown
US6269315B1 (en) * 1999-01-14 2001-07-31 United Microelectronics Corp. Reliability testing method of dielectric thin film
US6230106B1 (en) * 1999-10-13 2001-05-08 Modulation Instruments Method of characterizing a device under test
KR100450260B1 (ko) * 2001-05-16 2004-09-30 한국과학기술연구원 박막의 파괴강도 시험방법
US6812688B2 (en) * 2001-12-12 2004-11-02 Tektronix, Inc. Signal acquisition method and apparatus using integrated phase locked loop
CN100353515C (zh) * 2003-12-31 2007-12-05 中芯国际集成电路制造(上海)有限公司 晶片金属互连线可靠性在线测试方法
US8659300B2 (en) 2010-12-15 2014-02-25 International Business Machines Corporation Stress testing of silicon-on-insulator substrates using applied electrostatic discharge
US9596074B2 (en) 2015-05-01 2017-03-14 Tektronix, Inc. Clock recovery for data signals
CN105116303B (zh) * 2015-09-02 2018-05-25 中国电力科学研究院 一种估算50%放电电压试验所需试验次数的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840809A (en) * 1972-12-04 1974-10-08 Ibm Non-destructive measurement of dielectric properties
US3995216A (en) * 1975-04-28 1976-11-30 International Business Machines Corporation Technique for measuring surface states in metal-insulator-semiconductor structures
JPH03130652A (ja) * 1989-10-14 1991-06-04 Mitsubishi Electric Corp キャパシタ誘電体膜の信頼性評価方法
US4978915A (en) * 1989-11-07 1990-12-18 At&T Bell Laboratories Method of manufacturing semiconductor devices involving the detection of impurities
US5023561A (en) * 1990-05-04 1991-06-11 Solid State Measurements, Inc. Apparatus and method for non-invasive measurement of electrical properties of a dielectric layer in a semiconductor wafer
JP3108455B2 (ja) * 1991-03-22 2000-11-13 アジレント・テクノロジー株式会社 ブレークダウン電圧の測定方法
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
JPH06201761A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 絶縁膜の経時絶縁破壊特性測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820241A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法
CN102820241B (zh) * 2012-08-29 2017-04-05 上海华虹宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法

Also Published As

Publication number Publication date
CN1083984C (zh) 2002-05-01
KR960026519A (ko) 1996-07-22
GB9526576D0 (en) 1996-02-28
US5793212A (en) 1998-08-11
GB9526251D0 (en) 1996-02-21
GB2296778A (en) 1996-07-10
GB2296778B (en) 2000-04-05
GB9526621D0 (en) 1996-02-28

Similar Documents

Publication Publication Date Title
CN1083984C (zh) 用于检验介电薄膜可靠性的方法
US6289257B1 (en) Method and apparatus for analyzing correlation for semiconductor chips
CN106872575B (zh) 一种塑封器件分层缺陷的分级风险评价方法
CN108120907B (zh) 一种基于工频至低频电压下特征提取的局部放电诊断方法
CN111707910B (zh) 瓷绝缘子内绝缘检测方法以及瓷绝缘子检测电路
CN114693603A (zh) 一种锂电池Mylar膜缺陷检测方法
US6014034A (en) Method for testing semiconductor thin gate oxide
JP4080087B2 (ja) 分析方法，分析システム及び分析装置
CN114823398A (zh) 模拟晶圆芯片的电性的方法及半导体工艺方法
JP3890951B2 (ja) コンデンサの良否判定方法
JP4774545B2 (ja) 比誘電率の値を求める方法、及び比誘電率値求得装置
JP2002014132A (ja) 回路基板検査装置
DE10030145A1 (de) Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung
CN1071923C (zh) 陶瓷电容器的筛选方法
JP2001110867A (ja) 電子デバイスの製造方法および電子デバイスの品質管理システム
JP4062764B2 (ja) コンデンサの良否判別方法
EP2345903B1 (en) Method and apparatus for predicting the residual life of a coil
US6005394A (en) Process and apparatus for the capacitive testing of printed circuits
CN1254935A (zh) 独石陶瓷电容器的分类方法
JPH0878492A (ja) 半導体ウェハ表面の粗さの評価方法
CN112946412B (zh) 一种电容器的筛选应力的选择方法
JP3019564B2 (ja) 絶縁膜の評価方法
US6858448B2 (en) Method for evaluating and manufacturing a semiconductor device
JP2990113B2 (ja) 半導体基板の不良解析装置及び不良解析方法
KR100489994B1 (ko) 반도체 소자의 불량 검출 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070525

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee