DE19840167B4 - Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte - Google Patents
Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte Download PDFInfo
- Publication number
- DE19840167B4 DE19840167B4 DE19840167A DE19840167A DE19840167B4 DE 19840167 B4 DE19840167 B4 DE 19840167B4 DE 19840167 A DE19840167 A DE 19840167A DE 19840167 A DE19840167 A DE 19840167A DE 19840167 B4 DE19840167 B4 DE 19840167B4
- Authority
- DE
- Germany
- Prior art keywords
- base material
- layers
- insulating layer
- electrically conductive
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Abstract
Verfahren
zur elektrischen Prüfung von
Basismaterial (0), welches beidseits einer Isolierschicht (3) angeordnete
elektrisch leitende Schichten (1, 2) aufweist, für die Herstellung gedruckter
Schaltungen, gekennzeichnet durch die Erzeugung (A) glatter, verformungsfreier
Ränder
der elektrisch leitenden Schichten durch einen an mehreren übereinanderliegenden
Lagen von Basismaterial gemeinsamen durchgeführten Bearbeitungsvorgang,
und durch die Prüfung
(B) einer separierten Lage des Basismaterials auf einen ausreichend
hohen elektrischen Widerstandswert zwischen den elektrisch leitenden
Schichten mit einer Prüfspannung
kleiner als die Durchschlagsspannung für die Isolierschicht.
Description
- Für die Herstellung gedruckter Leiterplatten für elektronische oder elektrische Schaltungen wird sogenanntes Basis-Material verwendet. Dieses Basismaterial besteht wie in
2 schematisch dargestellt aus zwei relativ dünnen (ca. 17,5 bis 34 Mikrometer dicken) Kupferschichten1 und2 , die durch eine Harz-Glasfaser-Gewebeschicht3 (einer Stärke von 50 bis 100 Mikrometer) voneinander getrennt sind. Eine derartige Basismaterial-Lage0 ist das Ausgangsprodukt für die Herstellung von Mehrschicht-Leiterplatten. Der Stand der Technik zur Herstellung von Basismaterial und Mehrschicht-Leiterplatten ist in dem Buch „Handbuch der Leiterplattentechnik" von Günther Hermann, Eugen G. Leuze Verlag, D-7968 SAULGAU, beschrieben. (Referenzhinweise auf diese Publikation werden im folgenden durch in Klammern gesetzte Hinweise „(Buch, Seite xx)" berücksichtigt). - Bei Mehrschicht-Leiterplatten (sogenannten Multilayern oder PCB – printed circuit boards)) mit bis zu 20 Kupferschichten, werden – wie in
3 schematisch dargestellt – entsprechend mehrere Lagen4 ,5 ,6 , des Basismaterials übereinander angeordnet, nachdem zuvor jede Basismaterial-Lage prozessiert wurde (Buch, S. 217). - Unter Prozessierung einer Basismaterial-Lage wird die Erzeugung gedruckter Leiterbahnen durch Belichtungs- und Ätzvorgänge der Kupferschichten verstanden. Zumeist wird eine Kupferschicht mit diversen Leitungszügen als Signalebene und die andere als Referenz-Potential-Ebene verwendet.
- Die Basismaterial-Lagen
4 ,5 und6 sind jeweils durch eine Isolations-Zwischenlage4 /5 , und5 /6 , zumeist ein Glasfaser-Epoxydharz-Verbund, voneinander getrennt. Diese Isolations-Zwischenlagen weisen vorzugsweise eine geringe Stärke von 100 Mikrometer auf. Bei der Herstellung von Mehrschicht-Leiterplatten werden die Basismaterial-Lagen mit den Isolations-Zwischenlagen unter Vacuum, Druck und bei einer entsprechend hohen Temperatur verpreßt. Dabei entweichen unerwünschte Lufteinschlüsse und es härtet das in den Isolations-Zwischenlagen enhaltene Epoxydharz aus. - Nach Verpressen aller Lagen des Basismaterials in der Mehrschicht-Leiterplatte werden an vorbestimmten Stellen Durchgangs- und Sackloch-Bohrungen gebohrt und metallisiert, durch die bestimmte Stellen verschiedener Kupferschichten elektrisch miteinander verbunden werden (Buch, Seite 423).
- Vor der Herstellung der Mehrschicht-Leiterplatte werden nach dem Stand der Technik (Empfehlung des IPC „Institut of Printed Circuits", U.S.A.) bestimmte prozessierte Basismaterial-Lagen einer Prüfung auf elektrische Durchschlagsfestigkeit durch Anlegen von z.B. 500 V Gleichspannung unterzogen. Hierbei ergeben sich insbesonders bei sehr dünnen Harz-Glasfaser-Gewebeschichten relativ hohe Ausschußraten.
- Leiterplatten mit höchsten Anforderungen z.B. für schnelle Rechner müssen besonders dünne Harz-Glasfaser-Gewebeschichten aufweisen, weil hierdurch eine erwünschte höhere Kapazität gewährleistet ist.
- Die sich beim Hochspannungstest nach dem Stand der Technik ergebenden Ausfälle prozessierten Basismaterials beruhen
- 1. auf Fehlstellen in der Harz-Glasfaser-Gewebeschicht des Basismaterials oder
- 2. auf leitenden Verunreinigungen (z.B, leitende Metall-Partikelchen im um-Bereich) auf bzw. in dieser Schicht.
- Die Ausfälle werden nach dem oben genannten Stand der Technik erst dann festgestellt, wenn die Basismaterial-Lage bereits prozessiert wurde (Buch, Seite 221/222), d.h. nachdem die zeit- und kostenintensiven Verfahrensschritte zur Herstellung der gedruckten Schaltung aus der entsprechenden Kupferschicht bereits vollzogen worden sind.
- Ein durch den Hochspannungstest ermittelter Ausschuß prozessierten Basismaterials bedeutet nicht nur Material-Verlust, sondern auch vergebliche Prozessierung.
- Aus der JP 5-229059 ist es bekannt, bei einer mit Metallschichten laminierten Platte aus Isoliermaterial deren Ränder schräg, z.B. unter einem Winkel von 45° zu beschneiden, wodurch ein relativ großer Abstand zwischen den Schnittkanten der Metallschichten der Metallschichten erzielt wird. Dies soll die Genauigkeit elektrischer Zuverlässigkeitsprüfungen erhöhen.
- Es ist Aufgabe der Erfindung, ein Verfahren anzugeben, das es gestattet, Basismaterial-Lagen mit relativ geringem Aufwand für eine elektrische Prüfung vor ihrer Prozessierung vorzubereiten und auf elektrische Verwendbarkeit zu prüfen.
- Diese Aufgabe der Erfindung wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Ein Herstellungsverfahren, welches ein entsprechendes Prüfverfahren einschließt, ist in Anspruch 5 angegeben.
- Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
- Die Erfindung wird in Figuren dargestellt und im folgenden näher beschrieben. Es zeigen:
-
1 ein schematisches Blockdiagramm für den Ablauf des Prüfverfahrens; -
2 eine schematische auszugsweise perspektivische Darstellung einer Basismaterial-Lage; -
3 eine schematische auszugsweise perspektivische Darstellung einer Mehrfach-Leiterplatte; -
4A eine auszugsweise Basismaterial-Schnittdarstellung mit verformten Rändern der Kupferschichten infolge Schlagscheren-Zuschnittes (Buch, Seite 73–74); -
4B eine auszugsweise Basismaterial-Schnittdarstellung mit idealen glatten verformungsfreien Schnitträndern der Kupferschichten; -
4C eine auszugsweise vergrößerte Basismaterial-Schnittdarstellung gemäß4A ; -
5 eine schematische Darstellung eines Fräsvorganges zur Herstellung glatter verformungsfreier Ränder der Kupferschichten von Basismaterial-Lagen. - Das Verfahren zur Prüfung von Basismaterial-Lagen umfaßt die nachfolgend beschriebenen Verfahrensschritte 1 und 2 bzw. die Verfahrensschritte 1, 2 und 3:
- 1. Bearbeitung der Lagen des Basismaterials zur Erzeugung glatter und verformungsfreier Ränder der Kupferschichten des Basismaterials.
- 2. Prüfung des elektrischen Widerstandes zwischen den
- Kupferschichten von Basismaterial-Lagen unter Ausschluß jener Lagen mit einem zu geringen Widerstandswert.
- 3. Hochspannungstest der Basismaterial-Lagen zum Ausschluß jener Lagen, bei denen im Test elektrische Durchschläge aufgetreten sind.
- In dem ersten Verfahrensschritt 1 (Block A in
1 ) wird das Basismaterial an seinen Rändern in besonderer Weise bearbeitet, daß dort der Einfluß der sogenannten Duktilität des Kupfermaterials nicht auftritt. - Wenn das Basismaterial seine vorgegebenen Format-Abmessungen (z.B. 623 × 468 mm) erhält, wurde es bisher nach dem Stand der Technik mit einer Schlagschere zugeschnitten.
- Dabei ergab sich randwärts durch den Abschervorgang eine Verformung der Kupferschicht.
-
4A zeigt in einer schematischen Schnittdarstellung die Verformung der Kupferschichten an ihren Rändern als Folge des Abschervörganges. Die Kupferschichten sind in4A wie auch in2 mit1 und2 gekennzeichnet. Durch das Abscheren ergeben sich an den „Schnitt"-Rändern der Kupferschichten1 und2 keine erwünschten glatten Schnittränder (wie in4B auszugsweise vergrößert dargestellt), sondern eine „verschmierte" Kante, bei der das Kupfer an der Schnittfläche wulstartig ausgefranst verformt wird. Diese Verformung ist eine Folge der Duktilität des Kupfers (duktil = verformbar; Duktilität = die Verformbarkeit; besonders von metallischen Werkstoffen). -
4C zeigt eine auszugsweise vergrößerte Schnittdarstellung der Verformung der Kupferschichten des Basismaterials an den Schnitträndern infolge eines Schlagscheren-Zuschnittes. - Die Kupferschichten sind in
4C wie in den2 ,4A und4B ebenfalls mit1 und2 gekennzeichnet. Die Harz-Glasfaser-Gewebeschicht ist in den4A ,4B und4C mit3 bezeichnet. Die wulstartig ausgefranste Verformung X tritt insbesonders an der oberen und unteren Kante der Kupferschichtränder auf. Desweiteren können sich auch zwischen den Wülsten X Grate oder Brücken Y ausbilden. - Diese im allgemeinen nach dem Stand der Technik auftretenden wulstartig ausgefransten Verformungen bedingen folgende Nachteile:
Ausbildung elektrischer Kurzschlüsse zwischen den Kupferschichten1 und2 . - Bei der gezeigten Ausführungsform der Erfindung erfolgt eine Beseitigung der duktilitätsbedingten Verformungen an den Kupferschicht-Rändern der Basismaterial-Lagen durch einen Abfräs-Vorgang, wie in
5 schematisch dargestellt. Eine Vielzahl (z.B. 100 Stück) übereinanderliegender Basismaterial-Lagen wird hierzu zwischen einer oberen und unteren Deckplatte (aus beispielsweise 4mm starkem Aluminium) in Pfeilrichtung P zusammengedrückt; damit wird auch ein seitliches Verschieben der Basismaterial-Lagen4 ,5 ,6 verhindert. - Durch den in Drehrichtung R rotierenden und translatorisch in Z-Richtung bewegten Fräskopf
9 erhalten alle Basismaterial-Lagen4 ,5 ,6 (samt den Deckplatten7 ,8 ) einen erstrebten „duktilitätsfreien" (verformungsfreien) glatten Rand. Der glatte Rand der Kupferschichten entspricht der in4B gezeigten Darstellung. - Mit diesem „glatten" Rand ist die Voraussetzung für zwei nachfolgende Meßverfahrensschritte (Blöcke B und C in
1 ) geschaffen, die eine (Vor-)prüfung des Basismaterials auf elektrische Verwendbarkeit gestatten. Im folgenden werden die „verformungsfreien" Ränder der Kupferschichten des Basismaterials „glatte" Ränder genannt. - Es sei an dieser Stelle betont, daß glatte Ränder auch anders als nur durch einen Fräsvorgang hergestellt werden können, z.B. durch Sägeschnitte.
- In dem zweiten Verfahrensschritt (Block B in
1 ) erfolgt eine elektrische Widerstandsprüfung einer Basismaterial-Lage mit glatten Kupferschicht-Rändern. Dazu wird das Meßobjekt zwischen zwei Kontakte, vorzugsweise Kontaktplatten, angeordnet und der elektrische Widerstand zwischen den beiden Kupferschichten1 und2 gemessen. Die Widerstandsmessung erfolgt durch Anlegen einer Spannung, die unter dem Wert der Durchschlagsspannung der isolierenden Harz-Glasfaser-Gewebeschicht liegt. - Für den Fall, daß beide Kupferschichten
1 und2 im Basismaterial nicht vollends bzw. nicht ausreichend (als ausreichend werden z.B. Widerstandswerte im Mega-Ohm Bereich angesehen) elektrisch voneinander isoliert sind, ergibt sich ein entsprechend unterhalb dieser Grenze liegender elektrischer Widerstandswert, der zum Ausschluß der für eine Prozessierung nicht mehr geeigneten Basismaterial-Lage führt. - Üblicherweise werden bei einer elektrischen Widerstandsmessung die beiden Kupferschichten
1 und2 von einer Meßanordnung mit einer elektrische Spannung beaufschlagt, die für den Fall unerwünschter zu niedriger Widerstandswerte (als Zeichen einer nicht ausreichenden oder fehlenden Isolierung zwischen den Kupferschichten) zu einem entsprechenden Stromfluß führt. Ein solcher Stromfluß wird über einen entsprechenden Signalgeber angezeigt und zum Aussortieren der fehlerhaften Basismaterial-Lage verwendet. - Jene Basismaterial-Lagen, welche den Verfahrensschritt der Widerstandsprüfung erfolgreich bestanden haben, werden in einem nachfolgenden Verfahrensschritt einer Prüfung auf elektrische Durchschlagsfestigkeit zugeführt.
- Dazu wird das Meßobjekt, eine Lage des Basismaterials wiederum zwischen zwei Kontakte angeordnet, die von einer Meßanordnung mit einer elektrischen Gleichspannung (Hochspannung, z.B. 500V, entsprechend den elektrischen Durchschlagsspezifikationen der Harz-Glasfaser-Gewebeschicht
3 ) beaufschlagt werden. - Für den Fall, daß das Meßobjekt entsprechende Fehlstellen in der Schicht
3 oder leitende Partikel auf oder in dieser Schicht aufweist, wird die angelegte Hochspannung zu einem elektrischen Durchschlag führen, in dessen Folge es zu einem Stromfluß zwischen den Kupferschichten kommt. Die Höhe des Stromes kann durch einen Widerstand begrenzt werden. Das Auftreten eines solchen Durchschlages bzw. der sich in dessen Folge ergebende Stromfluß wird meßtechnisch erfaßt (z.B. durch eine Stromflußmessung, über eine Spannungs- oder über eine Leistungsmessung) und über einen entsprechenden Signalgeber zum Ausschluß der fehlerhaften Basismaterial-Lage verwendet. - Desweiteren sind auch andere meßtechnisch mögliche Erfassungen eines elektrischen Durchschlages denkbar.
- Es hat sich gezeigt, daß nach der Erzeugung glatter Ränder der Kupferschichten und der Widerstandsprüfung des Basismaterials durch die Widerstandsprüfung schon bis ca 70 % aller Ausschuß-Lagen des Basismaterials erfaßt werden. Der verbleibende Rest ergibt sich aus der nachfolgenden Durchschlagsprüfung.
- In
1 ist der Ablauf des Prüfverfahrens schematisch in einem Blockdiagramm wiedergegeben. Block A kennzeichnet den Bearbeitungsschritt des Basismaterials zur Herstellung verformungsfreier glatter Ränder. Auf Block A folgt die Widerstandsprüfung des Basismaterials auf einen ausreichend hohen- Isolierung garantierenden – Widerstandswert zwischen den Kupferschichten des Basismaterials. Für den Fall eines zu geringen Widerstandes wird die entsprechende Basismaterial-Lage als Ausschuß aussortiert; für den Fall eines ausreichend hohen Widerstandes folgt in Block C der Hochspannungstest der Basismaterial-Lage auf elektrische Durchschlagsfestigkeit. Für den Fall des Auftretens eines elektrischen Durchschlages bzw. eines in Folge des (durchgangskontaktbildenden) Durchschlages auftretenden Stromflusses wird die Basismaterial-Lage als Ausschuß aussortiert; andernfalls hat die Basismaterial-Lage die Prüfung auf elektrische Verwendbarkeit bestanden und kann einer nachfolgenden Prozessierung zur Erzeugung der gedruckten Schaltung zugeführt werden. - Es sei darauf hingewiesen, daß die Verfahrensschritte vorzugsweise automatisch, d.h. ohne subjektive Bewertung durch das die Bearbeitungs- und Meßanordnungen bedienende Personal durchgeführt werden.
- Die Widerstandsprüfung und der Hochspannungstest können aufeinanderfolgend am gleichen Prüfstand erfolgen. Zuführung und Ablage der einzelnen Lagen des Basismaterials erfolgen zweckmaßigerweise signalgesteuert ebenfalls automatisch, z.B. per gesteuerter Saugnapf-Hydraulik (Stapler Automat der Fa.Kuttler Handhabungstechnik GmbH, D-7735 Dauchingen).
- Aus den Prüfergebnissen für eine Basismaterial-Lage kann auch auf das elektrische Verhalten der Mehrschicht-Leiterplatte geschlossen werden, wenn für die Harz-Glasfaser-Gewebeschicht
3 im Basismaterial und für die Isolations-Zwischenlagen der Mehrschicht-Leiterplatte (in Stärke, Zusammensetzung und Struktur) identisches Material verwendet wird.
Claims (14)
- Verfahren zur elektrischen Prüfung von Basismaterial (
0 ), welches beidseits einer Isolierschicht (3 ) angeordnete elektrisch leitende Schichten (1 ,2 ) aufweist, für die Herstellung gedruckter Schaltungen, gekennzeichnet durch die Erzeugung (A) glatter, verformungsfreier Ränder der elektrisch leitenden Schichten durch einen an mehreren übereinanderliegenden Lagen von Basismaterial gemeinsamen durchgeführten Bearbeitungsvorgang, und durch die Prüfung (B) einer separierten Lage des Basismaterials auf einen ausreichend hohen elektrischen Widerstandswert zwischen den elektrisch leitenden Schichten mit einer Prüfspannung kleiner als die Durchschlagsspannung für die Isolierschicht. - Verfahren nach Anspruch 1, gekennzeichnet durch eine nachfolgende Prüfung (C) auf elektrische Durchschlagsfestigkeit der Isolierschicht (
3 ) unter Messung des sich als Folge eines Durchschlags ergebenden Stromflusses. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erzeugung (A) glatter, verformungsfreier Ränder der elektrisch leitenden Schichten durch einen Fräs- oder Sägevorgang erfolgt.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Prüfung(C) auf elektrische Durchschlagsfestigkeit der Isolierschicht (
3 ) mit Gleichspannung erfolgt. - Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte, welches folgende Schritte umfaßt: a) Herstellen einer Leiterplatte aus Basismaterial (
0 ), welches beidseits einer Isolierschicht (3 ) angeordnete elektrisch leitende Schichten (1 ,2 ) aufweist: b) Erzeugen (A) glatter, verformungsfreier Ränder der elektrisch leitenden Schichten durch einen an mehreren übereinanderliegenden Lagen von Basismaterial gemeinsam durchgeführten Bearbeitungsvorgang, c) Prüfen der Isolierschicht von separierten Lagen des Basismaterials. - Verfahren nach Anspruch 5, wobei nach c) folgender Schritt durchgeführt wird: d) Zusammenfügen von Basismaterial-Lagen zu einer Mehrschicht-Leiterplatte.
- Verfahren nach Anspruch 6, wobei nach Schritt c) und vor Schritt d) folgender Schritt durchgeführt wird: – Erzeugen von Leiterbahnen auf den elektrisch leitenden Schichten der einzelnen Basismaterial-Lagen.
- Verfahren nach Anspruch 6 oder 7, wobei beim Schritt des Zusammenfügens Isolations-Zwischenlagen (
4 /5 ,5 /6 ) zwischen die Basismaterial-Lagen eingefügt werden. - Verfahren nach Anspruch 8, wobei für die Isolierschicht (
3 ) des Basismaterials (0 ) und die Isolations-Zwischenlagen (4 /5 ,5 /6 ) identisches Material gleicher Stärke verwendet wird. - Verfahren nach einem der Ansprüche 6 bis 9, wobei nach dem Zusammenfügen der Basismaterial-Lagen folgender Schritt durchgeführt wird: – Herstellen wenigstens einer elektrischen Verbindung zwischen verschiedenen elektrisch leitenden Schichten.
- Verfahren nach Anspruch 10, wobei das Herstellen einer elektrischen Verbindung das Vornehmen von Bohrungen in der Mehrschicht-Leiterplatte umfallt.
- Verfahren nach einem der Ansprüche 5 bis 11, wobei der Prüfschritt b) ein Messen des Widerstands der Isolierschicht (
3 ) durch Anlegen einer Prüf-Gleichspannung über die Isolierschicht erfolgt, wobei die Prüfspannung kleiner als die Durchschlagsspannung der Isolierschicht (3 ) ist. - Verfahren nach einem der Ansprüche 5 bis 12, wobei der Prüfschritt b) ein Prüfen der elektrischen Durchschlagsfestigkeit der Isolierschicht (
3 ) umfaßt. - Verfahren nach einem der Ansprüche 5 bis 13, wobei das gemeinsame Bearbeiten der Ränder in Schritt a) durch einen Fräs- oder Sägevorgang erfolgt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19840167A DE19840167B4 (de) | 1998-09-03 | 1998-09-03 | Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte |
US09/388,763 US6285196B1 (en) | 1998-09-03 | 1999-09-02 | Process for the electrical testing of the base material for the manufacture of printed circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19840167A DE19840167B4 (de) | 1998-09-03 | 1998-09-03 | Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19840167A1 DE19840167A1 (de) | 2000-03-30 |
DE19840167B4 true DE19840167B4 (de) | 2005-02-10 |
Family
ID=7879682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19840167A Expired - Fee Related DE19840167B4 (de) | 1998-09-03 | 1998-09-03 | Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte |
Country Status (2)
Country | Link |
---|---|
US (1) | US6285196B1 (de) |
DE (1) | DE19840167B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104898464B (zh) * | 2014-03-06 | 2017-11-07 | 大族激光科技产业集团股份有限公司 | 一种绝缘测试的控制模块 |
CN106093735A (zh) * | 2016-08-11 | 2016-11-09 | 浪潮电子信息产业股份有限公司 | 一种印刷电路板耐电压测试方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05229059A (ja) * | 1992-02-24 | 1993-09-07 | Hitachi Chem Co Ltd | 金属張積層板 |
DE19512434A1 (de) * | 1995-04-03 | 1996-10-10 | Ullrich Dipl Ing Stein | Schichtüberwachung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4567428A (en) * | 1982-07-06 | 1986-01-28 | Sperry Corporation | Detection of catastrophic failure of dielectric, improper connection, and temperature of a printed circuit assembly via one wire |
US4504782A (en) * | 1982-07-06 | 1985-03-12 | Sperry Corporation | Detection of catastrophic failure of dielectric, improper connection, and temperature of a printed circuit assembly via one wire |
US4725314A (en) * | 1984-05-07 | 1988-02-16 | Shipley Company Inc. | Catalytic metal of reduced particle size |
US4648298A (en) * | 1985-05-20 | 1987-03-10 | Hero Automation | In-line shearing device |
DE3932572A1 (de) * | 1989-09-29 | 1991-05-08 | Schinhaerl Kurt Dipl Ing Fh | Verfahren zur charakterisierung einer isolationsschicht und anordnung zum durchfuehren des verfahrens |
JP2921270B2 (ja) * | 1992-07-16 | 1999-07-19 | 三菱電機株式会社 | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 |
JPH06155398A (ja) * | 1992-11-25 | 1994-06-03 | Osaki Eng Kk | Pcb加工機およびその運転方法 |
KR960026519A (ko) * | 1994-12-31 | 1996-07-22 | 김주용 | 유전체에 대한 신뢰성 측정 방법 |
-
1998
- 1998-09-03 DE DE19840167A patent/DE19840167B4/de not_active Expired - Fee Related
-
1999
- 1999-09-02 US US09/388,763 patent/US6285196B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05229059A (ja) * | 1992-02-24 | 1993-09-07 | Hitachi Chem Co Ltd | 金属張積層板 |
DE19512434A1 (de) * | 1995-04-03 | 1996-10-10 | Ullrich Dipl Ing Stein | Schichtüberwachung |
Non-Patent Citations (1)
Title |
---|
HERRMANN, Günther: Handbuch der Leiterplatten- technik, 2.Aufl., Saulgau: Eugen G. Leuze Verlag, 1982 * |
Also Published As
Publication number | Publication date |
---|---|
US6285196B1 (en) | 2001-09-04 |
DE19840167A1 (de) | 2000-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0043586B1 (de) | Vorrichtung zur Reparatur von Leiterbahnunterbrechungen | |
CH664020A5 (de) | Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen. | |
DE2226364A1 (de) | Einrichtung und Verfahren zum Testen einer Vielzahl von auf einem Substrat aufgebrachten Magnetkopfelementen | |
DE102012020477A1 (de) | Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung | |
DE69929912T2 (de) | Dünnschichtplatten für kapazitive gedruckte leiterplatten und verfahren zu deren herstellung | |
DE19840167B4 (de) | Verfahren zur elektrischen Prüfung von Basismaterial für die Herstellung gedruckter Schaltungen und Verfahren zur Erzeugung einer elektrisch geprüften Leiterplatte | |
DE4406674B4 (de) | Verfahren zum Prüfen einer Elektrodenplatte | |
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
DE69935963T2 (de) | Verfahren zur herstellung eines ptc-chip-varistors | |
EP0322607B1 (de) | Ansteuereinrichtung für die Vorrichtung zur elektrischen Funktionsprüfung von Verdrahtungsfeldern | |
DE102016224943A1 (de) | Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates | |
DE2940337C2 (de) | ||
EP0299136A2 (de) | Verfahren zur Herstellung einer Schaltungsplatte | |
DE2107591A1 (de) | Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien | |
EP1251358B1 (de) | Vorrichtung und Verfahren zum Herstellen und Testen von Elektronik-Baugruppen | |
DE1930642A1 (de) | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente | |
DE2437673C3 (de) | Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten | |
DE102016211995A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte | |
DE3515549A1 (de) | Verfahren zur herstellung von leiterplatten | |
DE3639443C2 (de) | ||
WO2018197314A1 (de) | Lotformteil zum diffusionslöten, verfahren zu dessen herstellung und verfahren zu dessen montage | |
DE102016226257A1 (de) | Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte | |
DE1590615B1 (de) | Verfahren zur Herstellung kreuzungsfreier,gedruckter Schaltungen | |
DE3743163A1 (de) | Gedruckte leiterplatte fuer einen elektrischen schaltkreis, insbesondere in einer bueromaschine | |
DE10141980A1 (de) | Verfahren und Anordnung zur Prüfung der elektrischen Durchschlagsfestigkeit von Isolationszwischenlagen zur Herstellung von Basismaterial für gedruckte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE), |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |