CN106093735A - 一种印刷电路板耐电压测试方法及装置 - Google Patents

Abstract

本发明提供了一种印刷电路板耐电压测试方法及装置，印刷电路板耐电压测试方法包括：确定待测印刷电路板样品；为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线；每相邻的两个导电叠层为一个测试组，通过所述信号线测试每一个测试组的击穿电压；确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。本发明实现了对印刷电路板中每一层耐电压性能进行测试。

Description

一种印刷电路板耐电压测试方法及装置

技术领域

本发明涉及材料加工技术领域，特别涉及一种印刷电路板耐电压测试方法及装置。

背景技术

在印刷电路板(Printed Circuit Board，PCB)生产技术中，为了衡量PCB的性能，通常需要对其进行耐电压测试，以评估该PCB对高电压的耐受能力。

现有技术中，通常通过测定电阻值的大小，对PCB的进行耐电压测试。具体实现过程：为PCB施加测试额定电压，用绝缘电阻表检测PCB上铜走线路的电阻值，此电阻值大于额定电阻值时，该PCB的耐电压能力大于额定电压值。

由于PCB包括多个叠层，每一个叠层的材料和厚度都可能不同，并且叠层之间可能存在空隙或者某个叠层可能有缺陷，而每一层的耐电压性将直接影响PCB整体的耐电压性。而现有的检测方法并不能实现对PCB中每一层耐电压性能进行测试。

发明内容

本发明实施例提供了一种印刷电路板耐电压测试方法及装置，实现了对印刷电路板中每一层耐电压性能进行测试。

第一方面，本发明实施例提供了一种印刷电路板耐电压测试方法，包括：

确定待测印刷电路板样品；

为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线；

每相邻的两个导电叠层为一个测试组，通过所述信号线测试每一个测试组的击穿电压；

确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

优选地，

所述确定待测印刷电路板样品，包括：

设置裁切尺寸，按照所述裁切尺寸，从目标印刷电路板中裁切出待测印刷电路板样品。

优选地，所述确定待测印刷电路板样品，包括：

设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；

N2、在所述当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

N3、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。

优选地，

所述为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线，包括：

在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

所述通过所述信号线测试每一个测试组的击穿电压，包括：通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压。

优选地，所述设置至少两个过孔，包括：

确定所述待测印刷电路板样品中导电叠层的总层数；

根据所述总层数，设置个过孔，其中，n表征总层数。

优选地，所述为每一个导电叠层确定对应的过孔，包括：

确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同。

优选地，所述为每一个导电叠层确定对应的过孔，包括：确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同。

优选地，

所述通过所述信号线测试每一个测试组的击穿电压，包括：

当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压。

优选地，所述通过所述信号线测试每一个测试组的击穿电压，包括：当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。

第二方面，本发明实施例提供了一种印刷电路板耐电压测试装置，包括：

确定单元，用于确定待测印刷电路板样品；

部署单元，用于为所述确定单元确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线；

测试单元，用于将每相邻的两个导电叠层作为一个测试组，通过所述部署单元部署的信号线测试每一个测试组的击穿电压，确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

优选地，

所述确定单元，包括：尺寸设置子单元和裁切子单元，其中，

所述尺寸设置子单元，用于设置裁切尺寸；

所述裁切子单元，用于按照所述设置子单元设置的裁切尺寸，从外部的目标印刷电路板中裁切出待测印刷电路板样品。

优选地，所述确定单元，包括：第一设置子单元、第一铺设子单元、第二铺设子单元及第三铺设子单元，其中，

所述第一设置子单元，用于设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

所述第一铺设子单元，用于根据所述第一设置子单元设置的当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层，并当接收到所述第三铺设子单元触发时，继续执行所述在铺设位置铺设当前绝缘层；

所述第二铺设子单元，用于在所述第一铺设子单元铺设的当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

所述第三铺设子单元，用于确定所述第二铺设子单元铺设的导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级，并触发所述第一铺设子单元。

优选地，所述部署单元，包括：

第二设置子单元，用于在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

连接子单元，用于为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

所述测试单元，用于通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压。

优选地，

所述第二设置子单元，用于确定所述待测印刷电路板样品中导电叠层的总层数，根据所述总层数，设置个过孔，其中，n表征总层数；

所述连接子单元，用于确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同，或者，确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同；

所述测试单元，用于当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。

本发明实施例提供了一种印刷电路板耐电压测试方法及装置，该印刷电路板耐电压测试方法，为确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线，并根据所述信号线测试每相邻两个导电叠层间的击穿电压，将所有组中的最小击穿电压作为该待测印刷电路板样品的耐电压性能，即通过逐一测试待测印刷电路板样品中每一层的击穿电压，实现了对印刷电路板中的每一层耐电压性能进行测试。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例提供的一种印刷电路板耐电压测试方法的流程图；

图2是本发明另一个实施例提供的一种印刷电路板耐电压测试方法的流程图；

图3是本发明另一个实施例提供的一种印刷电路板耐电压测试方法中过孔设置的结构示意图；

图4是本发明一个实施例提供的一种印刷电路板耐电压测试装置的结构示意图；

图5是本发明另一个实施例提供的一种印刷电路板耐电压测试装置的结构示意图；

图6是本发明又一个实施例提供的一种印刷电路板耐电压测试装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种印刷电路板耐电压测试方法，该方法可以包括以下步骤：

步骤101，确定待测印刷电路板样品；

步骤102，为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线；

步骤103，每相邻的两个导电叠层为一个测试组，通过所述信号线测试每一个测试组的击穿电压；

步骤104，确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

上述实施例为确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线，并根据所述信号线测试每相邻两个导电叠层间的击穿电压，将所有组中的最小击穿电压作为该待测印刷电路板样品的耐电压性能，通过逐一测试待测印刷电路板样品中每一层的击穿电压，实现了对印刷电路板中的每一层耐电压性能进行测试。

针对测试PCB成品的耐电压性能，本发明的另一实施例中，步骤101的具体实施方式，包括：

设置裁切尺寸，按照所述裁切尺寸，从目标印刷电路板中裁切出待测印刷电路板样品。

由于耐电压性能测试是破坏性测试，因此在测试PCB成品的耐电压性能时，不能直接将整块PCB成品作为测试对象，而需要在测试前，根据测试需求设置PCB的裁切尺寸，并按照裁切尺寸从所述PCB成品上裁切出待测PCB样品；裁切时，可根据裁切尺寸裁切一个或多个样品，然后分别测试每个样品的击穿电压；裁切多个样品时，将各个样品测试结果的平均值作为整块PCB成品的耐电压性能。

为了指导PCB的制作，本发明的另一实施例中，步骤101的具体实施方式，包括：

设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

PCB为多层结构，每层包括由绝缘材料组成的绝缘层和导电材料组成的导电叠层，制作PCB时，首先确定各个绝缘层的规格参数，包括该绝缘层所用的绝缘材料、厚度和所处PCB的具体层级，例如设置PCB第10层为厚6mil的树脂材料。

N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；

根据设计PCB时设置的每个绝缘层的规格参数，确定当前层级的绝缘材料和厚度，并在预设位置铺设当前绝缘层，例如，设计PCB时，预设PCB第10层为厚6mil的树脂材料，在铺设第十层绝缘层时，确定此绝缘层应该铺设厚6mil的树脂材料，则按此参数铺设第十层的绝缘层。

N2、在所述当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

铺设每一层绝缘层之后，需在此绝缘层上表面铺设对应的导电叠层，导电叠层是PCB能导电的基础，所述导电叠层可以是铜箔等导电材料。

N3、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。

铺设完当前层级之后，将当前层级的导电叠层表面作为下一层的铺设位置，继续铺设下一层；例如，从下往上铺设PCB的每一层时，第十层的导电叠层铺设完成后，将此导电叠层表面作为第十一层的铺设位置，按照PCB设计时预设的第十一层的规格参数，继续在第十层的导电叠层上铺设第十一层，以此类推，直到铺设至PCB的表面层。

上述实施例中，根据预设的PCB中各个绝缘层的规格参数，逐层铺设绝缘材料和对应的导电叠层，完成PCB铺设；将此自定义铺设的PCB作为样品进行耐电压测试，能指导PCB的设计；例如，若测试结果显示某层的击穿电压特别低，为了提高整块PCB的耐电压性能，则应考虑增加该绝缘层的厚度或更换该绝缘层的绝缘材料。

为了便于检测每相邻两导电叠层间的击穿电压，本发明另一实施例中，步骤102的具体实施方式，包括：

在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

在待测印刷电路板样品上，在导电叠层边缘与绝缘层边缘之间设置过孔，过孔数量与待测PCB样品的总层数相对应，例如，待测PCB样品的总层数为16层，则设置16个过孔。

为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

为待测PCB样品的每一个导电叠层确定对应的过孔，例如，总层数为16层的待测PCB样品上有16个过孔，则每一个导电叠层分别对应一个过孔，用信号线将每一个导电叠层与其对应的过孔连接起来。

基于步骤102的具体实施方式，步骤103的具体实施方式包括：

通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压；

测试击穿电压时，只需将每相邻的两个导电叠层各自对应的过孔与电源连接起来，则可测试对应的导电叠层间的击穿电压。

上述实施例中，通过在待测PCB样品上设置过孔，过孔数量与PCB总层数相对应，并将每一个导电叠层通过信号线与其对应的过孔连接起来，在测试击穿电压时，只需在PCB表面将电源与过孔相连，即可测试对应导电叠层间的击穿电压，使整个耐电压测试更简便。

为了进一步减少耐电压测试的工作量，本发明另一实施例中，所述设置至少两个过孔，包括：

确定所述待测印刷电路板样品中导电叠层的总层数；

根据所述总层数，设置个过孔，其中，n表征总层数。

上述实施例中，根据待测PCB样品中导电叠层的总层数n，在待测PCB样品上设置个过孔，在保证不发生短路现象的前提下，使某几个导电叠层共用一个过孔，由此可减轻设置过孔的工作量。

基于上述实施例，本发明另一实施例中，所述为每一个导电叠层确定对应的过孔，包括：

确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同；

或者，

确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同。

基于上述过孔的设置方式，本发明另一实施例中，步骤103的具体实施方式，包括：

当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；

或者，

当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。

上述实施例中，当奇数层级的导电叠层对应同一个过孔时，将此过孔与电源的相连，例如，与电源的正极相连，则此过孔对应的所有奇数层级的导电叠层均与电源正极相连，测试时依次将电源负极与偶数层级对应的过孔连接，即可依次测试每相邻两导电叠层间的击穿电压；当偶数层级的导电叠层对应同一个过孔时，测试方法与此类似；由此可见，测试时只需改变电源与某一层导电叠层的连接关系即可测试相邻两个导电叠层间的击穿电压，减轻了耐电压测试的工作量。

针对不同导电叠层连接过孔的方式，该耐压性能的检测方式可以有两种，一种是将奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，测试耐电压性能时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应的不同过孔间的击穿电压；另一种是将偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，然后测试所述同一个过孔与每一个奇数层级的导电叠层分别对应的不同过孔间的击穿电压；由于这两种方法只是不同奇偶性的导电叠层连接过孔的方式不同，击穿电压的测试方法相同，因此，下面以每一个奇数层的导电叠层对应同一个过孔为例，对本发明实施例印刷电路板耐电压测试方法进行详细说明，如图2所示，本发明一实施例提供了一种印刷电路板耐电压测试方法，包括：

步骤201，设置PCB中每一个绝缘层的层级、绝缘材料种类和厚度；

例如，设置16层的PCB板，该PCB板每一个绝缘层的层级、绝缘材料种类和厚度如表1所示：

表1

层级	绝缘材料种类	厚度(MIL)
			top	FR-4	2.7
L2	FR-4	4.0
			L3	FR-4	15.0
L4	FR-4	4.0
			L5	FR-4	6.0
L6	FR-4	3.0
			L7	FR-4	10.0
L8	FR-4	3.0
			L9	FR-4	6.0
L10	FR-4	4.0
			L11	FR-4	12.0
L12	FR-4	6.0
			L13	FR-4	7.3
L14	FR-4	4.0
			L15	FR-4	2.7
bottom	Conformal coat	0.8

步骤202，根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；

例如，铺设第12层时，在铺设位置铺设厚度为6.0mil的FR-4材料。

步骤203，在所述当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

在铺设的第12层绝缘层上表面，即厚度为6.0mil的FR-4材料的上表面，铺设对应的导电叠层，例如，在FR-4材料上表面铺设铜箔，并且此导电叠层面积小于绝缘层上表面面积，例如，所述玻璃布基板为一长方形，则可将此导电叠层设计为小于此长方形内切圆的圆形，一方面圆形有利于电荷的均匀分布，另一方面能保证导电叠层面积小于绝缘层上表面面积，从而有利于每层铺设完成之后，在PCB样品上设置过孔。

步骤204，判断当前层级是否为顶层，若是，执行步骤206，若不是，执行步骤205；

铺设PCB时，从底层开始铺设，到顶层结束，因此铺设下一层级前，先判断当前层级是否为顶层，若是，则说明PCB已铺设完成，若不是，则需继续铺设下一层级，直至PCB铺设完成。

步骤205，确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行步骤202；

铺设完当前层级的导电叠层之后，将此导电叠层表面作为下一层的铺设位置，继续铺设下一层；例如，在第12层铺设的铜箔上，继续铺设第11层，即厚度为12.0mil的FR-4材料，以此类推，直至铺设至PCB的顶层。

每一个绝缘层上表面铺设的导电叠层的厚度可以有所不同，铺设完成可以在PCB的上表面涂覆涂层，以铺设不同厚度的铜箔为例，铺设完成的PCB板每层的材料种类和厚度如表2所示：

表2

层级	绝缘材料种类	厚度(MIL)
				Conformal coat	0.8
top	铜箔	1.9
				FR-4	2.7
L2	铜箔	1.3
				FR-4	4.0
L3	铜箔	1.3
				FR-4	15.0
L4	铜箔	2.6
				FR-4	4.0
L5	铜箔	2.6
				FR-4	6.0
L6	铜箔	1.3
				FR-4	3.0
L7	铜箔	1.3
				FR-4	10.0
L8	铜箔	1.3
				FR-4	3.0
L9	铜箔	1.3
				FR-4	6.0
L10	铜箔	4.0
				FR-4	4.0
L11	铜箔	2.6
				FR-4	12.0
L12	铜箔	1.3
				FR-4	6.0
L13	铜箔	1.3
				FR-4	7.3
L14	铜箔	1.3
				FR-4	4.0
L15	铜箔	1.3
				FR-4	2.7
bottom	铜箔	1.9
				Conformal coat	0.8

步骤206，在铺设完成的PCB样品上设置个过孔，其中，n表征总层数，所述过孔不穿过任意一个导电叠层；

在PCB样品上设置过孔时，可将过孔设置在导电叠层边缘和绝缘层边缘之间的区域，由此，过孔可不穿过任意一个导电层；所述过孔均为通孔，贯穿PCB的所有层，过孔数量与PCB的总层数相对应，由此，PCB的每一层可通过导线分别与过孔连接，从而利于测试每相邻两层的击穿电压时，将电源从PCB的表面接入。

步骤207，确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同；

采用此设置方法设置的PCB样品的结构示意图如图3所示，设置过孔时，将每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，既能保证测试每相邻两层的击穿电压时，PCB样品中不会出现短路现象，又能减少设置过孔的工作量。

步骤208，通过信号线，将每一个导电叠层与对应的过孔相连；

步骤209，测试所述每一个奇数层级的导电叠层对应的同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；

上述步骤中，在16层的PCB样品中的导电叠层边缘和绝缘层边缘之间的区域设置9个过孔，将奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，并可在PCB样品表面进行丝印标注，准确标示每一个过孔对应的层级，利于后续耐电压测试；测试时，可将奇数层级对应的同一个过孔与电源正极相连，则只需一次将电源负极与每一个偶数层级对应的过孔相连即可测试每相邻两个导电叠层之间的击穿电压，同时减轻了设置过孔和检测击穿电压的的工作量。

步骤210，确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能；

测试相邻两个导电叠层之间的击穿电压，发生击穿现象时即说明两个导电叠层之间的绝缘层已被破坏，这直接影响PCB的整体耐电压性能，由此可见，所有层中的最小击穿电压表示PCB在使用过程中所能承受的最大电压，因此，将最小击穿电压作为PCB的耐电压性能，有利于指导PCB的实际应用。

上述实施例中，通过在待测PCB样品上设置过孔，将奇数层级的导电叠层用信号线通过同一个过孔连接，偶数层级的导电叠层分别通过不同过孔连接，测试时所述同一个过孔与电源正极相连，只需将电源负极依次与偶数层级对应的不通过孔连接，即可逐一检测每相邻两个导电叠层间的击穿电压，并将其中最小的击穿电压作为PCB样品的耐电压性能，减轻工作量的同时实现了对PCB中每一层耐电压性能进行测试。

如图4所示，本发明另一实施例中，本发明实施例提供了一种印刷电路板耐电压测试装置，包括：

确定单元401，用于确定待测印刷电路板样品；

部署单元402，用于为所述确定单元401确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线；

测试单元403，用于将每相邻的两个导电叠层作为一个测试组，通过所述部署单元402部署的信号线测试每一个测试组的击穿电压，确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

上述实施例中，为确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线，并根据所述信号线测试每相邻两个导电叠层间的击穿电压，将所有组中的最小击穿电压作为该待测印刷电路板样品的耐电压性能，即通过逐一测试待测印刷电路板样品中每一层的击穿电压，实现了对印刷电路板中的每一层耐电压性能进行测试。

如图5所示，针对测试PCB成品的耐电压性能，本发明的另一实施例中，所述确定单元401，包括：

尺寸设置子单元501和裁切子单元502，其中，

所述尺寸设置子单元501，用于设置裁切尺寸；

所述裁切子单元502，用于按照所述设置子单元502设置的裁切尺寸，从外部的目标印刷电路板中裁切出待测印刷电路板样品；

由于耐电压性能测试是破坏性测试，因此在测试PCB成品的耐电压性能时，不能直接将整块PCB成品作为测试对象，而需要在测试前，根据测试需求设置PCB的裁切尺寸，并按照裁切尺寸从所述PCB成品上裁切出待测PCB样品；裁切时，可根据裁切尺寸裁切一个或多个样品，然后分别测试每个样品的击穿电压；裁切多个样品时，将各个样品测试结果的平均值作为整块PCB成品的耐电压性能。

如图6所示，为了指导PCB的制作，本发明的另一实施例中，所述确定单元401，包括：

第一设置子单元601，用于设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

第一铺设子单元602，用于根据所述第一设置子单元601设置的当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层，并当接收到所述第三铺设子单元604触发时，继续执行所述在铺设位置铺设当前绝缘层；

第二铺设子单元603，用于在所述第一铺设子单元602铺设的当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

第三铺设子单元604，用于确定所述第二铺设子单元603铺设的导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级，并触发所述第一铺设子单元602。

上述实施例中，根据预设的PCB中各个绝缘层的规格参数，逐层铺设绝缘材料和对应的导电叠层，完成PCB铺设；将此自定义铺设的PCB作为样品进行耐电压测试，能指导PCB的设计；例如，若测试结果显示某层的击穿电压特别低，为了提高整块PCB的耐电压性能，则应考虑增加该绝缘层的厚度或更换该绝缘层的绝缘材料。

为了便于检测每相邻两导电叠层间的击穿电压，本发明另一实施例中，所述部署单元402，包括：

第二设置子单元，用于在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

连接子单元，用于为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

所述测试单元403，具体用于通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压。

上述实施例中，通过在待测PCB样品上设置过孔，过孔数量与PCB总层数相对应，并将每一个导电叠层通过信号线与其对应的过孔连接起来，在测试击穿电压时，只需在PCB表面将电源与过孔相连，即可测试对应导电叠层间的击穿电压，使整个耐电压测试更简便。

为了进一步减少耐电压测试的工作量，本发明另一实施例中，所述第二设置子单元，具体用于确定所述待测印刷电路板样品中导电叠层的总层数，根据所述总层数，设置n/2+1个过孔，其中，n表征总层数；

上述实施例中，根据待测PCB样品中导电叠层的总层数n，在待测PCB样品上设置个过孔，在保证不发生短路现象的前提下，使某几个导电叠层共用一个过孔，由此可减轻设置过孔的工作量。

基于上述实施例，本发明另一实施例中，所述连接子单元，具体用于确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同；

或者，

具体用于确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同。

本发明另一实施例中，所述测试单元403，具体用于当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；

或者，

具体用于当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。

上述实施例中，当奇数层级的导电叠层对应同一个过孔时，将此过孔与电源的相连，例如，与电源的正极相连，则此过孔对应的所有奇数层级的导电叠层均与电源正极相连，测试时依次将电源负极与偶数层级对应的过孔连接，即可依次测试每相邻两导电叠层间的击穿电压；当偶数层级的导电叠层对应同一个过孔时，测试方法与此类似；由此可见，测试时只需改变电源与某一层导电叠层的连接关系即可测试相邻两个导电叠层间的击穿电压，减轻了耐电压测试的工作量。

本发明各个实施例至少具有如下有益效果：

1、为确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线，并根据所述信号线测试每相邻两个导电叠层间的击穿电压，将所有组中的最小击穿电压作为该待测印刷电路板样品的耐电压性能，通过逐一测试待测印刷电路板样品中每一层的击穿电压，实现了对印刷电路板中的每一层耐电压性能进行测试。

2、预设PCB中各个绝缘层的规格参数，然后根据预设的各个绝缘层的规格参数，先铺设当前绝缘层，然后在当前绝缘层的上表面铺设对应的面积不大于当前绝缘层面积的导电叠层，再将此导电叠层表面作为下一层级的铺设位置，继续按上述步骤铺设下一层级，直至铺设完成PCB；测试此自定义铺设的PCB的耐电压性能，得到的测试结果能返回指导PCB的设计。

3、在PCB上设置个过孔(n为PCB的总层数)，确定每一个奇数/偶数层级的导电叠层对应同一个过孔，同时每一个偶数/奇数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同，然后通过过孔用信号线将每一个导电叠层与其对应的过孔连接起来，测试每相邻两个导电叠层之间的击穿电压时，只需测试奇数/偶数层级的导电叠层对应的同一个过孔与每一个偶数/奇数层级的导电叠层分别对应的不同过孔间的击穿电压；这既能减轻在PCB上设置过孔的工作量，也能减轻后续测试击穿电压的工作量。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种印刷电路板耐电压测试方法，其特征在于，确定待测印刷电路板样品，还包括：

为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线；

每相邻的两个导电叠层为一个测试组，通过所述信号线测试每一个测试组的击穿电压；

确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

2.根据权利要求1所述的方法，其特征在于，所述确定待测印刷电路板样品，包括：

设置裁切尺寸，按照所述裁切尺寸，从目标印刷电路板中裁切出待测印刷电路板样品；

或者，

设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；

N2、在所述当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

N3、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。

3.根据权利要求1所述的方法，其特征在于，所述为所述待测印刷电路板样品中的每一导电叠层部署对应的信号线，包括：

在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

所述通过所述信号线测试每一个测试组的击穿电压，包括：通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压。

4.根据权利要求3所述的方法，其特征在于，所述设置至少两个过孔，包括：

确定所述待测印刷电路板样品中导电叠层的总层数；

根据所述总层数，设置个过孔，其中，n表征总层数。

5.根据权利要求4所述的方法，其特征在于，所述为每一个导电叠层确定对应的过孔，包括：

确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同；

或者，

确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同。

6.根据权利要求5所述的方法，其特征在于，所述通过所述信号线测试每一个测试组的击穿电压，包括：

当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；

或者，

当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。

7.一种印刷电路板耐电压测试装置，其特征在于，包括：

确定单元，用于确定待测印刷电路板样品；

部署单元，用于为所述确定单元确定的待测印刷电路板样品中的每一导电叠层部署对应的信号线；

测试单元，用于将每相邻的两个导电叠层作为一个测试组，通过所述部署单元部署的信号线测试每一个测试组的击穿电压，确定测试的最小击穿电压为该待测印刷电路板样品的耐电压性能。

8.根据权利要求7所述的装置，其特征在于，

所述确定单元，包括：尺寸设置子单元和裁切子单元，其中，

所述尺寸设置子单元，用于设置裁切尺寸；

所述裁切子单元，用于按照所述设置子单元设置的裁切尺寸，从外部的目标印刷电路板中裁切出待测印刷电路板样品；

和/或，

所述确定单元，包括：第一设置子单元、第一铺设子单元、第二铺设子单元及第三铺设子单元，其中，

所述第一设置子单元，用于设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

所述第一铺设子单元，用于根据所述第一设置子单元设置的当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层，并当接收到所述第三铺设子单元触发时，继续执行所述在铺设位置铺设当前绝缘层；

所述第二铺设子单元，用于在所述第一铺设子单元铺设的当前绝缘层上表面铺设对应的导电叠层，其中，所述当前绝缘层上表面面积大于所述导电叠层面积；

所述第三铺设子单元，用于确定所述第二铺设子单元铺设的导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级，并触发所述第一铺设子单元。

9.根据权利要求7所述的装置，其特征在于，所述部署单元，包括：

第二设置子单元，用于在所述待测印刷电路板样品中，设置至少两个过孔，其中，所述过孔不穿过任意一个导电叠层；

连接子单元，用于为每一个导电叠层确定对应的过孔，通过信号线，将每一个导电叠层与对应的过孔相连；

所述测试单元，用于通过所述每一个测试组中每相邻的两个导电叠层各自对应的过孔，测试对应的击穿电压。

10.根据权利要求9所述的装置，其特征在于，

所述第二设置子单元，用于确定所述待测印刷电路板样品中导电叠层的总层数，根据所述总层数，设置个过孔，其中，n表征总层数；

所述连接子单元，用于确定每一个奇数层级的导电叠层对应同一个过孔，每一个偶数层级的导电叠层分别对应不同的过孔，其中，奇数层级的导电叠层与每一个偶数层级的导电叠层对应的过孔不同，或者，确定每一个偶数层级的导电叠层对应同一个过孔，每一个奇数层级的导电叠层分别对应不同的过孔，其中，偶数层级的导电叠层与每一个奇数层级的导电叠层对应的过孔不同；

所述测试单元，用于当每一个奇数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个偶数层级的导电叠层分别对应不同的过孔间的击穿电压；当每一个偶数层级的导电叠层对应同一个过孔时，测试所述同一个过孔与每一个奇数层级的导电叠层分别对应不同的过孔间的击穿电压。