CN103517556B

CN103517556B - 一种电路板控深钻孔深度确定方法及电路板

Info

Publication number: CN103517556B
Application number: CN201210199131.8A
Authority: CN
Inventors: 周尚松; 徐�明; 丁大舟; 李智
Original assignee: Shennan Circuit Co Ltd
Current assignee: Shennan Circuit Co Ltd
Priority date: 2012-06-15
Filing date: 2012-06-15
Publication date: 2016-12-21
Anticipated expiration: 2032-06-15
Also published as: CN103517556A

Abstract

本发明实施例公开了一种电路板控深钻孔深度确定方法及电路板，在电路板加工时，同时在其测试区内加工出第一导电层、第二导电层及测试端，并在形成第一测试孔及第二测试孔后，测试测试端分别与第一测试孔及第二测试孔电连通结果，并以第一预设位置及第二预设位置分别距离钻孔起始面的第一距离及第二距离确定钻孔深度值。这样，在电路板加工时可同时加工出测试区，只需后续钻孔并测量通断即可获得钻孔深度值，操作简单、快速，大大提高了测量效率；另外，以第一预设位置及第二预设位置分别距离钻孔起始面的第一距离及第二距离确定钻孔深度值，则所获得的钻孔深度值的精度控制为该第一距离与第二距离之差的一半，大大提高了测量精度。

Description

一种电路板控深钻孔深度确定方法及电路板

技术领域

本发明涉及印制电路板领域，尤其涉及一种电路板控深钻孔深度确定方法及电路板。

背景技术

控深钻孔是印制电路板领域中应用非常广泛的加工工艺，其主要是按照一定层次或深度进行钻孔，从而获得机械盲孔，或切削通孔内部分金属以提升线路信噪比。控深钻孔的重要衡量指标是控深钻孔的深度值。目前，一般是通过切片测量获得控深钻孔的孔深数据。切片测量的操作较为复杂，且处理时间漫长。

发明内容

本发明实施例所要解决的技术问题在于，提供一种电路板控深钻孔深度确定方法及电路板，以简单快速地确定钻孔深度值，并且大大提高了钻孔深度值的测量精度。

为了解决上述技术问题，本发明实施例提出了一种电路板控深钻孔深度确定方法，包括：

在电路板的一测试区形成第一导电层及第二导电层，所述第一导电层和第二导电层的顶面分别位于第一预设位置及第二预设位置；

在所述第一导电层和第二导电层的顶面上方形成具有钻孔起始面的附着层；

形成与所述第一导电层及第二导电层电连通的测试端；

从所述钻孔起始面分别向所述第一导电层及第二导电层方向以同等参数钻孔，形成内面覆有导电介质的第一测试孔及第二测试孔；

测试所述第一测试孔与测试端以及第二测试孔与测试端的电连通情况，

当所述第一测试孔与测试端测试电连通而所述第二测试孔与测试端测试未电连通时，以所述第一预设位置及第二预设位置分别距离钻孔起始面的第一距离及第二距离确定钻孔深度值。

相应的，本发明实施例还提供了一种电路板，在其一测试区内设置有：

顶面分别位于第一预设位置及第二预设位置的第一导电层及第二导电层；

与所述第一导电层及第二导电层电连通的测试端；以及，

分别向所述第一导电层及第二导电层的顶面以同等参数钻孔形成的、内面覆有导电介质的第一测试孔及第二测试孔。

本发明实施例通过提供一种电路板控深钻孔深度确定方法及电路板，在电路板加工时，同时在其测试区内加工出第一导电层、第二导电层及测试端，并在形成第一测试孔及第二测试孔后，测试测试端分别与第一测试孔及第二测试孔电连通结果，并以第一预设位置及第二预设位置分别距离钻孔起始面的第一距离及第二距离确定钻孔深度值。这样，在电路板加工时可同时加工出测试区，只需后续钻孔并测量通断即可获得钻孔深度值，操作简单、快速，大大提高了测量效率；另外，以第一预设位置及第二预设位置分别距离钻孔起始面的第一距离及第二距离确定钻孔深度值，则所获得的钻孔深度值的精度控制为该第一距离与第二距离之差的一半，大大提高了测量精度。

附图说明

图1是本发明第一实施例的电路板控深钻孔深度确定方法的流程图。

图2是本发明第一实施例中101步骤所加工成电路板的结构示意图。

图3是本发明第一实施例中102步骤所加工成电路板的结构示意图。

图4是本发明第一实施例中103步骤所加工成电路板的结构示意图。

图5是本发明第一实施例中104步骤所加工成电路板的结构示意图。

图6是本发明第二实施例的电路板控深钻孔深度确定方法中101步骤的具体流程图。

图7是本发明第二实施例中601步骤所加工成电路板的结构示意图。

图8是本发明第二实施例中602步骤所加工成电路板的结构示意图。

图9是本发明第三实施例中103步骤所加工成电路板的结构示意图。

图10是本发明第三实施例中103步骤所加工成电路板的另一结构示意图。

图11是本发明第四实施例中103步骤所加工成电路板的结构示意图。

图12是本发明第五实施例中103步骤所加工成电路板的结构示意图。

图13是本发明第五实施例中103步骤所加工成电路板的另一结构示意图。

图14是本发明第六实施例中102步骤所加工成电路板的结构示意图。

图15是本发明第六实施例中102步骤所加工成电路板的结构示意图。

具体实施方式

下面结合附图，对本发明实施例进行详细说明。

参照图1，本发明第一实施例的电路板控深钻孔深度确定方法主要包括，该第一实施例基于多层电路板的加工工艺：

101，在多层电路板进行压合前，在多层电路板中某一内层电路板（即内层芯板）的一测试区内，形成第一导电层及第二导电层，第一导电层及第二导电层的顶面分别位于第一预设位置及第二预设位置，具体的，该电路板为覆铜板，步骤101可直接对覆铜板的铜面进行处理：控制蚀刻参数在测试区1内蚀刻形成具有厚度差的第一导电层2及第二导电层3，厚度差即上述第一预设位置A及第二预设位置B之间的距离，如图2所示；

102，在第一导电层和第二导电层的顶面上方形成具有钻孔起始面的附着层，具体的，步骤102可对多个芯板压合形成多层电路板，在内层电路板上方即形成包括外层电路板13的上述附着层14，如图3所示，而当多个芯板进行压合时，在第一导电层2及第二导电层3上方的空间内将由芯板之间的半固化片15进行填充，当然，当芯板之间不采用半固化片而为其他材料时，则由其他材料与外层电路板13等形成附着层14，当然，若由于板件厚度、工艺问题，半固化片15也可能不会完全填充第一导电层2及第二导电层3上方的空间；

103，在多层电路板进行压合后，形成与第一导电层及第二导电层电连通的测试端，具体的，在电路板上分别加工出与第一导电层2电连通的第三测试孔4以及与第二导电层3电连通的第四测试孔5作为测试端，如图4所示，即不论第一导电层2与第二导电层3是否电连通，均可加工出上述第三测试孔4与第四测试孔5，为了使上述测试端与第一导电层2及第二导电层3电连通，加工出第三测试孔4与第四测试孔5后，还需对其内部镀铜或其他导电物质以分别与第一导电层2与第二导电层3实现电连通，当然，第三测试孔4与第四测试孔5可以是电路板上的通孔或盲孔，只要能实现与第一导电层2及第二导电层3电连通即可；

104，从钻孔起始面（即多层电路板的顶面）分别向第一导电层及第二导电层的顶面以同等参数钻孔，形成内面覆有导电介质的第一测试孔及第二测试孔，具体的，可分别向第一导电层2及第二导电层3的顶面以同等参数控深钻孔或激光钻孔或其他钻孔方式，形成第一测试孔6及第二测试孔7，对第一测试孔6及第二测试孔7内面进行电镀以附着导电介质，如图5所示；

105，测试第一测试孔与测试端以及第二测试孔与测试端的电连通情况，具体的，可将第三测试孔4与第一测试孔6外部接万用表或有源电路判断其通断情况，将第四测试孔5与第二测试孔7同样外部接万用表或有源电路判断其通断情况；

106，当第一测试孔与测试端测试电连通而第二测试孔与测试端测试未电连通时，以第一预设位置及第二预设位置分别距离钻孔起始面的第一距离a及第二距离b确定钻孔深度值，具体的，当第三测试孔4与第一测试孔6测试电连通而第四测试孔5与第二测试孔7测试未电连通时，反映出钻孔深度值为上述第一距离a与第二距离b之间的一数值，取值情况为钻孔深度值x∈[a,b]。

相应的，本发明第一实施例的电路板控深钻孔深度确定方法基于下述的本发明第一实施例的电路板，同样如图5所示，在其一测试区内设置有：

顶面分别位于第一预设位置及第二预设位置的第一导电层及第二导电层，具体的，该电路板为覆铜板，第一导电层及第二导电层具体为：控制蚀刻参数在测试区1内蚀刻形成具有厚度差的第一导电层2及第二导电层3，厚度差即第一预设位置A及第二预设位置B之间的距离；

与第一导电层及第二导电层电连通的测试端，具体的，测试端具体为：在电路板上分别加工出的与第一导电层2电连通的第三测试孔4以及与第二导电层3电连通的第四测试孔5；以及，

分别向第一导电层及第二导电层的顶面以同等参数钻孔形成的、内面覆有导电介质的第一测试孔及第二测试孔，具体的，第一测试孔6及第二测试孔7具体为：以同等参数控深钻孔或激光钻孔并经内面电镀而成的第一测试孔6及第二测试孔7。

本发明第二实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：

101具体包括如图6所示的步骤：

601，在测试区1内蚀刻形成顶面位于第一预设位置A的初始导电层8，如图7所示；

602，在初始导电层8一部分区域上加厚镀铜或镀锡或其他导电介质至顶面位于第二预设位置B，形成第一导电层2及第二导电层3，如图8所示。

这样，所形成的本发明第二实施例的电路板与上述第一实施例的电路板区别主要在于：

第一导电层2及第二导电层3具体为：在测试区1内蚀刻形成的顶面位于第一预设位置A的初始导电层8，并在初始导电层8一部分区域上加厚镀铜或镀锡或其他导电介质至顶面位于第二预设位置B，形成的第一导电层2及第二导电层3，其结构可如图8所示。

本发明第三实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：

103的具体过程为：在电路板上加工出均与第一导电层2及第二导电层3电连通的第五测试孔9作为测试端，如图9所示，当第一导电层2与第二导电层3相接电连通时，只需加工出第五测试孔9作为测试端，为了使上述测试端与第一导电层2及第二导电层3电连通，加工出第五测试孔9后，还需对其内部镀铜或其他导电物质以分别与第一导电层2与第二导电层3实现电连通；而当第一导电层2与第二导电层3之间未相接未电连通且间隔小于或等于第五测试孔9尺寸大小时，可如图10所示的方式加工出第五测试孔9。

这样，所形成的本发明第三实施例的电路板与上述第一实施例的电路板区别主要在于：

测试端具体为在电路板上加工出的均与第一导电层2及第二导电层3电连通的第五测试孔9，其具体结构可如图9或图10所示。

本发明第四实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：

103的具体过程为：以与第一导电层2电连通的第一导线10以及与第二导电层3电连通的第二导线11作为测试端，如图11所示，可在第一导电层2上焊接第一导线10，在第二导电层3上焊接第三导线11作为测试端，即不论第一导电层2与第二导电层3是否电连通，均可加工出第一导线10与第二导线11作为测试端。

这样，所形成的本发明第四实施例的电路板与上述第一实施例的电路板区别主要在于：

测试端具体为在电路板上加工出的与第一导电层2电连通的第一导线10以及与第二导电层3电连通的第二导线11，其具体结构可如图11所示。

本发明第五实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：

103的具体过程为：以均与第一导电层2及第二导电层3电连通的第三导线12作为测试端，如图12所示，当第一导电层2与第二导电层3相接并电连通时，可在第一导电层2或第二导电层3上焊接第三导线12作为测试端，也可如图13所示，当第一导电层2与第二导电层3未相接未电连通时，采用三端导线，两端分别接到第一导电层2及第二导电层3上，另一端作为测试端。

这样，所形成的本发明第五实施例的电路板与上述第一实施例的电路板区别主要在于：

测试端具体为均与第一导电层2及第二导电层3电连通的第三导线12，其具体结构可如图12或图13所示。

本发明第六实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：

102的具体过程为：在第一导电层2和第二导电层3的顶面上方由树脂或半固化片填充以形成填充层16，之后，再对多个芯板压合形成多层电路板，在内层电路板上方即形成包括外层电路板13、外层电路板13与内层电路板之间的半固化片15以及填充层16的上述附着层14，如图14所示。

这样，所形成的本发明第六实施例的电路板与上述第一实施例的电路板区别主要在于：

第一导电层2和第二导电层3的顶面上方形成由树脂或半固化片填充所得的填充层16，并且由外层电路板13、外层电路板13与内层电路板之间的半固化片15以及填充层16形成具有钻孔起始面的附着层14，其具体结构可如图14所示。

本发明第七实施例的电路板控深钻孔深度确定方法与上述第一实施例的方法区别主要在于：该电路板控深钻孔深度确定方法适用于单层电路板或多层电路板中的外层电路板，而根据设计要求，当无需将该电路板与其他板件和材料进行压合时，

102的具体过程为：在第一导电层2和第二导电层3的顶面上方填充树脂或半固化片以形成附着层14，如图15所示，而该附着层14顶面即作为钻孔起始面而可实施后续步骤103、104、105及106的相似处理。

第一导电层2和第二导电层3的顶面上方形成由树脂或半固化片填充所得具有钻孔起始面的附着层14，其具体结构可如图15所示。

当然，在不冲突的前提下，通过上述实施例技术手段的一定组合还可以衍生出更多的实施例。

需要说明的有如下几点：

1、通过设置，上述第一距离与第二距离之间的差值可设定在0-75μm之间的任意数值，如5、10、15、20、25、30、35、40、45、50、55、60、65、70、75μm等。

2、上述电路板控深钻孔深度确定方法即可用于机械钻孔或激光钻孔等各种钻孔方式下的孔深确定。

3、上述本发明实施例中的电路板可以为单层电路板，或，多层线路板中的外层电路板或内层电路板等。

4、不合格控深钻孔的情况包括两种：其一，第一导电层2与第二导电层3测试均电连通；其二，第一导电层2与第二导电层3测试均未电连通。

本发明实施例通过提供一种电路板控深钻孔深度确定方法及电路板，在电路板加工时，同时在其测试区内加工出第一导电层2、第二导电层3及各种形式的测试端，并在形成第一测试孔6及第二测试孔7后，测试测试端分别与第一测试孔6及第二测试孔7电连通结果，并以第一预设位置A及第二预设位置B分别距离钻孔起始面的第一距离a及第二距离b确定钻孔深度值。这样，在电路板加工时可同时加工出测试区，只需后续钻孔并测量通断即可获得钻孔深度值，操作简单、快速，大大提高了测量效率；另外，以第一预设位置A及第二预设位置B分别距离钻孔起始面的第一距离a及第二距离b确定钻孔深度值，即钻孔深度值在第一距离a与第二距离b之间，则所获得的钻孔深度值的精度控制为该第一距离a与第二距离b之差的一半，例如，当第一距离a与第二距离b之差为10μm时，其精度控制在5μm，大大提高了测量精度。

以上所述是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims

1. 一种电路板控深钻孔深度确定方法，其特征在于，包括：

在电路板的一测试区形成第一导电层及第二导电层，所述第一导电层及第二导电层的顶面分别位于第一预设位置及第二预设位置；

形成与所述第一导电层及第二导电层电连通的测试端；

2. 如权利要求1所述的方法，其特征在于，所述电路板为覆铜板，在电路板的一测试区内，形成第一导电层及第二导电层的具体过程为：

控制蚀刻参数在所述测试区内蚀刻形成具有厚度差的所述第一导电层及第二导电层，所述厚度差即所述第一预设位置及第二预设位置之间的距离，或者，

在所述测试区内蚀刻形成顶面位于第一预设位置的初始导电层，并在所述初始导电层一部分区域上加厚镀铜或镀锡至顶面位于所述第二预设位置，形成所述第一导电层及第二导电层。

3. 如权利要求1所述的方法，其特征在于，形成所述测试端的具体过程为：

在所述电路板上分别加工出与所述第一导电层电连通的第三测试孔以及与所述第二导电层电连通的第四测试孔作为所述测试端，或者，

在所述电路板上加工出均与所述第一导电层及第二导电层电连通的第五测试孔作为所述测试端，或者，

以与所述第一导电层电连通的第一导线以及与所述第二导电层电连通的第二导线作为所述测试端，或者，

以均与所述第一导电层及第二导电层电连通的第三导线作为所述测试端。

4. 如权利要求1所述的方法，其特征在于，形成第一测试孔及第二测试孔的具体过程为：

分别向所述第一导电层及第二导电层的顶面以同等参数控深钻孔或激光钻孔形成第一测试孔及第二测试孔，对所述第一测试孔及第二测试孔内面进行电镀。

5. 如权利要求1至4中任一项所述的方法，其特征在于，所述电路板为单层电路板或多层电路板中的外层电路板或内层电路板，

当所述电路板为单层电路板或多层电路板中的外层电路板时，形成所述附着层的具体过程为：

在所述第一导电层和第二导电层的顶面上方填充树脂或半固化片以形成所述附着层，

当所述电路板为多层电路板中的内层电路板时，形成所述附着层的具体过程为：

压合形成所述多层电路板，在所述电路板上方即形成包括外层电路板的所述附着层。

6. 一种电路板，其特征在于，在其一测试区内设置有：

与所述第一导电层及第二导电层电连通的测试端；以及，

7. 如权利要求6所述的电路板，其特征在于，所述电路板为覆铜板，所述第一导电层及第二导电层具体为：

在所述测试区内蚀刻形成的顶面位于第一预设位置的初始导电层，并在所述初始导电层一部分区域上加厚镀铜或镀锡至顶面位于所述第二预设位置，形成的所述第一导电层及第二导电层。

8. 如权利要求6所述的电路板，其特征在于，所述测试端具体为：

在所述电路板上分别加工出的与所述第一导电层电连通的第三测试孔以及与所述第二导电层电连通的第四测试孔，或者，

在所述电路板上加工出的均与所述第一导电层及第二导电层电连通的第五测试孔，或者，

与所述第一导电层电连通的第一导线以及与所述第二导电层电连通的第二导线，或者，

均与所述第一导电层及第二导电层电连通的第三导线。

9. 如权利要求6所述的电路板，其特征在于，所述第一测试孔及第二测试孔具体为：

以同等参数控深钻孔或激光钻孔并经内面电镀而成的第一测试孔及第二测试孔。

10. 如权利要求6至9中任一项所述的电路板，其特征在于，所述电路板为单层电路板或多层电路板中的外层电路板或内层电路板，

当所述电路板为单层电路板或多层电路板中的外层电路板时，所述第一导电层和第二导电层的顶面上方形成由树脂或半固化片填充所得具有钻孔起始面的附着层，

当所述电路板为多层电路板中的内层电路板时，所述第一导电层和第二导电层的顶面上方形成由半固化片经压合填充所得具有钻孔起始面的附着层。