DE2437673C3 - Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten - Google Patents

Description

wie nicht ausreichend isolierte Kurzschlußbrücken durch eine optische Kontrolle feststellbar.

Diese vorgeschlagene Prüfmethode bietet in bezug auf die erleichterte Lokalisierung von Fehlstellen zweifellos Vorteile, aus methodischer Sicht hat sie jedoch den Nachteil, daß die elektrische Prüfung auf ausreichende Isolation bzw. mangelnden Durchgang nicht unmittelbar erfolgt, sondern indirekt aus dem Zustand chemisch und galvanotechnisch behandelter Teile der Kupferkaschierung auf ihre elektrischen Eigenschaften geschlossen wird. Aus verfahrenstechnischer Sicht kommt dazu, daß an die Stelle einer an sich sehr einfachen elektrischen Prüfung eine ganze Reihe von Verfahrensschritton gesetzt wird, in denen chemisch und mechanisch die Oberfläche der Kupferka- is schierung behandelt werden muß, um das erwünschte Ergebnis zu erzielen.

Darüber hinaus ist ein weiteres Prüfverfahren bekannt, das auch Indikatormaterialien zum Sichtbarmachen von örtlichen Fehlstellen verwendet. Bei diesem Verfahren werden an die zu prüfende Leiterplatte zwei Platten aus leitfähigem Material angeleg'·. wobei die Leiterplatte zwischen diesen Platten liegt oder die beiden Platten im Abstand voneinander auf einer der Oberflächen der Leiterplatte angeordnet wird. Zwisehen einer Oberfläche der Leiterplatte und der gegenüberliegenden Oberfläche einer der beiden Platten ist eine Indikatorschicht eingelegt, die aus wenigstens einer Folie aus porösem Material besteht und farbbildende Substanzen enthält.

Zum Prüfen der Leiterplatte wird an die beiden Platten aus leitfähigem Material ein elektrisches Potential angelegt bzw. zwischen diesen beiden Platten ein elektrisches Feld aufgebaut. Sobald diese beiden Platten aus leitfähigem Material mit einer Stromquelle verbunden sind, werden von den Leiterzügen auf bzw. durch die Leiterplatte auch diejenigen unter Spannung stehen, die an ihren Enden zwei Kontaktstellen aufweisen, die jeweils eine der beiden Platten aus leitfähiger! Material — nur getrennt durch die Indikatorschicht — gegenüberstehen. Bei entsprechender Ausgestaltung der Indikatorschicht, z. B. durch Tränken mit einem Elektrolyten, wird sich dann in der Indikatorschicht mittelbar gegenüber einer so unter Spannung stehenden Kontaktstelle eine Verfärbung zeigen. Alle unter Spannung stehenden Kontaktstellen sind auf diese Weise visuell zu lokalisieren.

Das bekannte Prüfverfahren kann jedoch für die Prüfung von Innenlagen, also Signal- oder Potentiallagen von Mehrlagenleikrplatten aus zwei Gründen nicht ohne weiteres verwendet werden: Bei diesen Innenlagen sind die Anschlußf.ecken von der umgebenden Kupferkaschierung nur durch schmale Freiätzungsgräben getrennt, auch völlig isolierte Anschlußflecken würden dann dasselbe Potential wie die umgebende Kupferkaschierung aufweisen, so daß keine Verfärbung der Indikatorschicht einträte. Andererseits würde auch dann, wenn es gelänge, die Oberfläche der leitenden Platte ebenso in ein Raster von Anschlußflecken aufzulösen und dieses gegenüber dem Raster der Innenlage genau zu positionieren, nur ein verschlechtertes Abbild der Oberfläche der zu prüfenden Innenlage erzeugt.

Ein etwas besseres Ergebnis liefert allerdings eine entsprechend angewandte Weiterbildung des bekannten Prüfverfahrens. Hier wird auf die äußere Oberfläche der zu prüfenden Lei'-.rplatte eine Abdeckschablone gelegt, die für einzelne zu prüfende Kontaktstellen diesen zugeordnet Bohrungen aufweist Durch die Bohrung hindurch muß jedoch ein zufriedenstellender Kontakt zwischen der Kontaktstelle und der darüber angeordneten Platte aus leitfähigem Material hergestellt werden. Dazu wird zwischen der Platte aus leitfähigem Material und der Abdeckschablone ein z. B. mit Graphit durchsetztes und auf diese Weise elektrisch leitendes elastisches Filzkissen angeordnet, das unter Druck in die Bohrung hineingequetscht wird und dann an der Kontaktstelle dicht anliegen soll. Auch diese Ausgestaltung des bekannten Verfahrens läßt sich sinnvoll nur bei Leiterzügen verwenden, die durch die Leiterplatte hindurchlaufen, so daß auf der anderen Seite zwischen der Leiterplatte und der zweiten Platte aus leitendem Material die Indikatorschicht angeordnet werden kann.

So ist zwar anzuerkennen, daß die nach dem Prüfvorgang örtlich eingefärbte Indikatorschicht zwar eine Art Prüfprotokoll bilden kann, bei der heute erreichten hohen Packungsdichte elektronischer Bausteine und der damit verbundenen Miniaturisierung der Leiterzüge auf Leiterplatten ist dabei selbst ein eindeutiges Abbild von Fehlstellen auf der Leiterplatte wiederum nur schwer zu lokalisieren.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten gemäß dem Oberbegriff des Hauptanspruches zu schaffen, mit der eine rein elektrische Prüfung auf ausreichenden Isolationswiderstand von Anschlußflecken, die durch Freiätzungsgräben vollständig von der Potentialfläche abgetrennt sind, vorzunehmen ist, als deren Ergebnis Fehlstellen mit zu geringem Isolationswiderstand unmittelbar auf der Oberfläche des Prüflings derart markiert sind, daß sie mit bloßen Auge direkt wahrzunehmen sind.

Diese Aufgabe wird erfindungsgemäß bei einer Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten nach dem Oberbegriff des Hauptanspruches durch die im Kennzeichen dieses Patentanspruches beschriebenen Merkmale gelöst.

Mit der erfindungsgemäßen Lösung wird also ein anderer Weg als bei den bekannten Prüfmethoden bzw. -verfahren eingeschlagen. Ohne einen Umweg über elektrolytische oder elektrophoretische Vorgänge werden die bei einem Kurzschluß an der Kurzsclilußstelle entstehenden Rückstände ausgenutzt, um eine Fehlstelle unmittelbar auf der Oberfläche des Prüflings zu markieren. Dabei wird zwar, wie bei dem oben beschriebenen Verfahren, auch eine Bohrschablone verwendet, um in der Oberfläche des Prüflings einzelne Flächenelemente, d. h. hier isolierte Anschlußflecken, individuell für die Prüfung auszuwählen, jedoch ist es hier nicht notwendig, elektrisch leitendes Kontaktmateria'l in die Bohrungen hineinzudrücken. Damit ist eine Fehlerquelle ausgeschlossen, die im Prüfverfahren selbst liegt und insbesondere bei einem sehr ungünstigen Verhältnis zwischen dem Bohrungsdurchmesser und der Bohrungstiefe zu einer starken Verfälschung des Prüfergebnisses'uhren könnte.

Mit einer erfindungsgemäß ausgebildeten Vorrichtung werden nur isolationsfehler an nicht angeschlossenen, d. h. von der Potentialfläche vollständig getrennten Anschlußflecken überprüft. Durchgangsfehler werden also mit dieser Vorrichtung nicht ermittelt. Für die Praxis bedeutet dur. jedoch keinen Nachteil, da solche Fehler erfahrungsgemäß bei Innenlagen mehrlagiger Leiterplatten nur selten vorkommen und zudem auch bei einer optischen Prüfung gefunden werden, so daß

sich eine elektrische Prüfung dieser Fehler erübrigt.

Die besonderen Vorteile dieser erfindungsgemäüen Lösung gegenüber der Prüfung von Isolationsfehler mit einem rechnergesteuerten Prüfautomaten bestehen andererseits darin, daß die Prüfung voll parallel erfolgt, also nur kurze Zeit benötigt und daher auf einfache Weise Isolationsfehler nicht mehr auf dem Umweg über ein ausgedrucktes Prüfprotokoll mühsam lokalisiert werden müssen, sondern visuell direkt erkennbar sind, da ein bei mangelndem Isolationswiderstand überschlagender Funke zwischen dem Prüfling und dem f lächenadapter den entsprechenden Anschlußflecken schwärzt. Vergleiche mit dieser herkömmlichen, technisch und zeitlich wesentlich aufwendigeren Prüfmethode haben die Zuverlässigkeit dieser neuen Lösung erwiesen.

Vorteilhafte Weiterbildungen der Erfindung sind in Unteranspriichen gekennzeichnet und werden in der nachfolgenden Beschreibung eines Ausführungsbeispie-Ips näher erläutert. »n

Die Beschreibung des Ausführungsbeispieles der F.rfindung stützt sich auf die Zeichnung. Es zeigt

F i g. I ein stark vereinfachtes Schema einer erfindungsgemäß ausgebildeten Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten mit einem dem Prüfling zugeordneten Flächenadapter und einer /wischen diesen beiden angeordneten Schablone,

F i g. 2 einen Ausschnitt aus der Darstellung gemäß Fig. 1. aus dem die Zuordnung eines Bohrmusters in der Schablone zu einzelnen Anschlußflecken in der Kupferkaschierung des Prüflings erkennbar ist, und

F i g. 3 einen Teilschnitt durch eine erfindungsgemäß ausgebildete Vorrichtung, der schematisch den Aufbau der Vorrichtung wiedergibt.

In F i g. 1 ist schematisch eine kupferkaschierte Leiterplatte als Prüfling 1 dargestellt, dessen aus einer Kupferoberfläche bestehende Potentialschicht in eine Reihe von Einzelbildflächen 11 aufgeteilt ist. Der dargestellte Prüfling 1 gibt also den Anwendungsfall wieder, bei dem auf einem großformatigen Nutzen nebeneinander mehrere, meist untereinander identische Potential- und Signallagen kleinformatiger Leiterplatten angeordnet sind. In diesen Einzelbildflächen 11 sind die einzelnen, von der Potentialschicht vollständig oder wenigstens teilweise getrennten Anschlußflecken rasterförmig angeordnet, was in F i g. 1 nur rein schematisch in der linken vorderen Einzelbildfläche in einem Rasterbild angedeutet ist und später noch anhand von F i g. 2 näher erläutert werden soll.

LJm bei einem derartigen Prüfling 1 jeden seiner gegenüber der Potentialfläche isolierten Anschlußflekken auf ausreichenden Isolationswiderstand prüfen zu können, ist ein auswechselbarer Flächenadapter 3 vorgesehen. Dieser ist entsprechend der Anordnung von Einzelplatten im Nutzen bzw. der Einzelbildflächen 11 im Prüfling 1 in Teilflächen 31 aufgeteilt, die aus einer kupferkaschierten Platte aus Epoxidharz-Glasfasergewebe ausgeätzt und vergoldet sind. Diese Teilflächen 31 können im einzelnen als Voilflächen oder entsprechend dem Rastermaß der Anschlußflecken in den Einzelbildflächen 11 des Prüflings 1 als Netzflächen ausgebildet sein.

Die Teüflächen 31 des Flächenadapters 3 sind über Leiterbahnen 32 einzeln ankontaktiert. Wie in Fig. 1 schematisch angedeutet ist, ist es damit möglich, jede einzelne Teilfläche 31 zu kennzeichnen, auf der Fehler bei der Prüfung auftreten, in der in F i g. i vereinfachten Darstellung ist dies schematisch durch zwischen die Leiterbahnen 32 und den einen Pol einer Priifspannurigsquelle 4 eingeschaltete Anzeigeelement 41 angedeutet. Dieses Schaltschema gibt allerdings nur das Prinzip der Anordnung wieder, nach der in ihrem Aufbau bekannte, rein elektronisch oder als Relaisschaltungen realisierte, sich selbst haltende Anzeigeeinrichtungen anzuordnen sind. Ebenso schematisch ist in Fig. I die Ankontaktierung der Potentialfläche des Prüflings 1 über eine Adapternadel 42 angedeutet.

Zwischen dem Flächenadapter 3 und dem Prüfling 1 liegt eine Schablone 2, die den Einzelbildflächen U des Prüflings 1 entsprechend eine Reihe von Bohrfeldern trägt 21, die jeweils ein individuelles Bohrmuster 22 — wie in F i g. I in dem linken vorderen Bohrfeld angedeutet — enthalten. Die Schablone 2 wirkt als Abstandshalter zwischen der elektrisch leitenden Poientialfläche des Prüflings 1 und den Teilflächen 31 des Flächenadapters 3. Sie besteht deshalb aus einem elektrisch gut isolierenden Werkstoff. Als dafür ppfitrnpt hat sirh eine Folie aus Telrafluoräthvlen odpr auch eine Platte aus Epoxidharz-Glasfasergewebe erwiesen. In beiden Fällen reicht eine etwa 0,1 mm dicke Schablone 2 aus.

Der Zweck der Bohrmuster 22 in den Bohrfeldern 21 der Schablone 2 geht deutlicher aus Fig. 2 hervor, die einen Teilauschnitt aus der schematischen Darstellung gemäß F i g. I enthält und im Detail die Zuordnung der Schablone 2 mit ihren Bohrungen 23 zu den einzelnen Teilen eine Einzelbildfläche 11 des Prüflings 1 zeigt. In diesem Ausschnitt sind schematisch die beiden möglichen Ausgestaltungen der rasterförmig angeordneten Anschlußflecken 13 bzw. 14 dargestellt, die durch Freiätzungsgräben 12 mehr oder minder vollständig von der umgehenden Potentialfläche getrennt sind. Bei den sogenannten ankontaktierten Anschlußflächen 13 sind die Freiätzungsgräben 12 durch schmale Kupferstege 15 an den Ecken der quadratischen Anschlußflecken unterbrochen. Damit ist ein galvanischer Durchgang zwischen der Potentialfläche 11 und den ankontaktierien Anschlußflecken 14 hergestellt. Die isolierten Anschlußflecken 14 dagegen sind durch in sich geschlossene Freiätzungsgräben 12 vollständig von der Potentialfläche 11 getrennt, müssen also im fehlerfreien Zustand einen hohen Isolationswiderstand gegenüber der Potentialfläche 11 besitzen. Wie aus der in Fig. 2 darunterliegenden Schablone 2 erkennbar ist, ist nun jedem isolierten Anschlußflecken 14 eine Bohrung 23 in der Schablone 2 zugeordnet, während die ankontaktierten Anschlußflecken 13 durch die Schablone 2 vollständig abgedeckt sind.

F i g. 3 zeigt nun einen Teilschnitt durch die Prüfvorrichtung im Betriebszustand. Mit einem Bode: 5 und einem Deckel 6, dessen Unterseite mit einer Schaumgummischicht 7 belegt ist, ist schematisch ein Gehäuse der Vorrichtung angedeutet Dazwischen sind untereinander liegend der Prüfling 1, die Schablone 2 und der Flächenadapter 3 angeordnet die durch nicht mehr dargestellte Paßstifte zueinander zentriert sind und durch den gegenüber der Bodenplatte 5 verspannten Deckel 6 aneinander gedruckt werden. Im Schnitt durch den Prüfling 1 ist ein Ausschnitt einer Einzelbildfläche 11 erkennbar, die auf eine Trägerschicht 10 aus elektrisch nicht leitendem Material 10 aufkaschiert ist und eine Reihe von Freiätzungsgräben

12 aufweist, durch die ankontaktierte Anschlußflecken

13 nur teilweise und isolierte Anschlußflecken 14 vollständig von der Poientialfläche abgetrennt sind. Die isolierten Anschlußflecken 14 sind insbesondere auch

Ct J I U /

dadurch einfach zu erkennen, daD ihnen jeweils eine in die Schablone 2 eingeladene Bohrung 23 zugeordnet ist fitwa in der Mitte des Schnitts ist ein isolierter AnschluBflecJcen 14' erkennbar, der fehlerhaft eine Kurzschlußbrücke 15' zu der umgebenden Pnientialfläehe aufweist, da in diesem lall der entsprechende f'rciätzungsgraben nicht vollständig ausgeätzt ist Aus einer anderen Perspektive isl ein ähnlicher Sachverhalt übrig/-.is auch in F' i g. 2 zu erkennen.

Sobald der Prüfstromkreis geschlossen ist, el. h. der Prüfling 1 und der Flächenadapter 3 an die Prüfspan nungsqucllc angeschlossen .sind, kann die l'rüfung durch eine Starllaste in Gang gesetzt werden. Im Laufe der Prüfung wird dabei auch auf die Fünzclbildfläehe 11 aufgeprüft, die in F-"ig. 3 im Ausschnitt dargestellt ist. Dabei wird die erwähnte fehlerhafte Kurzschlußbriickc 15' festgestellt. Die F'rüfspannung ist groß genug bemessen, um den durch die Schablone 2 festgelegten Abstand zwischen dem fehlerhaften Anschlußflecken ΊΑ' üiui iIli cMis|>iL-c!iL-ituer! aiikoniakiicrtcn Teiitiäche 31 des llächcnadapicrs 3 durch den angedeuteten !'unken 24 /u überbrücken. Dieser hinterläßt Oxyda lionsriickstände auf dein fehlerhaften Anschlußflccken 14. der ilamii markiert ist. Außerdem kann der impiilsfönnigc Strom durch die entsprechende anknntaktierte Teilfläche Jl des lläehenadaplcrs 3 über die an diese Teilfläche angeschlossene optische Anzeige visuell erkennbar gemacht werden. Dadurch wird während der Prüfung bereit¹· eine fehlerhafte Linzelbildfläche Il vorselektieri.

Die Prüfimg selbst dauert für einen gemäß I i g. I ausgebildeten und entsprechend dem einleitend genannten Hcispicl aufgeteilten Nutzen mit b (Einzelbildern, deren Größe in der l'raxis z. B. 13Ox 148 mm² bei etwa 2500 AnschluLWIeckcn beträgt, nur wenige Sekunden. Gegenüber der herkömmlichen Prüfung mit einem rechnergesteuerten Prüfautomaten läßt sich daher diese Prüfung mit technisch einfacheren Mitteln schneller, dabei aber ebenso zuverlässig durchführen und erleichtert auch die Reparatur von aufgetretenen i'chlcm. da ϊ ehistciicn optisch direkt, d. h. nicht erst aufgrund eines Prüfprotokolls lokalisiert werden können.

Hierzu 2 Blatt Zeichnungen

809 617/373

Claims (8)

Patentansprüche:

1. Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten, auf denen aus einer S Vielzahl rasterförmig angeordneter Anschlußflekken einzelne AnschluQflecken, die durch Freiätzungsgräben vollständig von einer sie umgebenden, durch eine metallische Kaschierung der Innenlage gebildete Potentialfläche abgetrennt sind, gegenüber der sie deshalb ausreichenden Isolationswiderstand aufweisen müssen, bei der ein Fläclienadapter, dessen elektrisch leitend ausgebildete und an einen Pol einer Prüfspannungsquelle ankontaklierte Oberfläche der Pcitentialfläche einer zu prüfenden t5 Leiterplatte zugekehrt und dazwischen eine dünne, elektrisch nicht leitende Schablone angeordnet ist, in der je eine aus einer Vielzahl von Bohrungen jeweils einem von der Potentialfläche isolierten Ancchluß flecken au^f dem Prüfling zugeordnet ist, dadurch ίο gekennzeichnet, daß die Potentialfläche des Prüflings (1) an den anderen Pol der Prüfspannungsquelle (4) ankontaktiert ist, deren abgegebene Spannung ausreichend bemessen ist, um an mangelhaft isolierten Anschlußflecken als Durchschlag- spannung den durch die Schablone vorgegebenen Abstand zwischen Prüfling und Flächenadapter zu überbrücken, wodurch parallel alle nicht ausreichend isolierten Anschlußflecken durch Schwärzen zu kennzeichnen sind.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Einzelbildflächen (11) eines Prüflings (1) entsprechend die SchLolone (2) in einzelne Bohrfelder (21) mit individuellen Bohrmustern (22) und der Adapter (3) in ei. zein ankontaktierte Teilflächen (31) eingeteilt sind und daß Anzeigeelemente (41) zum optischen Anzeigen von in einer Einzelbildfläche aufgetretenen Isolationsfehlern an die zu den Teilflächen führenden Leiterbahnen (32) angeschaltet sind.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Adapter (3) aus einem kupferkaschierten Träger aus Epoxidharz-Glasfasergewebe besteht, dessen elektrisch leitende Oberfläche ausgeätzt und vergoldet ist.

4. Vorrichtung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Teilflächen (31) des Flächenadapters (3) als Netzflächen ausgebildet sind, in denen individuell den zu prüfenden Anschlußflecken (14) des Prüflings (1) ein Adapter- jo kontaktelement zugeordnet ist.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schablone (2) aus einer 0,1 mm starken Folie aus Tetrafluorethylen besteht.

6. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schablone (2) aus einem 0,1 mm starken Träger aus Epoxidliarz-Glasfasergewebe besteht.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, claduich gekennzeichnet, daß die Prüfspannungsquelle (4) als Wechselstromquelle ausgebildet ist.

8. Vorrichtung nach einem der Ansprüche I bis 6, dadurch gekennzeichnet, daß die Priifspannungsquelle (4) als Gleichspannungsquelle ausgebildet ist.

Die heute erreichte hohe Packungsdichte bei modernen elektronischen Bauelementen, vor allen der integrierten Schaltkreise, hat auch den Aufbau der Leiterplatte als Träger für diese Bauelemente verändert So haben sich die Breite der Leiterbahnen und die Abstände verschiedenster Leiter untereinander verringert Neben doppelseitig kaschierten Leiterplatten werden auch Mehrlagenplatten verwendet bei denen einzelne Innenlagen als Potential- und Signallagen dienen, über die den einzelnen elektronischen Bauelementen Betriebs- bzw. Signalsp annungen zuführbar sind. Derartige Mehrlagenplatten werden großformatig bei komplexen elektronischen Geräten, beispielsweise Geräten der elektronischen Datenverarbeitung, eingesetzt Es sind aber auch kleiners Formate üblich, die dann meist derart hergestellt werden, daß auf einem großformatigen Nutzen zunächst voneinander nicht getrennte Einzelbildflächen einer Lage kleinformatiger Leiterplatten nebeneinander angeordnet sind.

Die Herstellung von Mehrlagcnplatten ist trotzdem sehr teuer und erfordert daher mich mehr als die ein- oder doppelseitig kaschierter Leitjrplatten eine genaue Fertigungsüberwachung, um Ausschuß zu vermeiden. Dies gilt vor allem auch für die Innenlagen von Mehrlagenplatten, da Fehler in einer solchen Lage nach dem Verpressen des Lagenpake :e; praktisch nicht mehr behoben werden k jnnen.

Die deswegen erforderliche 100%tige Prüfung jeder geätzten Innenlage einer Mehrlagenplatte ist wegen der Vielzahl von auf ihr rasterförmig angeordneten Anschlußpunkten aufwendig und damit teuer. Den Prüfaufwand mag ein Beispiel erläutern: In der Praxis kann ein großformatiger Nutzen Ii Einzelbildflächen je mit etwa 200 cm² Flächeninhalt enthalten. Jede dieser Einzelbildflächen weist ihrerseits etwa 2500 Anschlußflecken auf. Es ist daher nicht verwunderlich, daß man den Prüfvorgang zu automatisieren versucht hat. Bei einer solchen automatischen Prit'ung verwendet man dafür bisher einen rechnergestci ."rten Prüfautomaten, der auf jeden Anschlußpunkt iit-.er an Prüfspannung gelegten Innenlage aufprüft, Sollv/ertabweichungen des gemessenen Potentials außerhalb einer Toleranzgrenze jeweils feststellt und so ermittelte Fehler in einem Prüfprotokoll ausdruckt. Diesen ist zum Identifizieren eines fehlerhaften Anschlußpunktes ein zweidimensionales Koordinatensystem zugrunde gelegt, um eine fehlerhafte Stelle auf der Leiterplatte lokalisieren und den aufgetretenen Fehler beheben zu können. Diese herkömmliche Prufmethode ist zwjr zuverlässig, jedoch nicht nur wegen der teuren Maschinenzeit aufwendig, sondern auch wegen der anstrengenden Lokalisierung der Fehler sehr ermüdend. Erschwerend macht sich dabei bemerkbar, daß die Fehlstellen rein äußerlich mit bloßem Auge oft nicht erkennbar sind und somit keine Hilfe bei ihrer Lokalisierung bilden.

Es wurde deshalb auch eine Piülmethode vorgeschlagen, die eine visuelle Lokalisierung von Fehlstellen durch eine gegenüber der Umgebung kontrastierende farbige Kennzeichnung ermögliche Dazu wurde vorgeschlagen, nach dem Freiätzen der Leiter bzw. der Änschlußfiecken einer Leiterplatte die gesamte verbliebene Kupferoberfläche durch Cberziehen mit einer stabilen Kupfersulfidschicht zu schwärzen, die zu prüfenden Leiter der Leiterplatte nnzukontaktieren und die ankontaktierten Flächen elek.rolytisch zu reduzieren. Diese elektrolytisch reduzierten Flächen sind dann aufgrund ihres Kontrastes zu der geschwärzten Restfläche visuell erkennbar und damit sind Fehlstellen.