DE2437673B2 - Vorrichtung zum pruefen von innenlagen mehrlagiger leiterplatten - Google Patents

Description

Die deswegen er.u.u*,...... lOOO/ot.ge Prüfung jeder

geätzten Innenlage einer Mehrlagenplatte ist wegen der Szahl von auf ihr rasterförm.g angeordneten Anschlußpunkten aufwendig und damit teuer. Den Aufwind mag ein Beispiel erläutern: In der Prax.s kann ein großformatiger Nutzen 6 Einzelbildflachen je mk etwa 200 cm' Flächeninhalt enthalten Jede dieser äzelbildflächen weist ihrerseits etwa 2500 Anschlußflecken auf Es ist daher nicht verwunderlich, daß man den Prüfvorgang zu automatisieren versucht hat. Be. einer solchen automatischen Prüfung verwendet man dafür bisher einen rechnergesteuerten Prüfautomaten, der auf jeden Anschlußpunkt einer an Prufspannung gelegten Innenlage aufprüft, Seitenabweichungen des gemessenen Potentials außerhalb einer Toleranzgrenze jeweils feststellt und so ermittelte Fehler in einem Prüfprotokoll ausdruckt. Diesem ist zum Identifizieren eines fehlerhaften Anschlußpunktes ein zweidimensional Koordinatensystem zugrunde gelegt, um eine fehlerhafte Stelle auf der Leiterplatte lokalisieren und den aufgetretenen Fehler beheben zu können. Diese herkömmliche Prüfmethode ist zwar zuverlässig jedoch nicht nur wegen der teuren Maschinenzeit aufwendig, sondern auch wegen der anstrengenden Lokalisierung der Fehler sehr ermüdend. Erschwerend macht sich dabei bemerkbar, daß die Fehlstellen rein äußerlich mit bloßem Auge oft nicht erkennbar sind und somit keine Hilfe bei ihrer Lokalisierung bilden.

Es wurde deshalb auch eine Prüfmethode vorgeschlagen die eine visuelle Lokalisierung von Fehlsteller durch eine gegenüber der Umgebung kontrastierende farbige Kennzeichnung ermöglicht. Dazu wurde vorge schlagen, nach dem Freiätzen der Leiter bzw de. Anschlußnecken einer Leiterplatte d.e gesamte verbhe bene Kupferoberfläche durch Überziehen mit eine, stabilen Kupfersulfidschicht zu schwärzen, die zi orüfenden Leiter der Leiterplatte anzukontaktieren um die ankontaktierten Flächen elektrolytisch zu reduz.e ren Diese elektrolytisch reduzierten Flächen sind dam aufgrund ihres Kontrastes zu der geschwärzte. Restfläche visuell erkennbar und damit sind Fehlsteller

• nicht ausreichend isolierte Kurzschlußbrücken H Irh eine optische Kontrolle feststellbar. Diese vorgeschlagene Prüf methode bietet in bezug f die erleichterte Lokalisierung von Fehlstellen weifellos Vorteile, aus methodischer Sicht hat sie 5 •edoch den Nachteil, daß die elektrische Prüfung auf ^J „pichende Isolation bzw. mangelnden Durchgang nicht unmittelbar erfolgt, sondern indirekt aus dem Zustand diemisch und gaSvanotechnisch behandelter Teile der Kupferkaschierung auf ihre elektrischen -·genschaften geschlossen wird. Aus verfahrenstechnicher Sicht kommt dazu, daß an die Stelle einer an sich Lhr einfachen elektrischen Prüfung eine ganze Reihe von Verfahrensschritten gesetzt wird, in denen chemisch und mechanisch die Oberfläche der Kupferkaschierung behandelt werden muß, um das erwünschte Ergebnis zu erzielen.

Darüber hinaus ist ein weiteres Prüfverfahren bekannt, das auch Indikatormaterialien zum Sichtbarmachen von örtlichen Fehlstellen verwendet. Bei diesem Verfahren werden an die zu prüfende Leiterplatte zwei Platten aus leitfähigem Material angelegt, wobei die Leiterplatte zwischen diesen Platten liegt oder die beiden Platten im Abstand voneinander auf einer der Oberflächen der Leiterplatte angeordnet wird. Zwisehen einer Oberfläche der Leiterplatte und der gegenüberliegenden Oberfläche einer der beiden Platten ist eine Indikatorschicht eingelegt, die aus wenigstens einer Folie aus porösem Material besteht und farbbildende Substanzen enthält. '

Zum Prüfen der Leiterplatte wird an die beiden Platten aus leitfähigem Material ein elektrisches Potential angelegt bzw. zwischen diesen beiden Platten ein elektrisches Feld aufgebaut. Sobald diese beiden Platten aus leitfähigem Material mit einer Stromquelle verbunden sind, werden von den Leiterzügen auf bzw. durch die Leiterplatte auch diejenigen unter Spannung stehen die an ihren Enden zwei Kontaktstellen aufweisen, die jeweils eine der beiden Platten aus leitfähigem Materia! - nur getrennt durch die Indikatorschicht - gegenüberstehen. Bei entsprechender Ausgestaltung der Indikatorschicht, z.B. durch Tränken mit einem Elektrolyten, wird sich dann in der Indikatorschicht mittelbar gegenüber einer so unter Spannung stehenden Kontaktstelle eine Verfärbung zeigen. Alle unter Spannung stehenden Kontaktstellen sind auf diese Weise visuell zu lokalisieren.

Das bekannte Prüfverfahren kann jedoch für die Prüfung von Innenlagen, also Signal- oder Potentiallaeen von Mehrlagenleiterplatten aus zwei Gründen nicht ohne weiteres verwendet werden: Bei diesen Innenlaeen sind die Anschlußflecken von der umgebenden Kupferkaschierung nur durch schmale Freiätzungsgräben getrennt, auch völlig isolierte Anschlußflecken würden dann dasselbe Potential wie die umgebende Kupferkaschierung aufweisen, so daß keine Verfärbung der Indikatorschicht einträte. Andererseits würde auch dann, wenn es gelänge, die Oberfläche der leitenden Platte ebenso in ein Raster von Anschlußflecken aufzulösen und dieses gegenüber dem Raster der Innenlage genau zu positionieren, nur ein verschlechtertes Abbild der Oberfläche der zu prüfenden Innenlage

rZGU|!t

Hin etwas besseres Ergebnis liefert allerdings eine entsprechend angewandte Weiterbildung des bekannten Prüfverfahrens. Hier wird auf die äußere Oberflache der zu prüfenden Leiterplatte eine Abdeckschablone t die für einzelne zu prüfende Kontaktstellen diesen zugeordnet Bohrungen aufweist. Durch die Bohrung hindurch muß jedoch ein zufriedenstellender Kontakt zwischen der Kontaktstelle und der darüber angeordneten Platte aus leitfähigem Material hergestellt werden. Dazu wird zwischen der Platte aus leitfähigem Material und der Abdeckschablone ein z. B. mit Graphit durchsetztes und auf diese Weise elektrisch leitendes elastisches Filzkissen angeordnet, das unter Druck in die Bohrung hineingequetscht wird und dann an der Kontaktstelle dicht anliegen soll. Auch diese Ausgestaltung des bekannten Verfahrens läßt sich sinnvoll nur bei Leiterzügen verwenden, die durch die Leiterplatte hindurchlaufen, so daß auf der anderen Seite zwischen der Leiterplatte und der zweiten Platte aus leitendem Material die Indikatorschicht angeordnet werden kann. ,

So ist zwar anzuerkennen, daß die nach dem Prüfvorgang örtlich eingefärbte Indikatorschicht zwar eine Art Prüfprotokoll bilden kann, bei der heute erreichten hohen Packungsdichte elektronischer Bausteine und der damit verbundenen Miniaturisierung der Leiterzüge auf Leiterplatten ist dabei selbst ein eindeutiges Abbild von Fehlstellen auf der Leiterplatte wiederum nur schwer zu lokalisieren.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten gemäß dem Oberbegriff des Hauptanspruches zu schaffen, mit der eine rein elektrische Prüfung auf ausreichenden Isolationswiderstand von Anscnluliflecken die durch Freiätzungsgräben vollständig von der Potentialfläche abgetrennt sind, vorzunehmen ist, als deren Ergebnis Fehlstellen mit zu geringem Isolationswiderstand unmittelbar auf der Oberflache des Prüflings derart markiert sind, daß sie mit bloßen Auge direkt wahrzunehmen sind. .

Diese Aufgabe wird erfindungsgemaß bei einer Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten nach dem Oberbegriff des Hauptanspruches durch die im Kennzeichen dieses Patentanspruches beschriebenen Merkmale gelöst.

Mit der erfindungsgemäßen Lösung wird also ein anderer Weg als bei den bekannten Prüfmethoden bzw. -verfahren eingeschlagen. Ohne einen Umweg über elektrolytische oder elektrophoretisch«'Vorgange werden die bei einem Kurzschluß an der Kurzschluß teile entstehenden Rückstände ausgenutzt, um eine Fehlstelle unmittelbar auf der Oberfläche des Prüflings zu markieren. Dabei wird zwar, wie bei dem oben beschriebenen Verfahren, auch eine Bohrschablone verwendet, um in der Oberfläche des P™""?«⁸^¹"*¹ Flächenelemente, d.h. hier klierte Anschlußflecken individuell für die Prüfung auszuwählen, jedoch Bt es hier nicht notwendig, elektrisch leitendes Kon aktmaterial in die Bohrungen hineinzudrucken. Damit ist eine Fehlerquelle ausgeschlossen, die im Prüfverfahren selbst liegt und insbesondere bei einem sehr ungunstigen Verhältnis zwischen dem Bohrungsdurchmesser und der Bohrungstiefe zu einer starken Verfälschung des Prüfergebnisses führen könnte.

Mit einer erfindungsgemäß ausgebildeten Vorrichtung werden nur Isolationsfehler an nicht angeschlossenen d. h. von der Potentialfläche vollständig getrennten Anschlußflecken überprüft. Durchgangsfehler werden also mit dieser Vorrichtung nicht er mittet. Fur die Praxis bedeutet dies jedoch keinen Nachteil, da solche Fehler erfahrungsgemäß bei Innenlagen mehrlagiger Leiterplatten nur selten vorkommen und zudem auch bei einer optischen Prüfung gefunden werden, so daß

sich eine elektrische Prüfung dieser Fehler erübrigt.

Die besonderen Vorteile dieser erfindungsgemäßen Lösung gegenüber der Prüfung von Isolationsfehler mit einem rechnergesteuerten Prüfautomaten bestehen andererseits darin, daß die Prüfung voll parallel erfolgt, also nur kurze Zeit benötigt und daher auf einfache Weise Isolationsfehler nicht mehr auf dem Umweg über ein ausgedrucktes Prüfprotokoll mühsam lokalisiert werden müssen, sondern visuell direkt erkennbar sind, da ein bei mangelndem Isolationswiderstand überschlagender Funke zwischen dem Prüfling und dem Flächenadapter den entsprechenden Anschlußflecken schwärzt. Vergleiche mit dieser herkömmlichen, technisch und zeitlich wesentlich aufwendigeren Prüfmethode haben die Zuverlässigkeit dieser neuen Lösung erwiesen.

Vorteilhafte Weiterbildungen der Erfindung sind in Unteransprüchen gekennzeichnet und werden in der nachfolgenden Beschreibung eines Ausführungsbeispieles näher erläutert.

Die Beschreibung des Ausführungsbeispieles der Erfindung stützt sich auf die Zeichnung. Es zeigt

F i g. 1 ein stark vereinfachtes Schema einer erfindungsgemäß ausgebildeten Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten mit einem dem Prüfling zugeordneten Flächenadapter und einer zwischen diesen beiden angeordneten Schablone,

F i g. 2 einen Ausschnitt aus der Darstellung gemäß F i g. 1, aus dem die Zuordnung eines Bohrmusters in der Schablone zu einzelnen Anschlußflecken in der Kupferkaschierung des Prüflings erkennbar ist, und

F i g. 3 einen Teilschnitt durch eine erfindungsgemäß ausgebildete Vorrichtung, der schematisch den Aufbau der Vorrichtung wiedergibt.

In Fig. 1 ist schematisch eine kupferkaschierte Leiterplatte als Prüfling 1 dargestellt, dessen aus einer Kupferoberfläche bestehende Potentialschicht in eine Reihe von Einzelbildflächen H aufgeteilt ist. Der dargestellte Prüfling 1 gibt also den Anwendungsfall wieder, bei dem auf einem großformatigen Nutzen nebeneinander mehrere, meist untereinander identische Potential- und Signallagen kleinformatiger Leiterplatten angeordnet sind. In diesen Einzelbildflächen 11 sind die einzelnen, von der Potentialschicht vollständig oder wenigstens teilweise getrennten Anschlußflecken rastcrförmig angeordnet, was in Fig. 1 nur rein schematisch in der linken vorderen Einzelbildfläche in einem Rasterbild angedeutet ist und später noch anhand von F i g. 2 näher erläutert werden soll.

Um bei einem derartigen Prüfling 1 jeden seiner gegenüber der Potcntialflächc isolierten Anschlußflckkcn auf ausreichenden Isolationswiderstand prüfen zu können, ist ein auswechselbarer Flächenadapter 3 vorgesehen. Dieser ist entsprechend der Anordnung von Einzelplattcn im Nutzen bzw. der Einzc-Ibildflüehcn 11 im Prüfling 1 in Teilflüchen 31 aufgeteilt, die aus einer kupfcrkaschicrtcn Platte aus Epoxidharz-Glasfascrgewebc ausgeätzt und vergoldet sind. Diese Teilflächen 31 können im einzelnen als Vollflüchcn oder entsprechend dem Rastermaß der Anschluüflcckcn in den Einzelbildflächen It des Prüflings t als Nctzflitchcn ausgebildet sein.

Die Tcilflilchen 31 des Flüchenadapters 3 sind über Lcilcrbuhnen 32 einzeln ankontuklicrt. Wie in Fig, I schematisch angedeutet ist, ist es damit möglich, Jude einzelne Teilflüche 31 zu kennzeichnen, auf der Fehler bei der Prüfung auftreten. In der in Fig. I vereinfachten Durstellung ist dies schcmulisch durch zwischen die Leiterbahnen 32 und den einen Pol einer Prüfspannungsquelle 4 eingeschaltete Anzeigeelement 41 angedeutet. Dieses Schaltschema gibt allerdings nur das Prinzip der Anordnung wieder, nach der in ihrem Aufbau bekannte, rein elektronisch oder als Relaisschaltungen realisierte, sich selbst haltende Anzeigeeinrichtungen anzuordnen sind. Ebenso schematisch ist in Fig. 1 die Ankontaktierung der Potentialfläche des Prüflings 1 über eine Adapternadel 42 angedeutet.

Zwischen dem Flächenadapter 3 und dem Prüfling 1 liegt eine Schablone 2, die den Einzelbildflächen 11 des Prüflings 1 entsprechend eine Reihe von Bohrfeldern trägt 21, die jeweils ein individuelles Bohrmuster 22 — wie in F i g. 1 in dem linken vorderen Bohrfeld angedeutet — enthalten. Die Schablone 2 wirkt als Abstandshalter zwischen der elektrisch leitenden Potentialfläche des Prüflings 1 und den Teilflächen 31 des Flächenadapters 3. Sie besteht deshalb aus einem elektrisch gut isolierenden Werkstoff. Als dafür geeignet hat sich eine Folie aus Tetrafluoräthylen oder auch eine Platte aus Epoxidharz-Glasfasergewebe erwiesen. In beiden Fällen reicht eine etwa 0,1 mm dicke Schablone 2 aus.

Der Zweck der Bohrmuster 22 in den Bohrfeldern 21 der Schablone 2 geht deutscher aus F i g. 2 hervor, die einen Teilauschnitt aus der schematischen Darstellung gemäß Fig. 1 enthält und im Detail die Zuordnung der Schablone 2 mit ihren Bohrungen 23 zu den einzelnen Teilen einer Einzelbildfläche 11 des Prüflings 1 zeigt. In diesem Ausschnitt sind schematisch die beiden möglichen Ausgestaltungen der rasterförmig angeordneten Anschlußflecken 13 bzw. 14 dargestellt, die durch Freiätzungsgräbcn 12 mehr oder minder vollständig von der umgehenden Potentiall'läche getrennt sind. Bei den sogenannten ankontaktierten Anschlußflächen 13 sind die Freiätzungsgräben 12dwrch schmale Kupferstege 15 an den Ecken der quadratischen Anschlußflecken unterbrochen. Damit ist e;in galvanischer Durchgang zwischen der Potentialfläche 11 und den ankontaktierten Anschlußflecken 14 hergestellt. Die isolierten Anschlußflecken 14 dagegen sind durch in sich geschlossene Freiätzungsgräben 12 vollständig von der Potentialfläche 11 getrennt, müssen also im fehlerfreien Zustand einen hohen Isolationswiderstand gegenüber der Potentialfläche 11 besitzen. Wie aus der in Fig.2 darunterliegenden Schablone 2 erkennbar ist, ist nun jedem isolierten Anschlußflecken 14 eine Bohrung 23 in der Schablone 2 zugeordnet, während die ankontaktierten Anschlußflccken 13 durch die Schablone 2 vollständig abgedeckt sind.

Fig.3 zeigt nun einen Teilschnitt durch die Prüfvorrichtung im Betriebszustand. Mit einem Boden 5 und einem Deckel 6, dessen Unterseite mit einer Schaumgummischicht 7 bdcgt ist, ist schcmatisch ein Gehäuse der Vorrichtung angedeutet. Duzwischen sind untereinander liegend der Prüfling 1, die Schablone 2 und der Flächenadapter 3 angeordnet, die durch nicht mehr dargestellte Paßstifie zueinander zentriert sind und durch den gegenüber der Bodenplatte 5 verspannten Deckel 6 aneinander gedrückt werden. Im Schnitt durch den Prüfling 1 ist ein Ausschnitt einer Einzclbildflüchc It erkennbar, die auf eine Trügerschicht 10 aus elektrisch nicht leitendem Mulcriul 10 uufkaschicrt ist und eine Reihe von Freiälzungsgrüben

12 aufweist, durch die ankontuktierte Anschlußfleckcn

13 nur teilweise und isolierte Anschlußflccken 14 vollständig von der Potentialflüclic abgetrennt sind. Die isolierten Anschlußflccken 14 sind insbesondere auch

dadurch einfach zu erkennen, daß ihnen jeweils eine in die Schablone 2 eingelassene Bohrung 23 zugeordnet ist. Etwa in der Mitte des Schnitts ist ein isolierter Anschlußflcckcn 14' erkennbar, der fehlerhaft eine Kurzschlußbrücke 15' zu der umgebenden Potentialflä- s ehe aufweist, da in diesem Fall der entsprechende Freiätzungsgraben nicht vollständig ausgeätzt ist. Aus einer anderen Perspektive ist ein ähnlicher Sachverhalt übrigens auch in F i g. 2 zu erkennen.

Sobald der Prüf Stromkreis geschlossen ist, d. h. der Prüfling 1 und der Flächenadapter 3 an die Prüfspannungsquelle angeschlossen sind, kann die Prüfung durch eine Starttaste in Gang gesetzt werden. Im Laufe der Prüfung wird dabei auch auf die Einzelbildfläche 11 aufgeprüft, die in Fig.3 im Ausschnitt dargestellt ist. _1<; Dabei wird die erwähnte fehlerhafte Kurzschlußbrücke 15' festgestellt. Die Prüfspannung ist groß genug bemessen, um den lurch die Schablone 2 festgelegten Abstand zwischen dem fehlerhaften Anschlußflecken 14' und der entsprechenden ankontaktierten Teilfläche 31 des Flächenadapters 3 durch den angedeuteten Funken 24 zu überbrücken. Dieser hinterläßt Oxydationsrückstände auf dem fehlerhaften Anschlußflecken 14, der damit markiert ist. Außerdem kann der impulsförmige Strom durch die entsprechende ankontaktierte Teilfläche 31 des Flächcnadapters 3 über die an diese Teilfläche angeschlossene optische Anzeige visuell erkennbar gemacht werden. Dadurch wird während der Prüfung bereits eine fehlerhafte Einzelbildflächc 11 vorselektiert.

Die Prüfung selbst dauert für einen gemäß F i g. 1 ausgebildeten und entsprechend dem einleitend genannten Beispiel aufgeteilten Nutzen mit 6 Einzelbildern, deren Größe in der Praxis /. B. 130 χ 148 mm² bei etwa 2500 Anschlußflecken beträgt, nur wenige Sekunden. Gegenüber der herkömmlichen Prüfung mit einem rechnergesteuerten Prüfautomaten läßt sich daher diese Prüfung mit technisch einfacheren Mitteln schneller, dabei aber ebenso zuverlässig durchführen und erleichtert auch die Reparatur von aufgetretenen Fehlern, da Fehlstellen optisch direkt, d. h. nicht erst aufgrund eines Prüfprotokolls lokalisiert werden können.

Hierzu 2 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten, auf denen aus einer Vielzahl rasterförmig angeordneter Anschlußflekken einzelne Anschlußflecken, die durch Freiätzungsgräben vollständig von einer sie umgebenden, durch eine metallische Kaschierung der Innenlage gebildete Potentialfläche abgetrennt sind, gegenüber der sie deshalb ausreichenden Isolationswiderstand aufv^eisen müssen, bei der ein Flächenadapter, dessen elektrisch leitend ausgebildete und an einen Pol einer Prüfspannungsquelle ankoniaküerte Oberfläche der Potentialfläche einer zu prüfenden Leiterplatte zugekehrt und dazwischen eine dünne, elektrisch nicht leitende Schablone angeordnet ist, in der je eine aus einer Vielzahl von Bohrungen jeweils einem von der Potentialfläche isolierten Anschlußflecken auf dem Prüfling zugeordnet ist, dadurch gekennzeichnet, daß die Potentialfläche des Prüflings (1) an den anderen Pol der Prüfspannungsquelle (4) ankontaktiert ist, deren abgegebene Spannung ausreichend bemessen ist, um an mangelhaft isolierten Anschlußflecken als Durchschlagspannung den durch die Schablone vorgegebenen Abstand zwischen Prüfling und Flächenadapter zu überbrücken, wodurch parallel alle nicht ausreichend isolierten Anschlußflecken durch Schwärzen zu kennzeichnen sind.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Einzelbildflächen (11) eines Prüflings (1) entsprechend die Schablone (2) in einzelne Bohrfelder (21) mit individuellen Bohrmustern (22) und der Adapter (3) in einzeln ankontaktierte Teilflächen (31) eingeteilt sind und daß Anzeigeelemente (41) zum optischen Anzeigen von in einer Einzelbildfläche aufgetretenen Isolationsfehlern an die zu den Teilflächen führenden Leiterbahnen (32) angeschaltet sind.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Adapter (3) aus einem kupferkaschierten Träger aus Epoxidharz-Glasfasergewebe besteht, dessen elektrisch leitende Oberfläche ausgeätzt und vergoldet ist.

4. Vorrichtung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Teilflächen (31) des Flächenadapters (3) als Netzflächen ausgebildet sind, in denen individuell den zu prüfenden Anschlußflecken (14) des Prüflings (1) ein Adapterkontaktelement zugeordnet ist.

5. Vorrichtung nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß die Schablone (2) aus einer 0,1 mm starken Folie aus Tetrafluoräthylen besteht.

6. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schablone (2) aus einem 0,1 mm starken Träger aus Epoxidharz-Glasfasergewebe besteht.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Prüfspannungsqueile (4) als Wechselstromquelle ausgebildet ist.

8. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Prüfspannungsquelle (4) als Gleichspannungsquelle ausgebildet ist.

nie heute erreichte hohe Packungsd.chte bei Hirnen elektronischen Bauelementen, vor allen der ^modei:^ne"_n Schaltkreise, hat auch den Aufbau der ¹I¹¹¹SSSS afsWrfü diese Bauelemente verändert, ς haben sich dtabreite der Leiterbahnen und die AbSSe verschiedenster Leiter untereinander verringert Neben doppelseitig kaschierten Le.terpUmen werden auch Mehrlagenplatten verwendet be. denen ^WT innenlagen als Potential- und Signallagen SfA einzelnen elektronischen Bauelementen Betriebs- bzw. Signalspannungen zufuhrbar S Derartige Mehrlagenplatten werden großformatig bei komplexen elektronischen Geraten, be.sp.elswe.se träten der elektronischen Datenverarbeitung, eingebeTe" Ζ*Γ aber auch kleinere Formate üblich, die dann meist derart hergestellt werden, daß auf einem ^ftfnrmatieen Nutzen zunächst voneinander n.cht SrennTe Einzelbildflächen einer Lage kleinformatiger Le erplatten nebeneinander angeordnet sind.

nie Herstellung von Mehrlagenplatten ist trotzdem sehr teuer und erfordert daher noch mehr als die ein- oder doppelseitig kaschierter Leiterplatten e.ne genaue Fertigungsüberwachung, um Ausschuß zu yerme.den. Es KiU vor allem auch für d.e Innenlagen von Mehrlagenplatten, da Fehler in einer solchen Lage nach dem Verpressen des Lagenpaketes prakt.sch n.cht mehr