DE10030145A1 - Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung - Google Patents
Verfahren und Vorrichtung zur Prüfung einer HalbleitereinrichtungInfo
- Publication number
- DE10030145A1 DE10030145A1 DE10030145A DE10030145A DE10030145A1 DE 10030145 A1 DE10030145 A1 DE 10030145A1 DE 10030145 A DE10030145 A DE 10030145A DE 10030145 A DE10030145 A DE 10030145A DE 10030145 A1 DE10030145 A1 DE 10030145A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- holes
- area
- areas
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
Eine Vorrichtung zur Prüfung einer Halbleitereinrichtung mit einem Wafertisch (2), einer Tischantriebseinheit (3), einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4), einem elektro-optischen System (11), einer Steuereinheit für den Ladungsteilchenstrahl (12), einer Sekundärelektronenerfassungseinheit (5), einem Verstärker (7), einer Sekundärelektronenintensitätsvergleichseinheit (8), einer Datenbank (9), die mit einer Ausgabe der Sekundärelektronenintensitätsvergleichseinheit (8) verbunden ist, einem PC (10), der mit einer Ausgabe der Datenbank (9) verbunden ist und einer Hauptsteuereinheit (6), die mit der Ausgabe der Datenbank und der Ausgabe des PCs (10) verbunden ist, deren Ausgabe mit der Tischantriebseinheit (3), der Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) und der Steuereinheit für den Ladungsteilchenstrahl (12) verbunden ist. Die Datenbank (9) speichert Prüfergebnisse und Prüfadressen der m Prüfbereiche (15), die eine große Wahrscheinlichkeit besitzen, einen Öffnungsausfall der Kontaktlöcher (16) in jedem einer Mehrzahl von Halbleiterwafern (1) aufzuweisen.
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur
und eine Vorrichtung für die Prüfung einer Halbleiter
einrichtung, genauer auf ein Verfahren und eine Vorrichtung,
die dafür verwendet werden, um zu prüfen, ob ein
Öffnungsausfall eines Kontaktloches, das in einem
Halbleiterwafer gebildet ist, durch Betrachten eines
Sekundärelektronenbildes, das durch Bestrahlung mit einem
Ladungsteilchenstrahl erhalten wird, auftritt.
Zwei Verfahren sind verwendet worden, um zu prüfen, ob ein
Kontaktloch, das in einem Halbleiterwafer gebildet ist, of
fen/nicht offen ist. Eines von diesen ist in einer schemati
schen Ansicht in Fig. 16 gezeigt. Das Verfahren verwendet ei
ne Fehlerprüfeinrichtung 100 und eine Ladungsteilchenstrah
leinrichtung 101. Zuerst wird die Fehlerprüfeinrichtung 100
für die Prüfung verwendet. Danach erhält die Ladungsteilchen
strahleinrichtung 101 Fehlerprüfdaten D100 von der Fehlerprü
feinrichtung 100 und betrachtet ein Kontaktloch, welches einen
Öffnungsausfall zu haben scheint.
In einem anderen Verfahren wird durch Messen des Lochdurchmes
sers des Kontaktloches mit einer CD-SEM oder dergleichen beur
teilt, ob ein Kontaktloch offen/nicht offen ist.
Das vorherige Verfahren weist jedoch die folgenden Probleme
auf. Die Vorrichtung wird als Ganzes zwangsläufig groß, da die
Fehlerprüfeinrichtung benötigt wird und überdies nimmt die
Durchführung der Prüfung lange Zeit in Anspruch, da die Feh
lerprüfung durch die Fehlerprüfeinrichtung und die Betrachtung
des Fehlerabschnittes durch die Ladungsteilchenstrahleinrich
tung unabhängig voneinander durchgeführt werden.
Das letztere Verfahren weist das Problem auf, daß es eine ge
ringe Prüfzuverlässigkeit verglichen mit den vorhergehenden
Verfahren besitzt, da die Beurteilung, ob ein Kontaktloch of
fen/nicht offen ist, nur durch Messen des Lochdurchmessers und
nicht durch direktes Prüfen dahingehend, ob das Kontaktloch
wirklich geöffnet ist, geschieht.
Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung
eines Verfahrens zur und einer Vorrichtung für die Prüfung ei
ner Halbleitereinrichtung mit einem einfacheren Aufbau, wobei
keine Fehlerprüfeinrichtung verwendet wird, eine kurze Prüf
zeit benötigt wird und hohe Prüfzuverlässigkeit gewährleistet
wird, ob ein Kontaktloch, das in einem Halbleiterwafer gebil
det ist, offen/nicht offen ist.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1
oder 5 sowie eine Vorrichtung nach Anspruch 7 oder 11.
Die vorliegende Erfindung richtet sich insbesondere auf ein
Verfahren zur Prüfung einer Halbleitereinrichtung. Gemäß einem
ersten Aspekt der vorliegenden Erfindung ist in dem Verfähren
einer der Halbleiterwafer, wobei jeder mit einer Mehrzahl von
Löchern versehen ist, auf einem Tisch als ein Halbleiterwafer
bei der Prüfung befestigt und wird angenommen, daß kleine Be
reiche, die durch Partitionierung der Waferoberfläche des
Halbleiterwafers bei der Prüfung in eine Mehrzahl von Berei
chen erhalten werden, als Prüfbereiche definiert werden und
jedes der Prüfbereiche mit Ladungsteilchen von einer Bestrah
lungseinheit mit einem Ladungsteilchenstrahl bestrahlt wird
und ein Sekundärelektronenbild, das durch Bestrahlen mit den
Ladungsteilchen erhalten wird, betrachtet wird, um zu prüfen,
ob ein Öffnungsausfall in den Löchern innerhalb jedem dieser
kleinen Bereiche auftritt und das Verfahren nach der ersten
Ausführungsform die Schritte aufweist: (a) Eingeben von Posi
tionsdaten des mindestens einen angegebenen kleinen Bereichs
in eine Steuereinheit und der mindestens eine angegebene klei
ne Bereich eine Wahrscheinlichkeit besitzt, den Öffnungsaus
fall aufzuweisen, die größer ist als die der anderen kleinen
Bereiche auf der Waferoberfläche; und (b) Prüfen, ob der Öff
nungsausfall in dem mindestens einen angegebenen kleinen Be
reich auftritt und zugleich die Steuereinheit die Ladungsteil
chenbestrahlungseinheit und den Tisch, basierend auf den Posi
tionsdaten, relativ verschiebt, so daß der mindestens eine an
gegebene kleine Bereich mit den Ladungsteilchen bestrahlt
wird.
In dem Verfahren gemäß dem ersten Aspekt beinhaltet der
Schritt (a) gemäß der zweiten Ausführungsform der vorliegenden
Erfindung die Schritte: (a-1) Eingeben von Entwurfsdaten des
Halbleiterwafers in eine Prüfbereichsbestimmungseinheit; und
(a-2) Identifizierung des mindestens einen angegebenen kleinen
Bereichs auf der Basis der Entwurfsdaten durch die Prüfbe
reichsbestimmungseinheit.
In dem Verfahren gemäß dem ersten Aspekt beinhaltet der
Schritt (a) gemäß dem dritten Aspekt der vorliegenden Erfin
dung die Schritte: (a-1) Eingeben einer Fehlerverteilung auf
der Waferoberfläche, die von einer Mehrzahl von Produkten erhalten
wird, die bereits hergestellt sind durch Verwendung von
Chips, die von den anderen Halbleiterwafern mit der gleichen
Struktur wie der Halbleiterwafer bei der Prüfung erhalten wer
den, in eine Prüfbereichsbestimmungseinheit; und (a-2) Identi
fizierung eines angegebenen Bereichs auf der Waferoberfläche,
der wahrscheinlich einen Fehler aufweist, basierend auf der
Fehlerverteilung durch die Prüfbereichsbestimmungseinheit, um
den kleinen Bereich, der dem angegebenen Bereich entspricht,
als den angegebenen kleinen Bereich zu bestimmen.
In dem Verfahren gemäß einem des ersten bis dritten Aspektes
beinhaltet gemäß einem vierten Aspekt der vorliegenden Erfin
dung der mindestens eine angegebene kleine Bereich eine Mehr
zahl von angegebenen kleinen Bereichen und das Verfahren weist
desweiteren die Schritte auf: (c) Speichern von Prüfergebnis
sen, die durch das Prüfverfahren erhalten werden, in eine Da
tenbank; und (d) Identifizierung eines Bereichs mit hoher Aus
fallhäufigkeit, in welchem das Auftreten des Öffnungsausfalles
in einer Mehrzahl der Halbleiterwafer innerhalb einer Mehrzahl
der angegebenen kleinen Bereiche zu finden ist, während die
Steuereinheit sich an die Datenbank wendet und in dem Verfah
ren dem vierten Aspekt die Prüfung hinsichtlich des Auftretens
des Öffnungsausfalles nur in dem Bereich mit hoher Ausfallhäu
figkeit in dem Schritt (b) durchgeführt wird.
In dem Verfahren zur Prüfung einer Halbleitereinrichtung gemäß
einem fünften Aspekt der vorliegenden Erfindung ist einer der
Halbleiterwafer, die mit einer Mehrzahl von Löchern versehen
sind, auf einem Tisch als ein Halbleiterwafer bei der Prüfung
befestigt und es wird angenommen, daß kleine Bereiche, die
durch Partitionierung der Waferoberfläche des Halbleiterwafers
bei der Prüfung in eine Mehrzahl von Bereichen erhalten wer
den, als Prüfbereiche definiert werden, und jedes der Prüfbe
reiche mit Ladungsteilchen von einer Ladungsteilchenbestrah
lungseinheit bestrahlt werden und ein Sekundärelektronenbild,
das durch Bestrahlung mit den Ladungsteilchen erhalten wird,
betrachtet wird um zu prüfen, ob ein Öffnungsausfall in den
Löchern innerhalb jedem dieser kleinen Bereiche auftritt, und
das Verfahren weist die Schritte auf: (a) Speichern der Prü
fergebnisse, die durch das Prüfverfahren erhalten werden, in
eine Datenbank; (b) Identifizierung eines Bereichs mit großer
Ausfallhäufigkeit, in welchem das Auftreten des Öffnungsaus
falls in einer Mehrzahl der Halbleiterwafer innerhalb einer
Mehrzahl der kleinen Bereiche gefunden wird, während eine
Steuereinheit sich an die Datenbank wendet; und (c) Prüfen, ob
der Öffnungsausfall in dem Bereich mit großer Ausfallhäufig
keit auftritt, während die Steuereinheit die Ladungsteilchen
bestrahlungseinheit und den Tisch so relativ verschieben, daß
der Bereich mit hoher Ausfallhäufigkeit mit den Ladungsteil
chen in dem Halbleiterwafer bei der Prüfung bestrahlt wird.
In dem Verfahren gemäß einem der ersten bis fünften Aspekte
enthält die Mehrzahl der Löcher gemäß einem sechsten Aspekt
der vorliegenden Erfindung eine Mehrzahl von Löcher, die zu
einer ersten Gruppe gehören und eine Mehrzahl von Löcher, die
zu einer zweiten Gruppe gehören, welche sich voneinander un
terscheiden bezüglich der Intensität der Sekundärelektronen,
die von den Lochoberflächen durch Bestrahlung mit den Ladungs
teilchen selbst dann erzeugt werden, wenn kein Öffnungsausfall
auftritt und der Schritt (b) die Schritte umfaßt: (b-1) Grup
pieren der Mehrzahl der Löcher, die in dem mindestens einen
angegebenen kleinen Bereich enthalten sind, in Löcher, die zu
der ersten Gruppe gehören und Löchern, die zu der zweiten
Gruppe gehören; (b-2) Prüfen, ob der Öffnungsausfall in den zu
der ersten Gruppe gehörenden Löcher auftritt; und (b-3) Prü
fen, ob der Öffnungsausfall in den zu der zweiten Gruppe gehö
renden Löchern auftritt, wobei der Schritt (b-3) unabhängig
von dem Schritt (b-2) durchgeführt wird.
Die vorliegende Erfindung richtet sich ebenfalls an eine Vor
richtung zur Prüfung einer Halbleitereinrichtung. Gemäß einem
siebten Aspekt der vorliegenden Erfindung umfaßt die Vorrich
tung: einen Tisch, auf welchem einer der Halbleiterwafer, von
denen jeder mit einer Mehrzahl von Löchern versehen ist, befe
stigt ist als ein Halbleiterwafer bei der Prüfung; eine La
dungsteilchenbestrahlungseinheit zur Bestrahlung eines der
Prüfbereiche mit Ladungsteilchen, wobei die Prüfbereiche klei
ne Bereiche sind, die durch Partitionierung der Waferoberflä
che des Halbleiterwafers bei der Prüfung in eine Mehrzahl von
Bereichen erhalten werden; eine Ausfallbeurteilungseinheit zum
Beurteilen, ob ein Öffnungsausfall in den Löchern innerhalb
jedem dieser kleinen Bereiche auftritt durch Beobachten eines
Sekundärelektronenbildes, das durch Bestrahlen mit den La
dungsteilchen erhalten wird; und eine Steuereinheit für die
relative Verschiebung der Ladungsteilchenbestrahlungseinheit
und des Tisches, basierend auf den Positionsdaten, in einem
angegebenen kleinen Bereich, der eine höhere Wahrscheinlich
keit besitzt, einen Öffnungsausfall aufzuweisen als die ande
ren der kleinen Bereiche auf der Waferoberfläche, so daß der
angegebene kleine Bereich mit den Ladungsteilchen bestrahlt
wird.
Gemäß einem achten Aspekt der vorliegenden Erfindung weist die
Vorrichtung gemäß dem siebten Aspekt desweiteren eine Prüfbe
reichsbestimmungseinheit für die Identifizierung des angegebe
nen kleinen Bereichs, basierend auf den Entwurfsdaten des
Halbleiterwafers bei der Prüfung, auf.
Gemäß einem neunten Aspekt der vorliegenden Erfindung weist
die Vorrichtung gemäß dem siebten Aspekt desweiteren eine
Prüfbereichsbestimmungseinheit zur Identifizierung eines ange
gebenen Bereichs auf der Waferoberfläche auf, der wahrschein
lich einen Fehler aufweist, basierend auf einer Fehlervertei
lung auf der Waferoberfläche, die von einer Mehrzahl von Produkten
erhalten wird, die bereits hergestellt sind durch Ver
wendung von Chips, die von anderen Halbleiterwafern mit der
gleichen Struktur wie der Halbleiterwafer bei der Prüfung er
halten werden, um den kleinen Bereich, der dem angegebenen Be
reich entspricht, als der angegebene kleine Bereich zu bestim
men.
Gemäß einem zehnten Aspekt der vorliegenden Erfindung weist
die Vorrichtung gemäß einem der siebten bis neunten Aspekte
desweiteren eine Datenbank zur Speicherung von Prüfergebnissen
auf, die durch Verwendung der Prüfvorrichtung erhalten werden,
und auf welche von der Steuereinheit zugegriffen werden kann.
Gemäß einem elften Aspekt der vorliegenden Erfindung umfaßt
die Vorrichtung für die Prüfung einer Halbleitereinrichtung:
einen Tisch, auf welchem einer der Halbleiterwafer, von denen
jeder mit einer Mehrzahl von Löchern versehen ist, als ein
Halbleiterwafer bei der Prüfung befestigt ist; eine Ladungs
teilchenbestrahlungseinheit für die Bestrahlung eines der
Prüfbereiche mit Ladungsteilchen, wobei die Prüfbereiche klei
ne Bereiche sind, die durch Partitionierung einer Waferober
fläche des Halbleiterwafers bei der Prüfung in eine Mehrzahl
von Bereichen erhalten werden; und eine Ausfallbeurteilungs
einheit zur Beurteilung, ob ein Öffnungsausfall in den Löchern
innerhalb jedem der kleinen Bereiche auftritt durch Beobachten
eines Sekundärelektronenbildes, das durch Bestrahlen mit den
Ladungsteilchen erhalten wird und die Vorrichtung dem elften
Aspekt umfaßt desweiteren: eine Datenbank zur Speicherung der
Prüfergebnisse, die durch Verwendung der Prüfvorrichtung er
halten werden; und eine Steuereinheit zur Identifizierung ei
nes Bereichs mit hoher Ausfallhäufigkeit, in dem das Auftreten
des Öffnungsausfalls in einer Mehrzahl der Halbleiterwafer in
nerhalb einer Mehrzahl der kleinen Bereiche durch Bezugnahme
auf die Datenbank gefunden wird und zur relativen Verschiebung
der Ladungsteilchenbestrahlungseinheit und des Tisches, so daß
der Bereich mit hoher Ausfallhäufigkeit mit den Ladungsteil
chen in dem Halbleiterwafer bei der Prüfung bestrahlt wird.
Gemäß einem zwölften Aspekt der vorliegenden Erfindung umfaßt
die Vorrichtung gemäß einem siebten bis elften Aspekt eine
Mehrzahl von Löchern, die zu einer ersten Gruppe gehören und
eine Mehrzahl von Löchern, die zu einer zweiten Gruppe gehö
ren, welche sich voneinander unterscheiden bezüglich der In
tensität der Sekundärelektronen, die auf den Oberflächen der
Löcher durch Bestrahlen mit den Ladungsteilchen erzeugt werden
selbst dann, wenn kein Öffnungsausfall auftritt, und die Aus
fallbeurteilungseinheit besitzt eine Lochgruppierungseinheit
zur Gruppierung der Mehrzahl der Löcher, die in dem angegebe
nen kleinen Bereich enthalten sind, in die Löcher, die zu der
ersten Gruppe gehören und die Löcher, die zu der zweiten Grup
pe gehören.
Bevorzugte Ausgestaltungen der Erfindung sind in den Unteran
sprüchen angegeben.
Das Verfahren zur Prüfung einer Halbleitereinrichtung nach dem
ersten Aspekt der vorliegenden Erfindung gewährleistet eine
Verringerung der Zeit, die für die Prüfung gebraucht wird,
verglichen mit dem eingangs beschriebenen Halbleitereinrich
tungsprüfverfahren, das eine Fehlerprüfeinrichtung verwendet.
Desweiteren erhöht das Verfahren nach dem ersten Aspekt die
Prüfzuverlässigkeit verglichen mit dem eingangs beschriebenen
Halbleitereinrichtungsprüfverfahren, bei welchem beurteilt
wird, ob das Kontaktloch offen/nicht offen ist nur durch Mes
sung des Lochdurchmessers. Da die Prüfung nicht auf all den
Prüfbereichen durchgeführt wird, ist es desweiteren möglich,
die Zeit, die für die Prüfung gebraucht wird, zu reduzieren
verglichen mit dem Prüfverfahren, bei welchem die Prüfung auf
all den Prüfbereichen durchgeführt wird. Da die Prüfung immer
auf dem angegebenen kleinen Bereich durchgeführt wird, in dem
die Wahrscheinlichkeit eines Öffnungsausfalls des Kontaktlo
ches sehr groß ist, ist es überdies möglich, das Auftreten des
Öffnungsausfalles effizient zu erfassen.
In dem Verfahren nach dem zweiten Aspekt der vorliegenden Er
findung macht ein Bediener nichts, und nur die Prüfbereichbe
stimmungseinheit identifiziert automatisch den angegebenen
kleinen Bereich auf der Basis der Entwurfsdaten des Halblei
terwafers bei der Prüfung, um den zu prüfenden angegebenen
kleinen Bereich zu bestimmen. Deshalb ist es möglich, eine Au
tomatisierung der Prüfung zu erzielen und eine Gleichmäßigkeit
der Prüfgenauigkeit zu gewährleisten.
In dem Verfahren nach dem dritten Aspekt der vorliegenden Er
findung macht der Bediener nichts, und nur die Prüfbereichbe
stimmungseinheit bestimmt automatisch den angegebenen kleinen
Bereich auf der Basis der Fehlerverteilung, um den zu prüfen
den angegebenen kleinen Bereich zu bestimmen. Deshalb ist es
möglich, eine Automatisierung der Prüfung zu erzielen und eine
Gleichmäßigkeit der Prüfgenauigkeit zu gewährleisten. Durch
Bezugnahme auf die Fehlerverteilung, die von eigentlichen Pro
dukten erhalten wird, ist es überdies möglich, den angegebenen
kleinen Bereich mit Rücksicht auf die Gesamtheit der Aus
fallursachen einschließlich Probleme bei der Bearbeitung ge
nauso wie struktureller Probleme zu bestimmen.
In dem Verfahren nach dem vierten Aspekt der vorliegenden Er
findung, nachdem die Prüfung einer Mehrzahl der Halbleiterwa
fer beendet ist und entsprechende Prüfergebnisse der angegebe
nen kleinen Bereiche in der Datenbank gespeichert sind, wird
anstelle der gesamten angegebenen kleinen Bereiche nur jeder
der Bereiche mit hoher Ausfallhäufigkeit, in denen das Auftre
ten des Öffnungsausfalles in einer Mehrzahl der Halbleiterwa
fer gefunden wird, geprüft. Deshalb ist es möglich, die Zeit,
die für die Prüfung gebraucht wird zu reduzieren und ferner
die Effizienz der Prüfung zu erhöhen.
In dem Verfahren nach dem fünften Aspekt der vorliegenden Er
findung, nachdem die Prüfung einer Mehrzahl der Halbleiterwa
fer beendet ist und entsprechende Prüfergebnisse derselbigen
in der Datenbank gespeichert sind, wird anstelle der gesamten
angegebenen kleinen Bereiche nur jeder der Bereiche mit hoher
Ausfallhäufigkeit, in denen das Auftreten des Öffnungsausfal
les in einer Mehrzahl der Halbleiterwafer gefunden wird, ge
prüft. Deshalb ist es möglich, die Zeit, die für die Prüfung
gebraucht wird, weiter zu reduzieren und ferner die Effizienz
der Prüfung weiter zu erhöhen.
In dem Verfahren nach dem sechsten Aspekt der vorliegenden Er
findung ist es möglich, einen Prüffehler, der aufgrund eines
Unterschiedes der elektrischen Kapazitäten auftritt, zu ver
meiden, da die Prüfung an einer Gruppe von Löchern vorgenommen
werden kann, die mit den Abschnitten verbunden sind, deren
elektrische Kapazität gleich ist.
Die Vorrichtung zur Prüfung einer Halbleitereinrichtung nach
dem siebten Aspekt der vorliegenden Erfindung gewährleistet
eine Vereinfachung des Aufbaues und eine Verringerung der
Zeit, die für die Prüfung gebraucht wird verglichen mit der
nach dem Stand der Technik bekannten Halbleitereinrichtungs
prüfvorrichtung, welche eine Fehlerprüfeinrichtung verwendet.
Desweiteren erhöht die Vorrichtung nach dem siebten Aspekt die
Prüfzuverlässigkeit verglichen mit der nach dem Stand der
Technik bekannten Halbleitereinrichtungsprüfvorrichtung, wel
che nur aufgrund der Messung des Lochdurchmessers beurteilt,
ob das Kontaktloch offen/nicht offen ist. Da die Prüfung nicht
an all den Prüfbereichen vorgenommen wird, ist es ferner mög
lich, die Zeit zu reduzieren, die für die Prüfung notwendig
ist verglichen mit der Prüfvorrichtung, welche die Prüfung an
all den Prüfbereichen vornimmt. Da die Prüfung immer in dem
angegebenen kleinen Bereich durchgeführt wird, in dem die Mög
lichkeit des Öffnungsausfalles des Kontaktloches sehr groß
ist, ist es überdies möglich, das Auftreten des Öffnungsaus
falles effizient zu erfassen.
In der Vorrichtung nach dem achten Aspekt der vorliegenden Er
findung macht der Bediener nichts und nur die Prüfbereichbe
stimmungseinheit identifiziert automatisch den angegebenen
kleinen Bereich auf der Basis der Entwurfsdaten des Halblei
terwafers bei der Prüfung, um den angegebenen kleinen Bereich
bei der Prüfung zu bestimmen. Deshalb ist es möglich, eine Au
tomatisierung der Prüfung zu erzielen und eine Gleichmäßigkeit
der Prüfgenauigkeit zu gewährleisten.
In der Vorrichtung nach dem neunten Aspekt der vorliegenden
Erfindung macht der Bediener nichts und nur die Prüfbereichbe
stimmungseinheit identifiziert automatisch den angegebenen
kleinen Bereich auf der Basis der Fehlerverteilung, um den zu
prüfenden angegebenen kleinen Bereich zu bestimmen. Deshalb
ist es möglich, eine Automatisierung der Prüfung zu erzielen
und eine Gleichmäßigkeit der Prüfgenauigkeit zu gewährleisten.
Durch Bezugnahme auf die Fehlerverteilung, die von eigentli
chen Produkten erhalten wird, ist es für die Prüfbereichbe
stimmungseinheit überdies möglich, den angegebenen kleinen Be
reich mit Rücksicht auf die Gesamtheit der Ausfallursachen
einschließlich der Probleme bei der Bearbeitung genauso wie
struktureller Probleme zu bestimmen.
In der Vorrichtung nach dem zehnten Aspekt der vorliegenden
Erfindung kann die Steuereinheit den Bereich mit hoher Aus
fallhäufigkeit, in dem das Auftreten des Öffnungsausfalls in
einer Mehrzahl der Halbleiterwafer innerhalb der angegebenen
kleinen Bereiche gefunden wird, durch Bezugnahme auf die Da
tenbank identifizieren. Da, nachdem die Prüfung einer Mehrzahl
der Halbleiterwafer beendet ist und die Prüfergebnisse in der
Datenbank gespeichert sind, nur die Bereiche mit hoher Aus
fallhäufigkeit geprüft werden anstelle aller der angegebenen
kleinen Bereiche, so ist es ferner möglich, die Zeit zu redu
zieren, die für die Prüfung notwendig ist und desweiteren die
Effizienz der Prüfung zu erhöhen.
In der Vorrichtung nach dem elften Aspekt der vorliegenden Er
findung ist es möglich, die Zeit weiter zu verringern, die für
die Prüfung notwendig ist und desweiteren die Effizienz der
Prüfung zu erhöhen, da nur die Bereiche mit hoher Ausfallhäu
figkeit geprüft werden anstelle all der angegebenen kleinen
Bereiche, nachdem die Prüfung einer Mehrzahl der Halbleiterwa
fer beendet ist und die Prüfergebnisse davon in der Datenbank
gespeichert sind.
In der Vorrichtung nach dem zwölften Aspekt der vorliegenden
Erfindung kann die Prüfung der Löcher, die zu der ersten Grup
pe gehören und die Prüfung der Löcher, die zu der zweiten
Gruppe gehören, unabhängig voneinander durchgeführt werden und
es ist dabei möglich, den Prüfungsfehler, der aufgrund des Un
terschiedes der elektrischen Kapazitäten auftritt, zu vermei
den.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsformen der Erfindung
anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ist ein Blockschaltbild, das einen Aufbau
einer Vorrichtung zur Prüfung einer Halb
leitereinrichtung in Übereinstimmung mit
einer ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt;
Fig. 2 ist eine Draufsicht, die eine Waferober
fläche eines Halbleiterwafers zeigt;
Fig. 3 ist eine Draufsicht, die schematisch einen
Prüfbereich zeigt;
Fig. 4 ist ein Querschnitt, der eine Quer
schnittsstruktur des Prüfbereichs in Fig.
3 zeigt;
Fig. 5 ist ein Diagramm, das einen Intensitätsun
terschied der Sekundärelektronen zeigt,
der abhängig davon, ob ein Kontaktloch of
fen/nicht offen ist, hervorgerufen wird;
Fig. 6 ist ein Flußdiagramm, das zur Erklärung
eines Verfahrens zur Prüfung einer Halb
leitereinrichtung gemäß der ersten bevor
zugten Ausführungsform der vorliegenden
Erfindung verwendet wird;
Fig. 7 ist ein Blockschaltbild, das einen Aufbau
einer Vorrichtung zur Prüfung einer Halb
leitereinrichtung gemäß einer zweiten be
vorzugten Ausführungsform der vorliegenden
Erfindung zeigt;
Fig. 8 ist ein Flußdiagramm, das zur Erklärung
eines Verfahrens zur Bestimmung von m
Prüfbereichen in einem Verfahren zur Prü
fung einer Halbleitereinrichtung gemäß der
zweiten bevorzugten Ausführungsform der
vorliegenden Erfindung verwendet wird;
Fig. 9 ist ein Blockschaltbild, das einen Aufbau
einer Vorrichtung zur Prüfung einer Halb
leitereinrichtung gemäß einer dritten be
vorzugten Ausführungsform der vorliegenden
Erfindung zeigt;
Fig. 10 stellt ein FBM dar;
Fig. 11 stellt ein weiteres FBM dar;
Fig. 12 ist ein Flußdiagramm, das zur Erklärung
eines Verfahrens zur Bestimmung von m
Prüfbereichen in einem Verfahren zur Prü
fung einer Halbleitereinrichtung gemäß der
dritten bevorzugten Ausführungsform der
vorliegenden Erfindung verwendet wird;
Fig. 13 ist ein Querschnitt, der einen Teil einer
Struktur eines Prüfbereichs zeigt;
Fig. 14 ist ein Blockschaltbild, das einen Aufbau
einer Vorrichtung zur Prüfung einer Halb
leitereinrichtung gemäß einer vierten be
vorzugten Ausführungsform der vorliegenden
Erfindung zeigt;
Fig. 15 ist ein Flußdiagramm, das zur Erklärung
eines Verfahrens zur Beurteilung, ob ein
Kontaktloch offen/nicht offen ist durch
eine Sekundärelektronenintensitätsver
gleichseinheit verwendet wird in einem
Verfahren zur Prüfung einer Halbleiterein
richtung gemäß der vierten bevorzugten
Ausführungsform der vorliegenden Erfindung;
und
Fig. 16 ist eine Ansicht, die eine Vorrichtung zur
Prüfung einer Halbleitereinrichtung nach
dem Stand der Technik konzeptionell zeigt.
Fig. 1 ist ein Blockschaltbild, das einen Aufbau einer Vor
richtung zur Prüfung einer Halbleitereinrichtung gemäß der er
sten bevorzugten Ausführungsform der vorliegenden Erfindung
zeigt. Wie in Fig. 1 gezeigt, weist die Prüfvorrichtung für
eine Halbleitereinrichtung gemäß der ersten bevorzugten Aus
führungsform einen Wafertisch 2 mit einer Befestigungsoberflä
che auf, auf der ein zu prüfender Halbleiterwafer 1 befestigt
wird, eine mit dem Wafertisch 2 verbundene Tischantriebsein
heit 3, eine Bestrahlungseinheit mit einem Ladungsteilchen
strahl 4 wie zum Beispiel eine Elektronenkanone, die oberhalb
der Waferbefestigungsoberfläche des Wafertisches 2 angeordnet
ist, ein elektro-optisches System 11, das zwischen der Be
strahlungseinheit mit einem Ladungsteilchenstrahl 4 und dem
Wafertisch 2 angeordnet ist, eine Steuereinheit für den La
dungsteilchenstrahl 12 verbunden mit dem elektro-optischen Sy
stem 11, eine Sekundärelektronenerfassungseinheit 5, die in
der Nähe der Waferbefestigungsoberfläche des Wafertisches 2
angeordnet ist, einen Verstärker 7, der mit der Ausgabe der
Sekundärelektronenerfassungseinheit 5 verbunden ist, eine Se
kundärelektronenintensitätsvergleichseinheit 8, die mit einer
Ausgabe des Verstärkers 7 verbunden ist, eine Datenbank 9, die
mit einer Ausgabe der Sekundärelektronenintensitätsvergleich
seinheit 8 verbunden ist, einen Personalcomputer (PC) 10, der
mit einer Ausgabe der Datenbank 9 und einer Hauptsteuereinheit
6 verbunden ist, die mit der Ausgabe der Datenbank 9 und einer
Ausgabe des PCs 10 verbunden ist, dessen Ausgabe mit der
Tischantriebseinheit 3, der Bestrahlungseinheit mit einem La
dungsteilchenstrahl 4 und der Steuereinheit für den Ladungs
teilchenstrahl 12 verbunden ist, aufweist.
Fig. 2 ist ein Draufsicht, die eine Waferoberfläche des Halb
leiterwafers 1 zeigt. Die in Fig. 1 gezeigte Prüfvorrichtung
für eine Halbleitereinrichtung verwendet einen kleinen Be
reich, der durch Partitionierung der Waferoberfläche des Halb
leiterwafers 1 in eine Mehrzahl von Bereichen erhalten wird,
als eine Einheit des Prüfbereichs 15 und ob ein Kontaktloch
offen/nicht offen ist, wird für jeden Prüfbereich 15 geprüft.
Gewöhnlich ist eine Fläche eines Prüfbereichs 15 kleiner als
eine Fläche, die von einem der Chips, die die Waferoberfläche
bilden, besetzt wird.
Fig. 3 ist eine Draufsicht, die schematisch einen Prüfbereich
15 zeigt. Eine große Anzahl an Kontaktlöchern 16 ist in dem
Halbleiterwafer 1 gebildet, und eine Mehrzahl an Kontaktlö
chern 16 ist in jedem Prüfbereich 15 gebildet. In Fig. 3 sind
nur zwei repräsentative Kontaktlöcher 16a und 16b gezeigt. Die
jeweiligen Innenseiten der Kontaktlöcher 16a und 16b sind mit
Einschüben 17a und 17b gefüllt.
Fig. 4 ist ein Querschnitt, der eine Querschnittsstruktur des
Prüfbereichs 15 in Fig. 3 zeigt. Der Halbleiterwafer 1 weist
ein Halbleitersubstrat 18 und einen Zwischenschicht
isolierfilm 19, der auf einer oberen Oberfläche des Halblei
tersubstrats 18 gebildet ist, auf. Beide Kontaktlöcher sind so
gebildet, daß sie sich von einer oberen Oberfläche hin zur bo
denseitigen Oberfläche des Zwischenschichtisolierfilms 19 er
strecken. Eine bodenseitige Oberfläche des Kontaktloches 16a
erreicht die obere Oberfläche des Halbleitersubstrats 18 und
eine bodenseitige Oberfläche des Kontaktloches 16b erreicht
diese nicht. Mit anderen Worten ist das Kontaktloch 16a offen
und das Kontaktloch 16b ist wegen eines Öffnungsausfalles
nicht offen.
Werden die Kontaktlöcher 16a und 16b durch Bestrahlen mit ei
nem Ladungsteilchenstrahl B1, wie in Fig. 3 gezeigt, gescannt,
so erscheint in diesem Prüfbereich 15 ein Intensitätsunter
schied zwischen einem Sekundärelektron B2, das von einem Be
reich erzeugt wird, in dem das Kontaktloch 16a gebildet ist
und einem Sekundärelektron B2, das in einem Bereich erzeugt
wird, in dem das Kontaktloch 16b gebildet ist, wie in Fig. 5
gezeigt, welcher durch einen Potentialunterschied der Locho
berfläche oder dergleichen aufgrund eines Unterschieds in der
elektrischen Kapazität verursacht wird. Deshalb ermöglicht ei
ne Betrachtung der Helligkeit eines Sekundärelektronenbildes,
das durch den Intensitätsunterschied hervorgerufen wird, eine
Prüfung hinsichtlich der Frage, ob das Kontaktloch 16 of
fen/nicht offen ist.
Eine spezifische Diskussion bezüglich einer Funktionsweise der
Prüfvorrichtung für eine Halbleitereinrichtung, gezeigt in
Fig. 1, wird unten erläutert. Eine Mehrzahl von Halbleiterwa
fern derselben Art, die durch den gleichen Vorgang gebildet
sind (das heißt Halbleiterwafer mit der gleichen Struktur),
werden nacheinander zu der Prüfvorrichtung gebracht, wobei je
der der Halbleiterwafer der Reihenfolge nach geprüft wird.
Fig. 6 ist ein Flußdiagramm, das zur Erklärung eines Verfahrens
zur Prüfung einer Halbleitereinrichtung gemäß der ersten be
vorzugten Ausführungsform der vorliegenden Erfindung verwendet
wird. Zuerst wird der gegenwärtig zu prüfende Halbleiterwafer
1 (zur Vereinfachung der Diskussion wird dieser als "Wafer 1
bei der Prüfung" bezeichnet) in die Prüfvorrichtung gebracht
und auf einen vorbestimmten Bereich der Waferbefestigungsober
fläche des Wafertisches 2 ausgerichtet befestigt. Danach be
ginnt die Prüfung (Schritt SP11).
In der Prüfvorrichtung wird beurteilt, ob diese Prüfung des
Wafers 1 bei der Prüfung die vorbestimmte y-te Prüfung oder
mehr (danach y = 10 oder mehr nur als Beispiel) ist, mit anderen
Worten, ob neun oder mehr Halbleiterwafer der gleichen
Struktur bereits geprüft worden sind, bevor die Prüfung des
Wafers 1 bei der Prüfung beginnt (Schritt SP12).
Ist das Ergebnis der Auswertung in dem Schritt SP12 "Ja", so
wird in der Prüfvorrichtung eine Beurteilung gemacht, ob diese
Prüfung des Wafers 1 bei der Prüfung die 10 mal x-te (x: na
türliche Zahl) Prüfung (Schritt SP13) ist.
Ist das Beurteilungsergebnis in dem Schritt SP13 "Ja" oder ist
das Beurteilungsergebnis in dem Schritt SP12 "Nein", so werden
m zu prüfende Prüfbereiche 15 aus einer Mehrzahl von Prüfbe
reichen 15 auf der Waferoberfläche des Wafers 1 bei der Prü
fung (Schritt SP14) bestimmt. Die m Prüfbereiche 15 werden in
einen PC 10 von einem Bediener als Daten D50 eingegeben und
werden ferner von dem PC 10 in die Hauptsteuereinheit 6 als
Daten D6 eingegeben. Der Bediener gibt beliebige Bereiche, von
denen mit Berücksichtigung auf den Vorgang erwartet wird, daß
sie Kontaktlöcher 16 mit Öffnungsausfällen darin haben, als
die m Prüfbereiche 15 mit Bezug auf vorherige Prüfungsergeb
nisse oder dergleichen an. Zum Beispiel wird ein Bereich, in
dem die Kontaktlöcher 16 dicht gebildet sind, und ein Randab
schnitt des Halbleiterwafers 1 oder dergleichen angegeben.
Dem Schritt SP14 nachfolgend erfaßt die Prüfvorrichtung das
Sekundärelektron B2 durch Bestrahlung mit dem Ladungsteilchen
strahl B1 (Schritt SP16). Die genaue Funktionsweise ist wie
folgt. Die Hauptsteuereinheit 6 erzeugt ein Steuersignal S1,
basierend auf den Daten D6, und gibt diese in die Tischan
triebseinheit 3 ein, so daß einer der m Prüfbereiche 15 unmit
telbar unterhalb der Bestrahlungseinheit mit einem Ladungs
teilchenstrahl 4 positioniert ist. Die Tischantriebseinheit 3
treibt den Wafertisch 2 auf der Basis des Steuersignals S1.
Anstatt den Wafertisch 2 zu treiben, kann die Einheit 3 des
weiteren die Bestrahlungseinheit mit einem Ladungsteilchenstrahl
4 treiben. Mit anderen Worten, es ist nur notwendig,
den Wafertisch 2 relativ zu der Bestrahlungseinheit mit einem
Ladungsteilchenstrahl 4 zu bewegen. Danach gibt die Hauptsteu
ereinheit 6 ein Steuersignal S2 in die Bestrahlungseinheit mit
einem Ladungsteilchenstrahl 4 ein und die Bestrahlungseinheit
mit einem Ladungsteilchenstrahl 4 bestrahlt einen der Prüfbe
reiche 15 mit dem Ladungsteilchenstrahl B1 basierend auf dem
Steuersignal S2. Parallel zu diesem gibt die Hauptsteuerein
heit 6 ein Steuersignal S3 in die Steuereinheit für den La
dungsteilchenstrahl 12 ein und die Steuereinheit für den La
dungsteilchenstrahl 12 steuert einen Umlauf des Ladungsteil
chenstrahls B1 mit dem elektro-optischen System aufgrund des
Steuersignals S3. Danach erfaßt die Sekundärelektronenerfas
sungseinheit 5 das Sekundärelektron B2, welches durch Bestrah
len des Prüfbereichs 15 mit dem Ladungsteilchenstrahl B1 er
zeugt wurde, um das Sekundärelektronenbild des Prüfbereichs 15
zu erhalten.
Dem Schritt SP16 nachfolgend beurteilt die Prüfvorrichtung, ob
das Kontaktloch 16 offen/nicht offen (Schritt Sp17) ist. Die
genaue Funktionsweise ist wie folgt. Der Verstärker 7 ver
stärkt ein Erfassungsergebnis D1 des Sekundärelektrons B2
durch die Sekundärelektronenerfassungseinheit 5 und gibt ein
verstärktes Ergebnis D2 in die Sekundärelektronenintensitäts
vergleichseinheit 8 ein. Wie oben bereits diskutiert, ergibt
sich ein Intensitätsunterschied des Sekundärelektrons B2, das
durch Bestrahlen mit dem Ladungsteilchenstrahl B1 erzeugt wur
de, zwischen dem Kontaktloch 16a, welches offen ist und dem
Kontaktloch 16b, welches nicht offen ist. Die Sekundärelektro
nenintensitätsvergleichseinheit 8 konvertiert die Helligkeit
des Sekundärelektronenbildes in Zahlen oder Abstufungen und
vergleicht entsprechende Zahlen oder Abstufungen verhältnismä
ßig mit Bezug auf die Kontaktlöcher 16, um zu beurteilen, ob
die Kontaktlöcher 16, die in dem Prüfbereich 15 gebildet sind,
jeweils offen/nicht offen sind.
Dem Schritt SP17 nachfolgend registriert die Prüfvorrichtung
das Prüfergebnis des Prüfbereichs 15 und eine Prüfadresse in
Übereinstimmung miteinander auf der Datenbank 9 (Schritt
SP18). Desweiteren kann es einen Fall geben, bei dem die
Prüfvorrichtung ein Prüfbild des Prüfbereiches 15 in dem
Schritt SP16 erhält und das Prüfbild und die Prüfadresse in
Übereinstimmung miteinander in dem Schritt SP18 auf der Daten
bank 9 registriert. Diese Informationsabschnitte werden jedes
mal registriert und gespeichert, wenn die Prüfung an anderen
Prüfbereichen 15 des Wafers 1 bei der Prüfung oder eines ande
ren Halbleiterwafers 1 durchgeführt wird, und können aus der
Prüfvorrichtung durch den PC 10 als die Daten D4 nach außen
hin gebracht werden.
Ist das Beurteilungsergebnis in dem Schritt SP13 "Nein", so
werden in der Prüfvorrichtung n (< m) zu prüfende Prüfbereiche
15 aus den m Prüfbereichen 15 (Schritt SP15) bestimmt. Die ge
naue Funktionsweise ist wie folgt. Zuerst liest die Hauptsteu
ereinheit 6 die Information (besonders das Prüfergebnis und
die Prüfadresse) aus der Datenbank 9 als Daten D5 aus. Zu die
sem Zeitpunkt speichert die Datenbank 9 die Prüfergebnisse und
die Prüfadressen der m Prüfbereiche 15 für jeden von minde
stens neun Halbleiterwafern 1. Mit Bezug auf die Information
identifiziert die Hauptsteuereinheit 6 die n Prüfbereiche 15
mit der höchsten Frequenz, mit welcher der Öffnungsausfall der
Kontaktlöcher 16 (mit anderen Worten, Ausfall mit der höchsten
Häufigkeit) auf mindestens neun Halbleiterwafern aus den m
Prüfbereichen 15 auftritt. Nachdem der Schritt SP15 beendet
ist, wird in den Schritten SP16 bis SP18 die obige Prüfung der
n Prüfbereiche 15 durchgeführt und die Information wird in der
Datenbank 9 gespeichert.
Desweiteren kann es einen anderen Fall geben, bei welchem die
Datenbank 9 von dem Aufbau der Fig. 1 entfernt ist und die
Schritte SP12, SP13 und SP14 aus dem Flußdiagramm der Fig. 6
weggelassen werden. Dies gilt ebenso für die zweite bis vierte
bevorzugte Ausführungsform, die später diskutiert werden. In
diesem Fall wird der Schritt SP11 von dem Schritt SP14 ge
folgt.
Desweiteren kann es einen weiteren Fall geben, bei welchem der
PC 10 von dem Aufbau in Fig. 1 entfernt ist und der Schritt
SP14 in dem Flußdiagramm der Fig. 6 weggelassen wird. In die
sem Fall, wenn das Auswerteergebnis in dem Schritt SP13 "Ja"
ist, so wird die Prüfung für all die Prüfbereiche 15 auf der
Waferoberfläche des Wafers 1 bei der Prüfung durchgeführt.
Auf diese Weise gewährt das Verfahren zur und eine Vorrichtung
für die Prüfung einer Halbleitereinrichtung gemäß der ersten
bevorzugten Ausführungsform eine Vereinfachung des Aufbaues
und die Verringerung der Zeit, die für die Prüfung benötigt
wird verglichen mit dem nach dem Stand der Technik üblichen
Verfahren zur und einer Einrichtung für die Prüfung einer
Halbleitereinrichtung, die von der Fehlerprüfeinrichtung Ge
brauch macht und ferner die Zuverlässigkeit erhöht verglichen
mit dem nach dem Stand der Technik üblichen Verfahren zur und
Vorrichtung für die Prüfung einer Halbleitereinrichtung, wobei
nur durch Messen des Lochdurchmessers beurteilt wird, ob das
Kontaktloch offen/nicht offen ist. Da nicht alle Prüfbereiche
auf der Waferoberfläche geprüft werden, ist es ferner möglich,
die Zeit, die für die Prüfung benötigt wird, zu reduzieren
verglichen mit einem Fall, bei dem alle Prüfbereiche geprüft
werden. Überdies ist es möglich, die Häufigkeit eines Öff
nungsausfalls effizient zu erfassen, da die angegebenen m
Prüfbereiche, bei denen Öffnungsausfälle der Kontaktlöcher zu
erwarten sind, geprüft werden.
Nachdem die Prüfung einer vorbestimmten Anzahl von Halbleiter
wafern oder mehr beendet ist und entsprechende Prüfergebnisse
und Prüfadressen der m Prüfbereiche zu einem gewissen Grad in
der Datenbank gespeichert sind, werden anstelle aller m Prüf
bereiche nur die n Prüfbereiche mit der höchsten Frequenz, mit
welcher der Öffnungsausfall der Kontaktlöcher in einer Mehr
zahl von Halbleiterwafern auftritt, geprüft. Deshalb ist es
ferner möglich, die Zeit, die für die Prüfung benötigt wird,
zu reduzieren und ferner die Prüfeffizienz zu erhöhen.
Fig. 7 ist ein Blockschaltbild, das einen Aufbau einer Vor
richtung zur Prüfung einer Halbleitereinrichtung gemäß der
zweiten bevorzugten Ausführungsform der vorliegenden Erfindung
zeigt. Die Prüfvorrichtung für eine Halbleitereinrichtung ge
mäß der zweiten bevorzugten Ausführungsform, gezeigt in Fig.
7, weist einen Grundaufbau der Prüfvorrichtung für eine Halb
leitereinrichtung der ersten bevorzugten Ausführungsform, ge
zeigt in Fig. 1, auf und weist desweiteren eine Prüfadressen
bestimmungseinheit 20, die mit einer Eingabe der Hauptsteuer
einheit 6 verbunden ist und eine CAD-Datenspeichereinheit 21
mit einer Ausgabe, die mit einer Eingabe der Prüfadressenbe
stimmungseinheit 20 verbunden ist. Die CAD-
Datenspeichereinheit 21 speichert im voraus CAD-Daten D10,
welche Entwurfsdaten des Halbleiterwafers 1 sind.
In dem obigen Prüfverfahren einer Halbleitereinrichtung der
ersten bevorzugten Ausführungsform teilt der Bediener die m
Prüfbereiche 15 der Hauptsteuereinheit 6 durch den PC 10 in
dem y-ten Schritt SP14 mit. Im Gegensatz dazu wird das folgen
de Verfahren verwendet, um die m Prüfbereiche 15 in dem
Prüfverfahren einer Halbleitereinrichtung nach der zweiten be
vorzugten Ausführungsform zu bestimmen, anstelle der Ausfüh
rung des Schrittes SP14.
Fig. 8 ist ein Flußdiagramm, das zur Erklärung eines Verfah
rens zur Bestimmung der m Prüfbereiche 15 in dem Verfahren zur
Prüfung einer Halbleitereinrichtung nach der zweiten bevorzug
ten Ausführungsform der vorliegenden Erfindung verwendet wird.
Zuerst liest die Prüfadressenbestimmungseinheit 20 die CAD-
Daten D10 aus der CAD-Datenspeichereinheit 21 (Schritt SP21)
aus. Danach nimmt die Prüfadressenbestimmungseinheit 20 Daten
betreffend der Abschnitte, in denen Kontaktlöcher 16 gebildet
sind, aus den ausgelesenen CAD-Daten D10 (Schritt SP22) her
aus.
Als nächstes wählt die Prüfadressenbestimmungseinheit 20 einen
Abschnitt, in dem der Öffnungsausfall strukturbedingt häufiger
auftritt, bezogen auf die Information, die in dem Schritt SP22
gewonnen wurde. Die genaue Funktionsweise ist wie folgt. Zu
erst nimmt die Prüfadressenbestimmungseinheit 20 m1 Prüfberei
che 15 aus einer Mehrzahl von Prüfbereichen 15 auf der Wafer
oberfläche in einer Reihenfolge mit zunehmendem Lochdurchmes
ser der Kontaktlöcher 16, die in den Prüfbereichen 15 gebildet
sind (Schritt SP23), heraus. Nachfolgend nimmt die Prüfadres
senbestimmungseinheit 20 m2 Prüfbereiche 15 aus einer Mehrzahl
von Prüfbereichen 15 auf der Waferoberfläche in einer Reihen
folge mit abnehmender Dichte der Kontaktlöcher 16, die in den
Prüfbereichen 15 gebildet sind (Schritt SP24), heraus. Die
Dichte der Kontaktlöcher 16 wird durch Abzählen der Anzahl der
pro Flächeneinheit gebildeten Kontaktlöcher 16 erhalten. Da
nach nimmt die Prüfadressenbestimmungseinheit 20 m3 Prüfberei
che 15 aus einer Mehrzahl von Prüfbereichen 15 auf der Wafer
oberfläche in einer Reihenfolge mit abnehmender Tiefe der Kon
taktlöcher 16, die in den Prüfbereichen 15 gebildet sind
(Schritt SP25), heraus.
Dem Schritt SP25 nachfolgend bestimmt die Prüfadressenbestim
mungseinheit 20 die Werte m1, m2 und m3 so, daß die Beziehung
m1 + m2 + m3 = m erfüllt wird, um die m Prüfbereiche 15 zu bestimmen
(Schritt SP26). Die Prüfadressenbestimmungseinheit 20
gibt die jeweiligen Adreßdaten A1 der m Prüfbereiche 15, die
auf diese Weise bestimmt wurden, in die Hauptsteuereinheit 6
ein.
In dem Verfahren zur und der Vorrichtung für die Prüfung einer
Halbleitereinrichtung gemäß der zweiten bevorzugten Ausfüh
rungsform, teilt der Bediener der Prüfvorrichtung nichts mit,
um die m zu prüfenden Prüfbereiche zu bestimmen, jedoch iden
tifiziert die Prüfvorrichtung automatisch die m Prüfbereiche
aufgrund der Entwurfsdaten des Halbleiterwafers bei der Prü
fung. Deshalb ist es möglich, eine Automatisierung der Prüfung
zu erzielen und eine Gleichmäßigkeit der Prüfgenauigkeit zu
gewährleisten.
Fig. 9 ist ein Blockschaltbild, das einen Aufbau einer Vor
richtung für die Prüfung einer Halbleitereinrichtung gemäß der
dritten bevorzugten Ausführungsform der vorliegenden Erfindung
zeigt. Die Prüfvorrichtung für eine Halbleitereinrichtung ge
mäß der dritten bevorzugten Ausführungsform, gezeigt in Fig.
9, weist einen Grundaufbau der Prüfvorrichtung für eine Halb
leitereinrichtung gemäß der ersten bevorzugten Ausführungs
form, gezeigt in Fig. 1, auf und weist desweiteren eine
Prüfadressenbestimmungseinheit 30 mit einer Ausgabe, die mit
der Eingabe der Hauptsteuereinheit 6 verbunden ist, und eine
FBM (Fail Bit Map) -Datenspeichereinheit 31 mit einer Ausgabe,
die mit einer Eingabe der Prüfadressenbestimmungseinheit 30
verbunden ist, auf. Die FBM-Datenspeichereinheit 31 speichert
im voraus eine Mehrzahl der FBM-Daten D11, die eine Fehlerver
teilung auf der Waferoberfläche anzeigen, die von einer Mehr
zahl von Produkten erhalten wird, die bereits hergestellt sind
durch Verwendung von Chips, die von anderen Halbleiterwafern
mit der gleichen Struktur wie der Wafer 1 bei der Prüfung er
halten wurden. Zum Beispiel werden die FBM-Daten D11 der zehn
letzten FBMs gespeichert.
Fig. 10 und 11 stellen zwei verschiedene FBMs 32a und 32b
dar. In den FBMs 32a und 32b ist eine Mehrzahl von virtuellen
Chips 33 in der gleichen Anordnung wie die Chipanordnung auf
der Waferoberfläche des Halbleiterwafers 1 gebildet. Einige
der virtuellen Chips 33, die denjenigen Chips entsprechen, die
angeblich fehlerhaft sind aufgrund des Öffnungsausfalls des
Kontaktloches, wie zum Beispiel ein Kontaktausfall eines Drah
tes, werden als fehlerhafte Chips 34 dargestellt, so daß sie
von den anderen virtuellen Chips 33 unterscheidbar sind. Zum
Beispiel sind in dem FBM 32a drei fehlerhafte Chips 34a, 34b
und 34c als fehlerhafte Chips 34 gezeigt und in dem FBM 32b
sind drei fehlerhafte Chips 34a, 34b und 34d als fehlerhafte
Chips 34 gezeigt.
In dem Verfahren zur Prüfung einer Halbleitereinrichtung gemäß
der ersten bevorzugten Ausführungsform teilt der Bediener die
m Prüfbereiche 15 der Hauptsteuereinheit 6 durch den PC 10 in
dem Schritt SP14 mit. Im Gegensatz dazu wird das folgende Ver
fahren zur Bestimmung der m Prüfbereiche 15, anstelle der Aus
führung des Schrittes SP14, in dem Verfahren zur Prüfung einer
Halbleitereinrichtung gemäß der dritten bevorzugten Ausfüh
rungsform verwendet.
Fig. 12 ist ein Flußdiagramm, das zur Erklärung des Verfah
rens zur Bestimmung der m Prüfbereiche 15 in dem Verfahren zur
Prüfung einer Halbleitereinrichtung gemäß der dritten bevor
zugten Ausführungsform verwendet wird. Zuerst liest die
Prüfadressenbestimmungseinheit 30 eine Mehrzahl der FBM-Daten
D11, die in der FBM-Datenspeichereinheit 31 gespeichert sind
(Schritt SP31), ein. Nachfolgend nimmt die Prüfadressenbestim
mungseinheit 30 die Adressen der fehlerhaften Chips 34 für je
des der FBM-Daten D11 (Schritt SP32) heraus.
Als nächstes identifiziert die Prüfadressenbestimmungseinheit
30 einen oder eine Mehrzahl der fehlerhaften Chips 34, geord
net nach abnehmender Vorkommenshäufigkeit in einer Mehrzahl
der FBMs 32, aus einer Mehrzahl der fehlerhaften Chips 34, in
dem Bezug auf die Adressen genommen wird, die in dem Schritt
SP32 für jedes der FBMs 32 herausgenommen wurden. Als Beispiel
werden in den Beispielen der Fig. 10 und 11 fehlerhafte
Chips 34a und 34b in beiden FBMs 32a und 32b gefunden und die
fehlerhaften Chips 34c und 34d werden nicht in beiden FBMs 32a
und 32b gefunden. Danach bestimmt die Prüfadressenbestimmungs
einheit 30 die m Prüfbereiche 15, die den identifizierten feh
lerhaften Chips 34 entsprechen (Schritt SP33). Anschließend
gibt die Prüfadressenbestimmungseinheit 30 die Adressendaten
A2 von jedem der m Prüfbereiche 15, die auf diese Weise be
stimmt wurden, in die Hauptsteuereinheit 6 ein.
Auf diese Weise wird mit dem Verfahren zur und der Vorrichtung
für die Prüfung einer Halbleitereinrichtung gemäß der dritten
bevorzugten Ausführungsform der folgende Effekte als auch der,
der durch das Verfahren zur und der Vorrichtung für die Prü
fung einer Halbleitereinrichtung gemäß der zweiten bevorzugten
Ausführungsform erhalten wird, erzielt. Genauer gesagt, mit
Bezug auf die FBMs, die von eigentlichen Produkten erhalten
werden, ist es möglich, die m Prüfbereiche mit Rücksicht auf
die Gesamtheit der Ausfallursachen einschließlich Probleme mit
der Bearbeitung als auch strukturelle Probleme zu bestimmen.
Fig. 13 ist ein Querschnitt, der einen Abschnitt einer Struk
tur eines Prüfbereiches 15 zeigt. In dem Zwischenschichtiso
lierfilm 19 sind Drähte 42c und 42d als Drähte in einer ersten
Schicht gebildet und Drähte 42a und 42b als Drähte einer zwei
ten Schicht gebildet. Jedes der Drähte 42a bis 42d erstreckt
sich entlang einer Richtung rechtwinklig zur Papierebene. In
einer oberen Oberfläche des Zwischenschichtisolierfilms 19
sind Kontaktlöcher 16a bis 16d, deren Inneres mit Einschüben
17a bis 17d gefüllt ist, gebildet und mit den Drähten 42a bis
42d verbunden. Die Drähte 42a und 42b und die Drähte 42c und
42d sind bezüglich ihrer strukturellen Elemente wie Breite,
Länge und Höhe gleich und die Drähte 42a und 42b und die Dräh
te 42c und 42d sind voneinander verschieden. Die Drähte 42a
bis 42d verwenden das gleiche Material. Wenn jedes der Drähte
42a und 42b eine elektrische Kapazität C1 hat, so hat deshalb
mit dieser Annahme jedes der Drähte 42c und 42d eine elektri
sche Kapazität C2, die von der elektrischen Kapazität C1 ver
schieden ist. Obwohl nur die vier Kontaktlöcher 16a bis 16d in
Fig. 13 gezeigt sind, so gibt es Kontaktlöcher mit der glei
chen Struktur wie das Kontaktloch 16a (auch als "erstes Kon
taktloch" der Einfachheit halber für die Beschreibung ge
nannt), die mit dem Draht 42a in einer Ebene oberhalb oder un
terhalb der Papierebene verbunden sind und Kontaktlöcher
("zweite Kontaktlöcher"), die mit dem Halbleitersubstrat 18
verbunden sind, und ähnliche.
Betrachtet man nun einen Fall, bei dem ein Sekundärelektronen
bild eines Abschnittes betrachtet wird, in dem die Kontaktlö
cher 16b und 16c gebildet sind, nachdem der Prüfbereich 15 in
Fig. 13 mit dem Ladungsteilchenstrahl B1 bestrahlt ist. Wie
oben erwähnt, hat der Draht 42b die elektrische Kapazität C1
und der Draht 42c die elektrische Kapazität C2. Da die Drähte
42b und 42c voneinander verschieden sind bezüglich ihrer elek
trischen Kapazität, so sind die Kontaktlöcher 16b und 16c nach
Bestrahlung mit dem Ladungsteilchenstrahl B1 voneinander ver
schieden bezüglich ihrer Oberflächenpotentiale und als ein Er
gebnis sind die Sekundärelektronen B2, die von den Oberflächen
der Kontaktlöcher 16b und 16c entladen wurden, bezüglich ihrer
Intensität voneinander unterschiedlich. Mit dem Intensitätsun
terschied der Sekundärelektronen kommt deshalb bei der Beur
teilung heraus, daß eines der Kontaktlöcher 16b und 16c einen
Öffnungsausfall aufweist, obwohl beide der Kontaktlöcher 16b
und 16c keinen Öffnungsausfall, wie in Fig. 13 gezeigt, aufweist.
Die vierte bevorzugte Ausführungsform schlägt ein Ver
fahren zur und eine Vorrichtung für die Prüfung einer Halblei
tervorrichtung vor, welche diesen Prüffehler vermeidet.
Fig. 14 ist ein Blockschaltbild, das einen Aufbau einer Vor
richtung zur Prüfung einer Halbleitereinrichtung gemäß der
vierten bevorzugten Ausführungsform der vorliegenden Erfindung
zeigt. Wie in Fig. 14 gezeigt, weist die Prüfvorrichtung ei
ner Halbleitereinrichtung gemäß der vierten bevorzugten Aus
führungsform einen Grundaufbau der Prüfvorrichtung einer Halb
leitereinrichtung gemäß der ersten bevorzugten Ausführungs
form, gezeigt in Fig. 1, auf und weist ferner eine Prüfgrup
pierungseinheit 40 mit einer Ausgabe, die mit einer Eingabe
der Sekundärelektronenintensitätsvergleichseinheit 8 verbunden
ist und eine CAD-Datenspeichereinheit 41 mit einer Ausgabe,
die mit einer Eingabe der Prüfgruppierungseinheit 40 verbunden
ist, auf. Die CAD-Datenspeichereinheit 41 speichert im voraus
CAD-Daten D12, welche gleich den Entwurfsdaten des Halbleiter
wafers 1 sind.
Fig. 15 ist ein Flußdiagramm, daß zur Erklärung eines Verfah
rens verwendet wird, um durch eine Sekundärelektronenintensi
tätsvergleichseinheit 8 in dem Verfahren zur Prüfung einer
Halbleitereinrichtung gemäß der vierten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung zu beurteilen, ob ein
Kontaktloch 16 offen/nicht offen ist. Zuerst fängt die Sekun
därelektronenintensitätsvergleichseinheit ein Prüfbild ein
(Schritt SP41). Genauer, das verstärkte Ergebnis D2 wird von
dem Verstärker 7 an die Sekundärelektronenintensitätsver
gleichseinheit 8 eingegeben. Nachfolgend liest die Prüfgrup
pierungseinheit 40 die CAD-Daten an der gleichen Stelle wie
das Prüfbild (das heißt CAD-Daten, die dem gegenwärtigen Prüf
bereich 15 entsprechen) aus den CAD-Daten D12, die in der CAD-
Datenspeichereinheit 41 gespeichert sind (Schritt SP42).
Als nächstes gruppiert die Prüfgruppierungseinheit 40 eine
Mehrzahl der Kontaktlöcher 16, die in den CAD-Daten 12 enthal
ten sind und die in dem Schritt SP42 ausgelesen wurden, in ei
ne Mehrzahl von Gruppen abhängig von der elektrischen Kapazi
tät in Abschnitten, mit welchen die Kontaktlöcher 16 verbunden
sind. Genauer werden die folgenden Schritte SP43 bis SP46 aus
geführt. Zuerst nimmt die Prüfgruppiereinheit 40 willkürlich
zwei Kontaktlöcher 16 aus den CAD-Daten 12, die in dem Schritt
SP42 ausgelesen wurden, heraus (Schritt SP43).
Die Prüfgruppierungseinheit 40 beurteilt, ob die zwei Kontakt
löcher 16, die in dem Schritt SP43 herausgenommen wurden, ver
bunden sind mit dem gleichen Abschnitt mit Bezug auf die CAD-
Daten 12, die in dem Schritt SP42 ausgelesen wurden (Schritt
SP44). Betrachtet man zum Beispiel einen Fall, bei welchem die
Prüfgruppierungseinheit 40 das Kontaktloch 16a der Fig. 13
und das erste Kontaktloch in dem Schritt SP43 herausnimmt. In
diesem Fall, da beide Kontaktlöcher mit den Drähten 42a ver
bunden sind, lautet das Auswerteergebnis der Prüfgruppierungs
einheit 40 in dem Schritt SP44 "Ja". Betrachtet man auf der
anderen Seite einen Fall, bei welchem die Prüfgruppierungsein
heit 40 das Kontaktloch 16a der Fig. 13 und das zweite Kon
taktloch in dem Schritt SP43 herausnimmt. In diesem Fall ist
das Kontaktloch 16a mit dem Draht 42a verbunden und zugleich
ist das zweite Kontaktloch mit dem Halbleitersubstrat 18 ver
bunden. Deshalb lautet das Auswerteergebnis der Prüfgruppie
rungseinheit 40 in dem Schritt SP44 "Nein".
Lautet das Auswerteergebnis in dem Schritt SP44 "Nein", so be
urteilt die Prüfgruppierungseinheit 40, ob die Abschnitte, mit
denen die Kontaktlöcher 16 verbunden sind, die gleichen struk
turellen Elemente (Länge, Breite, Höhe oder dergleichen, falls
der Abschnitt gleich dem Draht 42 ist) mit Bezug auf die CAD-
Daten D12, die in dem Schritt SP42 ausgelesen wurden, aufwei
sen (Schritt SP45). Betrachtet man zum Beispiel einen Fall,
bei dem die Prüfgruppierungseinheit 40 die Kontaktlöcher 16a
und 16b der Fig. 13 in dem Schritt SP43 herausnimmt. In die
sem Fall, da die Drähte 43a und 42b, mit denen die Kontaktlö
cher 16a und 16b verbunden sind, die gleichen strukturellen
Elemente aufweisen, so lautet das Beurteilungsergebnis der
Prüfgruppierungseinheit 40 in dem Schritt SP45 "Ja". Betrach
tet man auf der anderen Seite einen weiteren Fall, bei welchem
die Prüfgruppierungseinheit 40 die Kontaktlöcher 16a und 16c
der Fig. 13 in dem Schritt SP43 herausnimmt. In diesem Fall,
da die Drähte 42a und 42c, mit denen die Kontaktlöcher 16a und
16c verbunden sind, verschiedene strukturelle Elemente aufwei
sen, so lautet das Beurteilungsergebnis der Prüfgruppierungs
einheit 40 in dem Schritt SP45 "Nein".
Ist das Beurteilungsergebnis in dem Schritt SP45 "Ja", so be
urteilt die Prüfgruppierungseinheit 40, ob die Drähte 42, mit
denen die Kontaktlöcher 16 verbunden sind, das gleiche Materi
al mit Bezug auf die CAD-Daten D12 aufweisen, die in dem
Schritt SP42 ausgelesen wurden (Schritt SP46). Betrachtet man
zum Beispiel einen Fall, bei welchem die Prüfgruppierungsein
heit 40 die Kontaktlöcher 16c und 16d der Fig. 13 in dem
Schritt SP43 herausnimmt. In diesem Fall, da die Drähte 42c
und 42d, mit denen die Kontaktlöcher 16c und 16d verbunden
sind, das gleiche Material aufweisen, so lautet das Beurtei
lungsergebnis der Prüfgruppierungseinheit 40 in dem Schritt
SP46 "Ja".
Ist das Beurteilungsergebnis in dem Schritt SP44 "Ja" oder das
in dem Schritt SP46 "Ja", so sind die elektrischen Kapazitäten
in den Abschnitten, mit denen die zwei Kontaktlöcher 16 ver
bunden sind, die in dem Schritt SP43 herausgenommen wurden,
gleich. Ist auf der anderen Seite das Beurteilungsergebnis in
den Schritten SP45 und SP46 "Nein", so sind die elektrischen
Kapazitäten in den Abschnitten, mit denen die zwei Kontaktlö
cher 16 verbunden sind, die in dem Schritt SP43 herausgenommen
wurden, voneinander verschieden. In diesem Fall, zurück zu dem
Schritt SP43, werden wieder zwei weitere Kontaktlöcher 16 her
ausgenommen und die obigen Vorgänge werden wiederholt.
Die Prüfgruppierungseinheit 40 führt wiederholt die Vorgänge
der Schritte SP43 bis SP44 aus, bis alle Kontaktlöcher 16, die
in den CAD-Daten D12 enthalten sind, die in dem Schritt SP42
ausgelesen wurden, in beliebige Gruppen abhängig von der elek
trischen Kapazität an den Abschnitten, mit denen die Kontakt
löcher 16 verbunden sind, gruppiert sind. Das Gruppierergebnis
der Kontaktlöcher 16, durchgeführt von der Prüfgruppierungs
einheit 40, wird in die Sekundärelektronenintensitätsver
gleichseinheit 8 als Daten A3 eingegeben.
Die Sekundärelektronenintensitätsvergleichseinheit 8 ver
gleicht die Intensität der Sekundärelektronen B2 mit der Grup
pe der Kontaktlöcher 16 auf der Basis der Daten A3 für alle
Kontaktlöcher 16, die in dem verstärkten Ergebnis D2, das von
dem Verstärker 7 eingegeben wurde (Schritt SP47), enthalten
sind, um zu beurteilen, ob die Kontaktlöcher 16 offen/nicht
offen sind (Schritt SP48).
In dem Verfahren zur und der Vorrichtung für die Prüfung einer
Halbleitereinrichtung gemäß der vierten bevorzugten Ausfüh
rungsform beurteilt auf diese Weise die Sekundärelektronenin
tensitätsvergleichseinheit, ob die Kontaktlöcher offen/nicht
offen sind, auf der Basis des Gruppierergebnisses der Prüf
gruppierungseinheit nach der Gruppe der Kontaktlöcher, welche
mit den Abschnitten mit der gleichen elektrischen Kapazität
verbunden sind. Deshalb ist es möglich, den Prüffehler auf
grund des Unterschiedes der elektrischen Kapazitäten an den
Bereichen, mit denen die Kontaktlöcher verbunden sind, zu ver
meiden und die Prüfgenauigkeit zu verbessern.
Claims (12)
1. Verfahren zur Prüfung einer Halbleitereinrichtung, bei
dem einer der Halbleiterwafer (1), von denen jeder mit einer
Mehrzahl von Löchern (16) versehen ist, auf einem Tisch (2)
als ein Halbleiterwafer bei der Prüfung befestigt ist, wobei
kleine Bereiche, die durch Partitionierung einer Waferoberflä
che des Halbleiterwafers (1) bei der Prüfung in eine Mehrzahl
von Bereichen erhalten werden, als Prüfbereiche (15) definiert
sind, und jeder der Prüfbereiche (15) mit Ladungsteilchen (B1)
von einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl
(4) bestrahlt wird und ein Sekundärelektronenbild betrachtet
wird, das durch Bestrahlung mit den Ladungsteilchen (B1) er
halten wird, um zu prüfen, ob ein Öffnungsausfall in den Lö
chern (16) innerhalb jeder der kleinen Bereiche auftritt, wo
bei das Verfahren die Schritte aufweist:
- a) Eingeben von Positionsdaten (D6) von mindestens einem an gegebenen kleinen Bereich in eine Steuereinheit (6), wobei der mindestens eine angegebene kleine Bereich eine Wahrscheinlich keit besitzt, einen Öffnungsausfall aufzuweisen, die größer ist als bei den anderen der kleinen Bereiche auf der Wafer oberfläche; und
- b) Prüfen, ob der Öffnungsausfall in dem mindestens einen an gegebenen kleinen Bereiche auftritt, während die Steuereinheit (6) die Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) und den Tisch (2) aufgrund der Positionsdaten (D6) relativ verschiebt, so daß der mindestens eine angegebene kleine Be reich mit den Ladungsteilchen (B1) bestrahlt wird.
2. Verfahren nach Anspruch 1, bei dem der Schritt (a) die
Schritte:
- 1. (a-1) Eingeben von Entwurfsdaten (D10) des Halbleiterwafers (1) in eine Prüfbereichsbestimmungseinheit (20); und
- 2. (a-2) Identifizierung des mindestens einen angegebenen kleinen Bereichs aufgrund der Entwurfsdaten (D10) durch die Prüfbe reichsbestimmungseinheit (20),
3. Verfahren nach Anspruch 1, bei dem der Schritt (a) die
Schritte:
- 1. (a-1) Eingeben einer Fehlerverteilung (D11) auf der Waferober fläche, die von einer Mehrzahl von Produkten erhalten wird, die bereits hergestellt sind durch Verwendung von Chips, die von anderen Halbleiterwafern (1) mit der gleichen Struktur wie der Halbleiterwafer (1) bei der Prüfung erhalten wurden, in eine Prüfbereichsbestimmungseinheit (30); und
- 2. (a-2) Identifizierung eines angegebenen Bereichs auf der Wa feroberfläche, welcher aufgrund der Fehlerverteilung (D11) wahrscheinlich einen Fehler aufweist, durch die Prüfbereichs bestimmungseinheit (30), um den kleinen Bereich entsprechend dem angegebenen Bereich als der angegebene kleine Bereich zu bestimmen;
4. Verfahren nach Anspruch 1, bei dem der mindestens eine
angegebene kleine Bereich eine Mehrzahl von angegebenen klei
nen Bereichen einschließt, und das Verfahren desweiteren die
Schritte aufweist:
- a) Speichern der Prüfergebnisse (D3) in eine Datenbank (9), die durch das Prüfverfahren erhalten wurden; und
- b) Identifizierung eines Bereichs mit hoher Ausfallhäufig keit, in dem der Öffnungsausfall in einer Mehrzahl von angege benen kleinen Bereichen in dem Halbleiterwafer (1) häufig auf tritt und zugleich die Steuereinheit (6) auf die Datenbank (9) zugreift, und wobei die Prüfung, ob der Öffnungsausfall auf tritt, nur in dem Bereich mit hoher Ausfallhäufigkeit in dem Schritt (b) durchgeführt wird.
5. Verfahren zur Prüfung einer Halbleitereinrichtung, bei
dem einer der Halbleiterwafer (1), von denen jeder mit einer
Mehrzahl von Löchern (16) versehen ist, auf einem Tisch (2)
als ein Halbleiterwafer bei der Prüfung befestigt ist, wobei
kleine Bereiche, die durch Partitionierung einer Waferoberflä
che des Halbleiterwafers (1) bei der Prüfung in eine Mehrzahl
von Bereichen erhalten werden, als Prüfbereiche (15) definiert
sind, und jeder der Prüfbereiche (15) mit Ladungsteilchen (B1)
von einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl
bestrahlt wird und ein Sekundärelektronenbild betrachtet wird,
das durch Bestrahlung mit den Ladungsteilchen (B1) erhalten
wird, um zu prüfen, ob ein Öffnungsausfall in den Löchern (16)
innerhalb jeder der kleinen Bereiche auftritt,
und das Verfahren die Schritte aufweist:
- a) Speichern der Prüfergebnisse (D3), die durch das Prüfver fahren erhalten werden, in einer Datenbank (9);
- b) Identifizierung eines Bereichs mit hoher Ausfallhäufig keit, in dem der Öffnungsausfall in einer Mehrzahl von kleinen Bereichen in dem Halbleiterwafer (1) häufig auftritt, während eine Steuereinheit (6) auf die Datenbank (9) zugreift; und
- c) Prüfen, ob der Öffnungsausfall in dem Bereich mit hoher Ausfallhäufigkeit auftritt, während die Steuereinheit (6) die Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) und den Tisch (2) relativ verschiebt, so daß der Bereich mit hoher Ausfallhäufigkeit mit den Ladungsteilchen (B1) in dem Halblei terwafer (1) bei der Prüfung bestrahlt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die
Mehrzahl der Löcher (16) eine Mehrzahl der Löcher (16a, 16b),
die zu einer ersten Gruppe gehören und eine Mehrzahl der Lö
cher (16c, 16d), die zu einer zweiten Gruppe gehören, ein
schließt, welche voneinander unterschiedlich sind bezüglich
der Intensität der Sekundärelektronen (B2), die auf den Ober
flächen der Löcher (16) durch Bestrahlen mit den Ladungsteilchen
(B1) selbst dann erzeugt werden, wenn kein Öffnungsaus
fall auftritt und
der Schritt (b) die Schritte umfaßt:
- 1. (b-1) Gruppieren der Mehrzahl der Löcher (16), die in dem min destens einen angegebenen kleinen Bereich enthalten sind, in die Löcher (16a, 16b), die zu der ersten Gruppe gehören und die Löcher (16c, 16d), die zu der zweiten Gruppe gehören;
- 2. (b-2) Prüfen, ob der Öffnungsausfall in den Löchern (16a, 16b), die zu der ersten Gruppe gehören, auftritt; und
- 3. (b-3) Prüfen, ob der Öffnungsausfall in den Löchern (16c, 16d), die zu der zweiten Gruppe gehören, auftritt, und der Schritt (b-3) unabhängig von dem Schritt (b-2) durchgeführt wird.
7. Vorrichtung zur Prüfung einer Halbleitereinrichtung mit
einem Tisch (2), auf welchem einer der Halbleiterwafer (1),
von denen jeder mit einer Mehrzahl von Löchern (16) versehen
ist, als ein Halbleiterwafer bei der Prüfung befestigt ist;
einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl(4) zur Bestrahlung einer der Prüfbereiche (15) mit Ladungsteil chen (B1), wobei die Prüfbereiche (15) kleine Bereiche sind, die durch Partitionierung einer Waferoberfläche des Halblei terwafers (1) bei der Prüfung in eine Mehrzahl von Bereichen erhalten werden;
eine Ausfallbeurteilungseinheit (8), die durch Betrachten ei nes Sekundärelektronenbildes, das durch Bestrahlung mit den Ladungsteilchen (B1) erhalten wird, beurteilt, ob ein Öff nungsausfall in den Löchern (16) innerhalb jeder der kleinen Bereiche auftritt; und
eine Steuereinheit (6), um die Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) und den Tisch (2) aufgrund der Posi tionsdaten (D6) in einem angegebenen kleinen Bereich relativ zu verschieben, in dem ein Öffnungsausfall wahrscheinlicher ist als in den anderen der kleinen Bereiche auf der Waferoberfläche, so daß der angegebene kleine Bereich mit den Ladungs teilchen (B1) bestrahlt wird.
einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl(4) zur Bestrahlung einer der Prüfbereiche (15) mit Ladungsteil chen (B1), wobei die Prüfbereiche (15) kleine Bereiche sind, die durch Partitionierung einer Waferoberfläche des Halblei terwafers (1) bei der Prüfung in eine Mehrzahl von Bereichen erhalten werden;
eine Ausfallbeurteilungseinheit (8), die durch Betrachten ei nes Sekundärelektronenbildes, das durch Bestrahlung mit den Ladungsteilchen (B1) erhalten wird, beurteilt, ob ein Öff nungsausfall in den Löchern (16) innerhalb jeder der kleinen Bereiche auftritt; und
eine Steuereinheit (6), um die Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) und den Tisch (2) aufgrund der Posi tionsdaten (D6) in einem angegebenen kleinen Bereich relativ zu verschieben, in dem ein Öffnungsausfall wahrscheinlicher ist als in den anderen der kleinen Bereiche auf der Waferoberfläche, so daß der angegebene kleine Bereich mit den Ladungs teilchen (B1) bestrahlt wird.
8. Vorrichtung nach Anspruch 7 desweiteren mit
einer Prüfbereichbestimmungseinheit (20) zur Identifizierung
des angegebenen kleinen Bereichs auf dem Halbleiterwafer (1)
bei der Prüfung aufgrund der Entwurfsdaten (D10).
9. Vorrichtung nach Anspruch 7 desweiteren mit
einer Prüfbereichbestimmungseinheit (30) zur Identifizierung
eines angegebenen Bereichs auf der Waferoberfläche, in dem ein
Fehler wahrscheinlich ist, basierend auf einer Fehlervertei
lung auf der Waferoberfläche, die von einer Mehrzahl von Pro
dukten erhalten wird, die bereits hergestellt sind unter Ver
wendung von Chips, die von anderen Halbleiterwafern (1) mit
der gleichen Struktur wie der Halbleiterwafer (1) bei der Prü
fung erhalten werden, um den kleinen Bereich, welcher dem an
gegebenen Bereich entspricht, als der angegebene kleine Be
reich zu bestimmen.
10. Vorrichtung nach Anspruch 7 desweiteren mit
einer Datenbank (9), welche die Prüfergebnisse (D3), die durch
Verwendung der Prüfvorrichtung erhalten werden, speichert und
auf die von der Steuereinheit (6) zugegriffen werden kann.
11. Vorrichtung zur Prüfung einer Halbleitereinrichtung mit:
einem Tisch (2), auf welchem einer der Halbleiterwafer (1), von denen jeder mit einer Mehrzahl von Löchern (16) versehen ist, als ein Halbleiterwafer bei der Prüfung befestigt ist;
einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) zum Bestrahlen einer der Prüfbereiche (15) mit Ladungsteilchen (B1), wobei die Prüfbereiche (15) kleine Bereiche sind, die durch Partitionierung einer Waferoberfläche des Halbleiterwa fers (1) bei der Prüfung in eine Mehrzahl von Bereichen erhal ten werden;
eine Ausfallbeurteilungseinheit (8) zur Beurteilung, ob ein Öffnungsausfall in den Löchern (16) innerhalb jedem der klei nen Bereiche durch Betrachten eines Sekundärelektronenbildes, das durch Bestrahlung mit den Ladungsteilchen (B1) erhalten wird, auftritt;
einer Datenbank (9), welche die Prüfergebnisse (D3) speichert, die durch Verwendung der Prüfvorrichtung erhalten werden; und
eine Steuereinheit (6) zur Identifizierung eines Bereichs mit hoher Ausfallhäufigkeit, in dem das Auftreten des Öffnungsaus falls in einer Mehrzahl von Halbleiterwafern (1) innerhalb ei ner Mehrzahl der kleinen Bereiche durch Bezugnahme auf die Da tenbank (9) gefunden wird und die Bestrahlungseinheit mit ei nem Ladungsteilchenstrahl (4) und der Tisch (2) relativ ver schoben wird, so daß der Bereich mit hoher Ausfallhäufigkeit mit den Ladungsteilchen (B1) in dem Halbleiterwafer (1) bei der Prüfung bestrahlt wird.
einem Tisch (2), auf welchem einer der Halbleiterwafer (1), von denen jeder mit einer Mehrzahl von Löchern (16) versehen ist, als ein Halbleiterwafer bei der Prüfung befestigt ist;
einer Bestrahlungseinheit mit einem Ladungsteilchenstrahl (4) zum Bestrahlen einer der Prüfbereiche (15) mit Ladungsteilchen (B1), wobei die Prüfbereiche (15) kleine Bereiche sind, die durch Partitionierung einer Waferoberfläche des Halbleiterwa fers (1) bei der Prüfung in eine Mehrzahl von Bereichen erhal ten werden;
eine Ausfallbeurteilungseinheit (8) zur Beurteilung, ob ein Öffnungsausfall in den Löchern (16) innerhalb jedem der klei nen Bereiche durch Betrachten eines Sekundärelektronenbildes, das durch Bestrahlung mit den Ladungsteilchen (B1) erhalten wird, auftritt;
einer Datenbank (9), welche die Prüfergebnisse (D3) speichert, die durch Verwendung der Prüfvorrichtung erhalten werden; und
eine Steuereinheit (6) zur Identifizierung eines Bereichs mit hoher Ausfallhäufigkeit, in dem das Auftreten des Öffnungsaus falls in einer Mehrzahl von Halbleiterwafern (1) innerhalb ei ner Mehrzahl der kleinen Bereiche durch Bezugnahme auf die Da tenbank (9) gefunden wird und die Bestrahlungseinheit mit ei nem Ladungsteilchenstrahl (4) und der Tisch (2) relativ ver schoben wird, so daß der Bereich mit hoher Ausfallhäufigkeit mit den Ladungsteilchen (B1) in dem Halbleiterwafer (1) bei der Prüfung bestrahlt wird.
12. Vorrichtung nach einem einer Ansprüche 7 bis 11, bei der
die Mehrzahl der Löcher (16) eine Mehrzahl von Löchern (16a, 16b), die zu einer ersten Gruppe gehören, und eine Mehrzahl von Löchern (16c, 16d), die zu einer zweiten Gruppe gehören, einschließen, welche bezüglich der Intensität der Sekundäre lektronen (B2) voneinander verschieden sind, die auf der Ober fläche der Löcher durch Bestrahlung mit den Ladungsteilchen (B1) selbst dann erzeugt werden, wenn kein Öffnungsausfall auftritt, und
die Ausfallbeurteilungseinheit (8) eine Lochgruppierungsein heit (40) zur Gruppierung der Mehrzahl der Löcher (16), ent halten in dem angegebenen kleinen Bereich, in die Löcher (16a, 16b), die zu einer ersten Gruppe gehören und die Löcher (16c, 16d), die zu einer zweiten Gruppe gehören, aufweist.
die Mehrzahl der Löcher (16) eine Mehrzahl von Löchern (16a, 16b), die zu einer ersten Gruppe gehören, und eine Mehrzahl von Löchern (16c, 16d), die zu einer zweiten Gruppe gehören, einschließen, welche bezüglich der Intensität der Sekundäre lektronen (B2) voneinander verschieden sind, die auf der Ober fläche der Löcher durch Bestrahlung mit den Ladungsteilchen (B1) selbst dann erzeugt werden, wenn kein Öffnungsausfall auftritt, und
die Ausfallbeurteilungseinheit (8) eine Lochgruppierungsein heit (40) zur Gruppierung der Mehrzahl der Löcher (16), ent halten in dem angegebenen kleinen Bereich, in die Löcher (16a, 16b), die zu einer ersten Gruppe gehören und die Löcher (16c, 16d), die zu einer zweiten Gruppe gehören, aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33568099A JP2001156134A (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の検査方法及び検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10030145A1 true DE10030145A1 (de) | 2001-06-07 |
Family
ID=18291313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10030145A Ceased DE10030145A1 (de) | 1999-11-26 | 2000-06-20 | Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6636824B1 (de) |
JP (1) | JP2001156134A (de) |
DE (1) | DE10030145A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001236493A (ja) * | 2000-02-23 | 2001-08-31 | Nikon Corp | 外観検査装置 |
JP4733959B2 (ja) * | 2003-12-24 | 2011-07-27 | 株式会社日立ハイテクノロジーズ | プローブ接触方法及び荷電粒子線装置 |
JP2007281340A (ja) * | 2006-04-11 | 2007-10-25 | Jeol Ltd | 半導体ウェーハ辺縁部検査装置 |
JP4908099B2 (ja) * | 2006-07-31 | 2012-04-04 | 株式会社東芝 | 荷電粒子線照射方法および半導体装置の製造方法 |
US10460998B2 (en) * | 2010-11-09 | 2019-10-29 | Nikon Corporation | Method for inspecting substrate, substrate inspection apparatus, exposure system, and method for producing semiconductor device |
JP2012150065A (ja) * | 2011-01-21 | 2012-08-09 | Hitachi High-Technologies Corp | 回路パターン検査装置およびその検査方法 |
JP5684612B2 (ja) * | 2011-03-09 | 2015-03-18 | 株式会社日立ハイテクサイエンス | X線分析装置 |
CN114322865B (zh) * | 2021-12-30 | 2023-12-08 | 长江存储科技有限责任公司 | 半导体器件的测量方法、装置及存储介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2941308B2 (ja) * | 1989-07-12 | 1999-08-25 | 株式会社日立製作所 | 検査システムおよび電子デバイスの製造方法 |
US5594245A (en) * | 1990-10-12 | 1997-01-14 | Hitachi, Ltd. | Scanning electron microscope and method for dimension measuring by using the same |
IL99823A0 (en) * | 1990-11-16 | 1992-08-18 | Orbot Instr Ltd | Optical inspection method and apparatus |
EP0548573B1 (de) * | 1991-11-27 | 1998-02-25 | Hitachi, Ltd. | Elektronenstrahlgerät |
US5877498A (en) * | 1992-09-28 | 1999-03-02 | Hitachi, Ltd. | Method and apparatus for X-ray analyses |
US5539752A (en) * | 1995-06-30 | 1996-07-23 | Advanced Micro Devices, Inc. | Method and system for automated analysis of semiconductor defect data |
KR100217327B1 (ko) * | 1996-07-30 | 1999-10-01 | 윤종용 | 반도체장치 콘택 오픈 검사 방법 |
EP0853243A3 (de) * | 1997-01-13 | 1999-07-28 | Schlumberger Technologies, Inc. | Verfahren und Vorrichtung für die Wafer-Fehlerdetektion |
JPH10300450A (ja) | 1997-04-25 | 1998-11-13 | Jeol Ltd | 荷電粒子ビームを用いたホールの検査方法 |
JPH11243041A (ja) * | 1998-02-26 | 1999-09-07 | Mitsubishi Electric Corp | 品質管理システムおよび記録媒体 |
JP3739201B2 (ja) * | 1998-03-06 | 2006-01-25 | 富士通株式会社 | 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体 |
US6366688B1 (en) * | 1998-06-13 | 2002-04-02 | Samsung Electronics Co., Ltd. | Apparatus and method for contact failure inspection in semiconductor devices |
US6317514B1 (en) * | 1998-09-09 | 2001-11-13 | Applied Materials, Inc. | Method and apparatus for inspection of patterned semiconductor wafers |
-
1999
- 1999-11-26 JP JP33568099A patent/JP2001156134A/ja active Pending
-
2000
- 2000-05-08 US US09/567,029 patent/US6636824B1/en not_active Expired - Fee Related
- 2000-06-20 DE DE10030145A patent/DE10030145A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US6636824B1 (en) | 2003-10-21 |
JP2001156134A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10000690B4 (de) | Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer | |
DE19613615C2 (de) | Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer und Vorrichtungen dafür | |
DE19803021A1 (de) | Verfahren und Vorrichtung zur Musteruntersuchung | |
DE69924296T2 (de) | Ic-test programmiersystem zur zuordnung logischer funktionstestdaten von logischen integrierten schaltung zu einer physikalischen darstellung | |
DE10000364B4 (de) | Merkmalbasierende Feststellung von Fehlern | |
DE19758077B4 (de) | Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise | |
EP0095517B1 (de) | Verfahren und Einrichtung zur automatischen optischen Inspektion | |
DE19526194A1 (de) | Verfahren und Vorrichtung zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen | |
DE10027826C2 (de) | Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens | |
DE19847631A1 (de) | Qualitätsverwaltungssystem und Aufzeichnungsmedium | |
DE19900343A1 (de) | Fehleranalyseverfahren und Prozeßsteuerverfahren | |
DE112018001534T5 (de) | Verfahren und systeme zum durchschnitts-inline-testen von bauteilen und zur latenten zuverlässigkeit der defektdetektion | |
DE112016002277T5 (de) | Auf spannungskontrast basierte fehler- und defektinferenz in logikchips | |
DE102012222867B4 (de) | Defektuntersuchungsverfahren | |
DE10036961B4 (de) | Verfahren zum Testen von Halbleiterwafern unter Verwendung von in Unterbereiche aufgeteilten Bereichen | |
DE102009034838A1 (de) | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen | |
DE10030145A1 (de) | Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung | |
DE60313558T2 (de) | Oberflächenuntersuchungsvorrichtung und -verfahren | |
EP2241878A2 (de) | Verfahren zur Inspektion von Lötstellen an elektrischen und elektronischen Bauteilen | |
DE102014225987A1 (de) | Steuervorrichtung für eine Innenprüfungsvorrichtung und Verfahren zum Steuern einer Innenprüfungsvorrichtung | |
DE102008001174B9 (de) | Inspektionssystem und -verfahren für die optische Untersuchung von Objektoberflächen, insbesondere von Waferoberflächen | |
DE19829292A1 (de) | Verfahren zum Erfassen eines Defektes einer integrierten Schaltung und zugehöriger Einrichtung | |
DE102010008251A1 (de) | Ausfallanalyseverfahren, -vorrichtung und -programm für integriete Halbleiterschaltung | |
DE10243606A1 (de) | Halbleitervorrichtungs-Inspektionsverfahren unter Verwendung eines leitenden RKM | |
DE102017126262A1 (de) | Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |