KR20100033082A - 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법 - Google Patents

절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법 Download PDF

Info

Publication number
KR20100033082A
KR20100033082A KR1020080092069A KR20080092069A KR20100033082A KR 20100033082 A KR20100033082 A KR 20100033082A KR 1020080092069 A KR1020080092069 A KR 1020080092069A KR 20080092069 A KR20080092069 A KR 20080092069A KR 20100033082 A KR20100033082 A KR 20100033082A
Authority
KR
South Korea
Prior art keywords
thickness
thermal oxide
oxide film
voltage
electric field
Prior art date
Application number
KR1020080092069A
Other languages
English (en)
Inventor
함호찬
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080092069A priority Critical patent/KR20100033082A/ko
Publication of KR20100033082A publication Critical patent/KR20100033082A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

절연 파괴 방법을 이용하여 열 산화막의 두께를 평가하는 방법을 제공한다. 본 발명에서는 웨이퍼 상에 목표 두께대로 열 산화막이 형성되었는지 평가하고자 하는 샘플을 제작한 다음, 상기 샘플 전면을 일정한 너비를 가진 셀로 분리한 후 상기 셀별로 전압을 인가하여 전류 - 전압 곡선을 측정한다. 인가한 전압을 상기 목표 두께를 이용하여 전계로 환산한 후, 환산된 전계를 일정한 크기 간격으로 나누어 그룹화한다. 환산된 전계가 같은 그룹에 속하는 셀들은 다른 그룹에 속하는 셀들과 차별화되게 표시하여 두께 맵을 얻는다. 본 발명에 따르면, 열 산화막의 두께 혹은 변화된 두께 변화를 신속하게 파악할 수 있고, 별도의 두께 측정 장비 없이도 열 산화막의 두께를 빠르게 확인할 수 있다.

Description

절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법 {Evaluation method of thermal oxide layer thickness by means of breakdown voltage}
본 발명은 반도체용 박막의 두께를 평가하는 방법에 관한 것으로, 특히 열 산화 방식으로 형성한 산화막(이하, 열 산화막)의 두께를 평가하는 방법에 관한 것이다.
Na, K 등의 알칼리 금속 원소는 양이온의 형태로 MOSFET의 게이트 산화막(gate oxide) 내에 존재하면서 그 내부에서 자유롭게 움직이기 때문에 이들 원소에 의한 오염은 "MIC(mobile ionic contamination)" 라 일컬어진다. 이들 원소는 게이트 산화막과 게이트 전극 사이의 계면을 통하여 게이트 전극으로 들어가며, 일부 이온들은 게이트 전극에 인가하는 전압에 의해 발생하는 전기장(electric field)에 의해 기판과 게이트 산화막 계면을 따라 표류(drift)하여 이동하기도 한다. 게이트 전극-게이트 산화막, 게이트 산화막-기판의 계면에 이러한 이온들이 존재할 경우, MOSFET의 문턱전압(threshold voltage, VT)를 크게 변화시킬 뿐만 아니라, 게이트 산화막-기판 계면에 원하지 않는 전하가 축적(accumulation)되어 반 도체 소자의 특성을 저하시키는 주요한 원인으로 작용한다.
반도체 소자를 제작할 때 사용되는 절연체 중 가장 보편적으로 사용되는 열 산화막(SiO2)이 상기에서 언급한 알칼리 금속 원소에 의해 오염이 되었을 경우 통상적으로 두께 증가 현상이 발생하는데, 이러한 열 산화막의 두께는 진폭과 위상차를 이용하여 두께를 측정하는 방식의 엘립소미터(ellipsometer)라는 장비를 이용하는 것이 일반적이다.
상기에서 언급한 내용처럼 알칼리 금속에 의해 오염되어 최초 목적한 두께 이상으로 열 산화막의 두께가 증가하였다면 우선 샘플을 따로 빼서 두께 측정 장비에 넣어야 하는 번거로움이 발생한다. 또한 두께 증가 현상이 육안으로 구별하기에는 어려운 수준으로 얇기 때문에 실제 샘플 제작 완료 후, 두께를 확인한다는 것은 결코 쉽지 않은 일이다.
또는 보고자 하는 샘플의 단면을 잘라 투과 전자 현미경(Transmission Electron Microscope ; TEM)을 이용하여 두께를 측정하고 성분 분석을 하는 방법이 있다. 이 방법을 이용할 경우, TEM 분석을 위한 시편 제작 과정이 추가적으로 필요하기 때문에 시간적, 비용적, 공간적 제약이 따르며, 국부적인 영역에 대한 두께 관찰 및 오염 현상만을 확인할 수 있기 때문에 웨이퍼의 전체적인 두께 수준을 빠른 시간 안에 확인하기에는 많은 무리수가 따른다는 단점을 가진다.
본 발명이 해결하고자 하는 과제는 열 산화막의 두께 혹은 변화된 두께 변화를 신속하게 파악할 수 있고, 별도의 두께 측정 장비 없이도 열 산화막의 두께를 빠르게 확인할 수 있는 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 열 산화막 두께 평가 방법에서는 절연 파괴 방법(절연 파괴 전압 : Breakdown Voltage, 이하 BV라 칭함.)을 이용한다. 구체적으로, 웨이퍼 상에 목표 두께대로 열 산화막이 형성되었는지 평가하고자 하는 샘플을 제작한다. 상기 샘플 전면을 일정한 너비를 가진 셀로 분리한 후 상기 셀별로 전압을 인가하여 전류 - 전압 곡선을 측정한다. 인가한 전압을 상기 목표 두께를 이용하여 전계로 환산한 후, 환산된 전계를 일정한 크기 간격으로 나누어 그룹화한다. 환산된 전계가 같은 그룹에 속하는 셀들은 다른 그룹에 속하는 셀들과 차별화되게 표시하여 두께 맵을 얻는다.
상기 샘플은 웨이퍼에서 일부 조각을 잘라내어 제작할 수도 있지만 웨이퍼 레벨로 제작함으로써 전체 웨이퍼 표면에 대해 열 산화막 두께 맵을 얻는 것이 바람직하다.
본 발명에 따르면, 알칼리 금속에 의해 열 산화막이 오염되었거나 혹은 다른 원인으로 인해 최초 목적했던 열 산화막의 두께가 변화했을 경우, 또는 두께의 변화가 없는 경우라도, 절연 파괴 방법을 이용해 열 산화막의 두께를 신속하게 파악할 수 있다.
별도의 두께 측정 장비없이도 전압 인가와 전류 측정을 이용해 열 산화막의 두께를 평가할 수 있으며, 나아가 두께 맵으로 표시하기 때문에 웨이퍼 표면 전체의 두께 정도(높고 낮은 수준)를 신속하게 한눈에 파악할 수 있다.
뿐만 아니라 많은 참조 데이터(reference data)를 확보하였을 경우, 상기 방법을 이용하여 열 산화막의 두께로부터 알칼리 금속의 오염 수준을 신속하게 파악할 수도 있다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1은 본 발명에 따른 열 산화막 두께 평가 방법을 보여주는 순서도이다.
먼저, 열 산화막 두께 측정을 목적으로 하는 평가용 샘플을 제작한다(단계 S1). 본 발명에서의 평가 방법은 열 산화막에 전압을 인가하여 절연 파괴 전압을 측정하는 것이므로, 열 산화막 양단에 전압을 인가할 수 있는 전극 구조가 필요하다. 예를 들어, 게이트 산화막 형성 이후에 게이트 공정까지 진행된 웨이퍼라면 그 자체를 전압 인가용 스테이지에 올려 게이트를 상부전극으로 이용하고 전압 인가용 스테이지를 하부전극으로 이용하면 양단간에 전위차를 가하면 된다. 그러나, 열 산화막만 형성된 상태의 웨이퍼라면 열 산화막 위에 상부전극을 형성하는 과정 이 이 샘플 제작 단계에서 수행된다.
다음, 상부 전극과 하부 전극 사이에 일정 이상의 전압을 인가하여 발생하는 전류를 측정한다(단계 S2). 그 측정 결과는 전류 - 전압 곡선(I - V curve)으로 나타낼 수 있다. 이 때 샘플 전면을 일정한 너비를 가진 셀로 분리한 후 각 셀별로 전압을 인가하여 전류 - 전압 곡선을 측정하도록 한다. 이를 위해 웨이퍼 레벨로 측정할 수 있으면서 다수의 핀을 가진 웨이퍼 검사 장비 중 BV 측정기 등을 이용하는 것이 바람직하다.
인가한 전압과 최초 목적했던 열 산화막의 두께(목표 두께)를 이용하여 전계(electric field)로 환산한다(단계 S3). 즉, E(전계)=V(전압)/d(목표 두께)에 따라 환산한다.
두께 변화가 잘 관찰될 수 있도록 환산된 전계는 일정한 크기 간격으로 나누어 그룹화한다. 즉, 전계 크기 구간별로 그룹핑을 실시한다. 예컨대 A 그룹(0~10 MV/cm), B 그룹(10~10.9 MV/cm), C 그룹(10.9~11.9 MV/cm), C+ 그룹(11.9~12.8 MV/cm), C++ 그룹(12.8~100 MV/cm) 등으로 구분한다. 구간의 크기는 정해진 것은 아니며 필요에 따라 다르게 정할 수 있다.
환산된 전계가 같은 그룹에 속하는 셀들은 다른 그룹에 속하는 셀들과 차별화되게 표시하여 두께 맵을 얻는다(단계 S5). 표시 방법은 색깔을 달리한다거나 해칭(hatching) 종류를 달리하는 등 가능한 방법을 모두 동원하여 그 중 선택하여 실시할 수 있다. 웨이퍼 레벨로 샘플을 제작한 경우 웨이퍼 전면과 동일한 형태의 두께 맵을 얻을 수 있다,
열 산화막의 두께가 클수록 절연 파괴 전압이 커지므로 이 두께 맵 상의 색깔을 이용하여 전계의 크기로부터 웨이퍼의 열 산화막 두께를 추정해 볼 수 있고 웨이퍼 전면에서의 두께 분포를 한 눈에 확인할 수 있게 된다(단계 S6).
상기에서 언급된 열 산화막의 두께 및 분포 평가 방법을 실례를 통해 좀 더 상세히 설명하고자 한다.
먼저 알칼리 금속 이온인 Li 이온 1 ppm을 기판(20) 전면에 인위적으로 오염 시킨 후, 퍼니스(furnace)를 이용하여 열 산화막(30)을 80 Å 타겟으로 성장시켰다. 정상적인 경우라면 열 산화막(절연체)의 두께는 최초 목표했던 두께와 거의 일치했을 것이다. 이후, LPCVD 장비를 이용하여 상부 전극(40)으로 사용할 도프트 폴리 실리콘을 1500 Å 두께로 성장시켜서 MOS 구조의 패턴을 제작하였으며 그 구조를 도 2에 나타내었다(도 1의 단계 S1인 샘플 준비 단계에 해당).
상기 구조를 전압 인가용 스테이지(10)에 올려 놓고, 상부 전극(40)과 전압 인가용 스테이지(10)에 BV 측정기(50)를 이용해 0~100V의 전압을 스윕(sweep) 방식으로 인가하여, 측정되는 전류를 관찰하였다. 이것은 도 3에 나타낸 전류 - 전압 곡선으로 측정되었다(도 1의 단계 S2).
최초 목적했던 열 산화막의 두께를 기준으로 인가된 전압(0~100V)을 전계로 환산한 후(도 1의 단계 S3), 0~100 MV/cm의 전계 영역을 두께 변화가 잘 관찰될 수 있도록 색깔로 구분지어 세분화한다(도 1의 단계 S4). 도 4를 참조하여 설명한다 면, A 그룹(0~10 MV/cm), B 그룹(10~10.9 MV/cm), C 그룹(10.9~11.9 MV/cm), C+ 그룹(11.9~12.8 MV/cm), C++ 그룹(12.8~100 MV/cm)으로 구분하여 각 그룹별로 다양한 색깔을 넣어 도 4와 같은 웨이퍼 전면과 동일한 형태의 두께 맵을 얻을 수 있고(도 1의 단계 S5), 두께 맵 상의 색깔을 이용하여 웨이퍼의 열 산화막 두께 추정 및 분포를 확인할 수 있다.
이후, 이와 같은 절연 파괴 방법을 이용하여 만든 두께 맵이 실제로 정확한 두께를 반영할 수 있는지에 대한 평가를 진행하였다. 먼저 상기에서 언급하였던 것처럼 Li 이온 1 ppm을 오염시켰을 경우, 최초 예상하기로는 1.00E+13 atoms/cm2 수준으로 열 산화막이 오염되어 있을 것으로 추정하였다. 이것은 본 실험을 진행하기 이전에 몇 번의 오염 실험을 통해 도출된 결과값이었다. 실제 실험에서는 Li 이온 1 ppm을 오염시킨 결과, 열 산화막은 약 1.62E+13 atoms/cm2 수준으로 오염된 것을 확인하였다. 이러한 오염 과정을 거친 샘플을 이용하여 상기 과정에서 절연 파괴 방법으로 만들어 놓은 두께 맵(도 4) 상의 색깔이 다른 부분을 산화막 캐패시턴스를 이용한 아래의 수학식 1과 실제 엘립소미터를 이용하여 산화막의 두께를 평가하였다.
Figure 112008065984127-PAT00001
도 5의 표에서 오염 예상치 옆 칸의 수치들은 엘립소미터로 측정한 열 산화막의 두께를 나타내며, 실제 오염치 옆 칸의 수치들은 상기 수학식 1에서 언급한 C-V 수식을 적용하여 계산한 이론 두께값을 나타낸다. 또한 수치들 옆 언더 바(_) 옆의 알파벳과 또 다른 수치는 하단의 웨이퍼 맵 상에서의 측정 위치를 나타낸다.
좀 더 자세히 설명한다면 도 5의 아래 웨이퍼 맵 상에서 1이란 숫자는 절연 파괴 방법을 이용하여 만든 두께 맵 상에서 빨간색으로 표시된 부분의 열 산화막 두께를 엘립소미터를 이용하여 측정하였으며 그 결과는 114.7 Å 수준으로 나타났다. 동일한 위치에서 C-V 방식을 이용하여 상기 수학식 1을 이용하여 계산된 산화막의 두께는 115.1 Å으로, 엘립소미터로 측정한 값과 거의 일치하게 나타났다. 이러한 방법으로 동일하게 색깔이 다른 네 지점을 평가한 결과는 도 5의 도표에 나타내었으며, 모든 지점에서 엘립소미터로 측정한 값과 C-V 방식으로 계산한 값이 거의 일치하는 것으로부터 본 발명에 따른 평가 방법이 정확하다는 것을 확인할 수 있다.
이와 같이, 절연 파괴 방법을 이용하여 열 산화막의 두께 혹은 두께 변화 정도를 열 산화막 두께 측정 장비 없이도 관찰할 수 있다. 두께 맵을 그려내므로 웨 이퍼 전체의 열 산화막 두께 분포를 쉽고 빠르게 한눈에 파악할 수 있다. 향후, 많은 동일한 과정의 반복을 통하여 열 산화막의 알칼리 금속 수준을 쉽게 유추할 수 있게 된다.
즉, 실험에서 본 바와 같이 Li 이온 1 ppm을 오염시켰을 경우, 열 산화막은 약 1.62E+13 atoms/cm2 수준으로 오염된 것을 확인하였고, 이에 따른 열 산화막 두께는 CV 계산에 의할 때 97.9 ~ 122.3 Å까지 나타났다. 이와 같은 방식으로 오염 수준을 달리 하는 샘플들에 대해 열 산화막 두께 데이터를 참조 데이터로써 더 확보하였을 경우, 상기 방법을 이용하여 열 산화막의 두께를 계산해내면 이로부터 역으로 금속의 오염 수준을 파악할 수 있게 되는 것이다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
도 1은 본 발명에 따른 열 산화막 두께 평가 방법을 보여주는 순서도이다.
도 2는 측정용 샘플을 도시한 도면이다.
도 3은 측정용 샘플에 대한 전류 - 전압 곡선을 나타낸다.
도 4는 웨이퍼 전면에 대해 전계를 그룹별로 표시한 두께 맵이다.
도 5는 본 발명에 따른 두께 맵이 실제로 정확한 두께를 반영할 수 있는지에 대한 평가를 진행한 결과이다.

Claims (2)

  1. 웨이퍼 상에 목표 두께대로 열 산화막이 형성되었는지 평가하고자 하는 샘플을 제작하는 단계;
    상기 샘플 전면을 일정한 너비를 가진 셀로 분리한 후 상기 셀별로 전압을 인가하여 전류 - 전압 곡선을 측정하는 단계;
    인가한 전압을 상기 목표 두께를 이용하여 전계로 환산하는 단계;
    환산된 전계를 일정한 크기 간격으로 나누어 그룹화하는 단계; 및
    환산된 전계가 같은 그룹에 속하는 셀들은 다른 그룹에 속하는 셀들과 차별화되게 표시하여 두께 맵을 얻는 단계를 포함하는 열 산화막 두께 평가 방법.
  2. 제1항에 있어서, 상기 샘플은 웨이퍼 레벨로 제작하는 것을 특징으로 하는 열 산화막 두께 평가 방법.
KR1020080092069A 2008-09-19 2008-09-19 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법 KR20100033082A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080092069A KR20100033082A (ko) 2008-09-19 2008-09-19 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080092069A KR20100033082A (ko) 2008-09-19 2008-09-19 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법

Publications (1)

Publication Number Publication Date
KR20100033082A true KR20100033082A (ko) 2010-03-29

Family

ID=42182106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092069A KR20100033082A (ko) 2008-09-19 2008-09-19 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법

Country Status (1)

Country Link
KR (1) KR20100033082A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820241A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820241A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法
CN102820241B (zh) * 2012-08-29 2017-04-05 上海华虹宏力半导体制造有限公司 氧化物介质层经时绝缘击穿可靠性测试方法

Similar Documents

Publication Publication Date Title
KR101842055B1 (ko) 하전 입자선 장치 및 검사 장치
US9093335B2 (en) Calculating carrier concentrations in semiconductor Fins using probed resistance
CN205959980U (zh) 膜层测试结构及阵列基板
CN103941171B (zh) 半导体测试结构及测试方法
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN103094253A (zh) 一种栅极氧化层测试结构
DE112013002341B4 (de) Herstellungsverfahren und Herstellungsvorrichtung für Halbleitervorrichtungen
CN104535885A (zh) 字线漏电点的定位方法
KR100707585B1 (ko) Mos 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
KR100798657B1 (ko) 반도체 장치의 구조 및 그 제조 방법
KR20100033082A (ko) 절연 파괴 방법을 이용한 열 산화막의 두께 평가 방법
CN102645586B (zh) 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法
US7588947B2 (en) Method of evaluating semiconductor device and method of manufacturing semiconductor device
KR20080062881A (ko) 액정표시장치 및 그 검사방법
KR20060078920A (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
Lorusso et al. Electron beam metrology for advanced technology nodes
CN108022834B (zh) 监控3d栅极氧化层工艺的方法及结构
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
CN110431407B (zh) 多晶硅表征方法
RU175042U1 (ru) Тестовый элемент для контроля качества анизотропного травления канавок
CN103855047B (zh) 深沟槽产品的物理分析结构及方法
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
US8758633B1 (en) Dielectric spectrometers with planar nanofluidic channels
WO2015128866A1 (en) Method and system for planning metrology measurements
CN108172526A (zh) 一种检测多晶硅是否出现短路的检测方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application