JP3249007B2 - 半導体装置、その特性評価方法及び設計方法 - Google Patents

半導体装置、その特性評価方法及び設計方法

Info

Publication number
JP3249007B2
JP3249007B2 JP04722494A JP4722494A JP3249007B2 JP 3249007 B2 JP3249007 B2 JP 3249007B2 JP 04722494 A JP04722494 A JP 04722494A JP 4722494 A JP4722494 A JP 4722494A JP 3249007 B2 JP3249007 B2 JP 3249007B2
Authority
JP
Japan
Prior art keywords
transistor
semiconductor device
bird
beak
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04722494A
Other languages
English (en)
Other versions
JPH07260867A (ja
Inventor
誠 濱田
健 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04722494A priority Critical patent/JP3249007B2/ja
Publication of JPH07260867A publication Critical patent/JPH07260867A/ja
Priority to US08/964,349 priority patent/US5886363A/en
Priority to US09/215,625 priority patent/US6031246A/en
Application granted granted Critical
Publication of JP3249007B2 publication Critical patent/JP3249007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の評価方法
及び半導体装置の設計方法或いはその製造方法に関する
ものであり、特に詳しくは、当該半導体装置に於ける各
トランジスタの特性に関して信頼性の高い半導体装置を
製造する為の評価方法及び半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来から、トランジスタの中でも、ゲー
ト酸化膜を使用したＭＯＳＦＥＴトランジスタの利用が
主流を占める様になってきており、更には、当該ＭＯＳ
ＦＥＴトランジスタの微細化、高性能化の要求に伴い、
当該ゲート酸化膜も小面積化、薄膜化が要求されてきて
いる。
【０００３】然しながら、係るゲート酸化膜は、製造工
程の欠陥、設計ミス或いは使用中の条件等により、絶縁
破壊を起こす事が頻繁にあり、当該ゲート酸化膜の性能
の均一化、寿命の長期化を含めたゲート酸化膜の信頼性
を高める事が重要となって来ている。その為、トランジ
スタの特性に関する信頼性を向上する為に、ゲート酸化
膜の性能、特性に付いて適切な評価を行う必要が生じて
きている。
【０００４】更には、半導体装置に関する例えばＬＳＩ
等の世代毎、或いはプロセス技術毎にその品質特性評価
の一例としてＴＤＤＢ特性（Time Dependent Dielectri
c Break-down) 或いはＱＤＢ特性（Ｑ−Break Down )等
の評価方法を用いて、当該トランジスタのゲート酸化膜
の信頼性を調査する必要が出てきている。然しながら、
従来に於ける当該ゲート酸化膜の信頼性調査、評価方法
に於いては、使用するプロセス技術でＭＯＳキャパシタ
等に実際に酸化膜を形成し、試験を行っていた。
【０００５】その為、次の様な問題が発生していた。 （１）実際に酸化膜を形成した素子を作成し、その後試
験を行う為、試験結果が得られるまでに時間がかかる。 （２）試験用のパターンは通常ＭＯＳキャパシタを用い
るが、ＭＯＳＦＥＴのゲート酸化膜とはその形状が異な
る為、ＭＯＳキャパシタで得られたデータがそのままゲ
ート酸化膜のデータとして使用する事が出来ない。
【０００６】（３） たとえゲート酸化膜用にＭＯＳＦ
ＥＴの試験用パターンを作成しても、ＬＳＩの世代が進
む毎に新たな評価用パターンを作成しなければならな
い。 （４） ゲート酸化膜は、その形状により信頼性に影響
を及ぼされるが、これ等の形状効果を分離して検証する
事が困難であった。その為、従来に於いては、半導体装
置の特性評価、即ち、トランジスタの特性、性能、形状
等に関して評価する場合の評価基準となるゲート酸化膜
の信頼性を評価しようとする場合、その評価を開始する
迄にかなりの時間を要し、また、得られたデータより目
的とするゲート酸化膜を評価する事が困難であり、更
に、ゲート酸化膜としての評価を行っても、そのデータ
が形状の違うゲートの評価に適用出来ないので、トラン
ジスタの製造工程、製造条件等が異なる毎に個別に上記
した様な評価操作を繰り返す必要があると言う問題が有
った。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、任意のサイズ、任意の数
の素子からなる半導体装置に於ける特性を評価する為
に、各素子に形成されているゲート酸化膜の信頼性を短
時間に効率的に評価する事が出来るシミュレーション方
法を提供するものであり、更には、係る評価方法を用い
て、半導体装置の設計を行うと共に、該半導体装置を製
造する方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明の第１の態様において
は、基板上にトランジスタが形成された半導体装置に於
いて、ゲート酸化膜の絶縁破壊に影響を与える要因であ
る、ゲートの面積部分、ゲート・バーズビーク部分及び
LOCOS・バーズビーク部分の形状をそれぞれ独立したパ
ラメータとして取り扱うことが可能な様に、当該各部分
が可変な形状に形成した半導体装置の特性評価パターン
であり、第２の態様としては、半導体装置の基板上に形
成されたトランジスタに関し、ゲート酸化膜の絶縁破壊
に影響を与える要因である、ゲートの面積部分、ゲート
・バーズビーク部分及び LOCOS・バーズビーク部分をパ
ラメータとして含み、且つそれぞれのパラメータに対し
て、所定の係数を付与してなる評価多項式を用いて評価
を行う半導体装置の特性評価方法である。
【０００９】又本発明に係る第３の態様としては、半導
体装置の基板上に形成されたトランジスタに関し、ゲー
ト酸化膜の絶縁破壊に影響を与える要因である、ゲート
の面積部分、ゲート・バーズビーク部分及び LOCOS・バ
ーズビーク部分をパラメータとして含み、且つそれぞれ
のパラメータに対して、所定の係数を付与してなる評価
多項式を用いて半導体装置の特性評価を行うに際し、複
数種の互いに異なる前記した特性評価パターンを準備す
る工程、当該各特性評価パターンを用いて、所定の試験
用トランジスタを形成する工程、かくして得られた複数
種の試験用トランジスタに対して、それぞれ所定の予備
的絶縁破壊試験を実行する工程、前記予備的絶縁破壊試
験により得られた評価データと当該試験用の各トランジ
スタに於けるパラメータとを前記多項式に代入して、統
計的手法に従って、当該多項式に於ける各パラメータの
係数を算出する工程、当該係数が決定された該多項式を
用いて、特定の設計条件を有する試作トランジスタの絶
縁破壊試験を行う工程、当該絶縁破壊試験により得られ
た結果から、該試作トランジスタに於けるトランジスタ
の特性評価を行う工程、及び該特性評価の結果に基づい
て、当該試作トランジスタに於ける、絶縁破壊し易い部
分の構成を変更する処理を行う工程、とから構成されて
いる半導体装置の設計方法若しくは半導体装置の製造方
法である。
【００１０】
【作用】本発明に係る上記した半導体装置の評価パター
ンと該評価パターンを用いた半導体装置の特性評価を実
行する事によって、実験計画法により指示された、実現
不可能なゲート酸化膜のパターンでも容易に作成して評
価を実行出来るので、評価操作が簡便となると共に、正
確な評価結果が迅速に得られる。
【００１１】更には、所定の演算式を使用する事によっ
て、一度当該演算式の係数を確定しておく事によって、
同一の製造条件、同一のプロセス技術で製造されるトラ
ンジスタに付いては、その形状が異なっているもので
も、極めて高い確率を以て、その信頼性を評価する事が
可能となる。又、評価結果を得る為に、再度信頼性試験
を行う必要がなく、サンプルの作成を含めて信頼性試験
の要する時間を大幅に短縮する事が可能となり、その結
果、半導体装置の開発時間が大幅に短縮される。
【００１２】更には、本発明に於いては、実際のＭＯＳ
ＦＥＴ構造で得た結果を利用するものであるので、その
計算結果は、実際のＬＳＩに直接適用することも可能で
ある。又、本発明に於いては、ＬＳＩの世代が替わった
場合でも、又ＭＯＳＦＥＴの形状が縮小された場合で
も、別途に同じ信頼性試験を行う必要がなく、又ＭＯＳ
ＦＥＴの形状の影響を定量的に評価する事が出来る。
【００１３】
【実施例】以下に、本発明に係る半導体装置の評価パタ
ーン、評価方法、及び半導体装置の設計或いは製造方法
の具体例を図面を参照しながら詳細に説明する。即ち、
図１は、本発明に係る半導体装置の特性を評価する為の
一例として、トランジスタに於けるゲート酸化膜の信頼
性を評価する為の評価パターンの一具体例を示す図であ
って、具体的には、基板上にトランジスタが形成された
半導体装置に於いて、ゲート酸化膜の絶縁破壊に影響を
与える要因である、ゲートの面積部分、ゲート・バーズ
ビーク部分及び LOCOS・バーズビーク部分の形状をそれ
ぞれ独立したパラメータとして取り扱うことが可能な様
に、当該各部分が可変な形状に形成した半導体装置の特
性評価パターンである。
【００１４】より具体的には、本発明に係る該特性評価
パターン１としては、半導体装置の適宜のトランジスタ
部に於けるソース領域２とドレイン領域３に接して形成
されているゲート電極部４を形成する為のマスクパター
ンであって、 LOCOS・バーズビーク部分に平行な第１と
第２の帯状部分６、７と該第１及び第２の帯状部分６、
７の間に配置され、且つ該第１と第２の帯状部分６、７
と直角に該第１と第２の帯状部分６、７とを連結してい
る連結部分８とから構成された形状に形成されている。
【００１５】更に、本発明に於ける該特性評価パターン
１に於いては、該パターンの形状の内、該第１と第２の
帯状部分６、７は、当該帯状部分の長手方向にその長さ
を可変しえる様に構成されるものであり、又該連結部分
８は、当該連結部分の長手方向及び該帯状部分６、７と
平行な方向との少なくとも何れか一方の方向に伸縮可能
である様に構成されているものである。
【００１６】尚、本発明に於ける上記した特性評価パタ
ーンで構成された、互いに異なる形状を有する複数種の
特性評価パターン群が、一つのマスク体に、例えば、マ
トリックス状に配列されて特性評価パターンブロックを
構成する様にしても良い。つまり、本発明に於ける半導
体装置の特性評価方法に於いては、例えば、トランジス
タに於けるゲート酸化膜の信頼性試験の試験方法それ自
体は、従来の方法をそのまま使用する事が可能ではある
が、当該信頼性試験に使用されるトランジスタ等のサン
プルの作成とその評価方法が、従来の信頼性試験とは異
なるものである。
【００１７】即ち、従来に於いては、前記した様に、例
えばゲート酸化膜の信頼性試験を行うには、当該信頼性
試験を受けるトランジスタと同一のトランジスタを個別
にサンプルとして作成する必要が有ったが、本発明に於
いては、後述する様に、かなりの評価データを実際のト
ランジスタに当てはめて推測する事が可能であるので、
全ての被測定トランジスタに関して個別に測定用のサン
プルを作成する必要がない。
【００１８】更に、本発明に於いては、当該トランジス
タのゲート酸化膜に関する信頼性試験を行うにあたり、
図２に示す様に、ゲート酸化膜の信頼性試験に於いて、
トランジスタの各部分が、個別に影響を与える要因を、
互いに分離して評価出来るよなシステムを開発する事が
出来たものである。つまり、ゲート酸化膜は、その酸化
膜の信頼性を低下させる欠陥部分を一般的には内蔵して
おり、係る欠陥部分の存在が、トランジスタに於ける酸
化膜の寿命に大きな影響を与えるものである。
【００１９】従って、正確なゲート酸化膜の信頼性試験
を行うにば、係る欠陥部分がゲート酸化膜中のどの部分
に存在するかを、確認する事が重要であり、その為、ト
ランジスタの各部分がどの程度の影響を当該ゲート酸化
膜の信頼性評価に寄与しているかを、個別に独立的に観
察する必要がある。従来の方法に於いては、係る問題点
を無視して信頼性試験を行っていた為、データが正確で
はなく、従って、構成の異なるトランジスタについて
は、個別に測定用のサンプルを作成して、信頼性試験を
実行しなければならなかった。
【００２０】本発明に於いては、係る問題点を解決する
為、鋭意検討した結果、上記の欠陥部分が、トランジス
タのどの部分に存在するかを図２に示す様にモデル化す
る事によって、ゲート酸化膜の信頼性をシミュレーショ
ンする事が可能となったものである。即ち、図２に示す
様に、上記の欠陥部分の存在する場所を３種類に分類し
て評価しようとするものである。
【００２１】図２のＡは、ゲートの下の部分９に欠陥部
分が多く存在するとした場合であり、図２のＢは、ゲー
トとソース、ドレインとの重なり部分１０、１０’即ち
ゲート・バーズビーク部分に欠陥部分が多く存在すると
した場合であり、又図２のＣは、ゲートとフィールド酸
化膜（LOCOS)との重なり部分１１、１１’、即ちＬＯＣ
ＯＳ・バーズビーク部分に欠陥部分が多く存在するとし
た場合である。
【００２２】そして、かかる３個のパラメータが独立し
て、評価出来る様な試験素子パターンを使用しなけれ
ば、係る３個所のそれぞれの影響を分離する事が出来な
くなる。更に、上記の様な分散分析を行う為には、各パ
ラメータが直交している必要がある。
【００２３】従って、図２に示す様な、通常の二次元の
形状を有するマクスパターンを使用したのでは、分析評
価不可能な形状が発生した場合には、対処しえない事が
予想され、従って、本発明の目的が達成出来ない事は明
らかである。係る問題点を解決して、本発明の目的を達
成する為、本発明に於いては、上記した様な特殊の構成
を有するゲート形成用マスクパターンを採用するもので
ある。
【００２４】つまり、本発明に於いては、上記したゲー
ト酸化膜の信頼性試験に適した特性評価パターンを使用
する事によって、トランジスタに於ける各部分のゲート
酸化膜である絶縁膜が、如何なる状態で破壊されるか、
又破壊される確率を個別に判断することが出来、更にど
の部分が破壊されやすいか、その壊れやすい要因が支配
的であるかどうか等を正確に判断出来る。
【００２５】具体的には、或る構成を持った複数個のト
ランジスタからなる半導体装置の特性評価を、ゲート酸
化膜の信頼性試験により実行したい場合には、先ず公知
の実験計画法を用いて、当該評価サンプルを作成する事
になる。図３は、係る実験計画法に従って作成された直
交表であり、或る特定の構造を有するトランジスタの信
頼性試験を行う場合のサンプルの作成方法を指示してい
る。
【００２６】本具体例では、ゲート酸化膜の絶縁破壊に
影響を与える上記した３種類の部分即ち、ゲート面積、
ゲート・バーズビーク、ＬＯＣＯＳ・バーズビークとそ
れらの交互作用をみる交互作用の項目の４種類のパラメ
ータをとり、各項目に付いては、３水準の構成上の変化
を与えたものである。例えば、ゲート・バーズビークに
付いて、１はその長さが１０μｍ、２は長さが２０μ
ｍ、３は長さが３０μｍという様に、パラメータを振っ
ているものである。
【００２７】そして、本具体例に於いては、９種類のテ
ストパターンを作成する事が必要となる事を示してい
る。つまり、図３の該直交表は、各パターンに於ける上
記各パラメータの水準の組合せが指示されている。係る
実験計画法に従えば、通常のゲートの形状では試験しえ
ない形状のパターンを有するものも多く作成する必要が
生じる事になり、従来のマスクパターンでは、全く対処
する事が不可能であった。
【００２８】例えば、図３の該直交表に於けるサンプル
１とかサンプル４或いはサンプル７等は、従来の方法で
もそのサンプルを作成出来るとしても、例えば、サンプ
ル３では、試料のゲート面積が小さいのに対して、ゲー
ト・バーズビーク及びＬＯＣＯＳ・バーズビークが共に
長いと言う形状を示しているので、従来とは相反する形
状となっている。
【００２９】然しながら、本発明に於ける上記図１に示
す特性評価パターンを使用する事によって、該帯状部分
６、７の長さ、或いは、連結部分８の長さ或いは幅を調
整する事によって、容易に図３の該直交表に於いて指示
されている所定のサンプルを作成する事が出来る。つま
り、サンプル３の様なパターンでは、図１の特性評価パ
ターンを使用する事によって、ＬＯＣＯＳ・バーズビー
ク部の影響を大きくしても、ゲート部の面積の増加は限
りなく無視しえる形状にする事が出来るので、例えば、
ＬＯＣＯＳ・バーズビークは長く、面積は小さいと言っ
た様なゲートの組合せ構成を作成する事が可能となる。
【００３０】本発明に於いては、係る特性評価パターン
を用いて、該実験計画法により指示されたそれぞれの形
状パターンを有するゲート形成用のパターンマスクを作
成し、それを基に、所定のゲート形状を有する試験用ト
ランジスタを形成するものである。又、係る特性評価パ
ターンで、それぞれ互いに異なる形状の複数種の特性評
価パターン群を図４に示す様に、ブロック化して構成し
たマスクパターンブロック１２を準備して、該実験計画
法により指示されたそれぞれの形状パターンに適合する
特性評価パターンを適宜且つ逐次当該マスクパターンか
ら選択しながら、試験用トランジスタを作成するもので
有っても良い。
【００３１】次に、本発明に於ける該特性評価パターン
を用いて、所定の半導体装置の特性評価を実行し、信頼
性を予測する方法に付いて説明する。上記した様に、ゲ
ート酸化膜の信頼性は、該ゲート酸化膜中に存在する欠
陥部分により左右されるので、上記した様に、ゲート酸
化膜の欠陥密度を代表する上記パラメータ、ゲート面
積、ゲート・バーズビーク及びＬＯＣＯＳ・バーズビー
ク等を用いて、当該ゲート酸化膜の信頼性を表す事が出
来る。
【００３２】係る信頼性の評価の指標としては、前記し
た様に、ＴＤＤＢ、つまり、所定の構成のトランジスタ
のゲート酸化膜に定電圧、又は定電流を印加し、当該ゲ
ート酸化膜が絶縁破壊を起こす迄の時間を評価する方法
或いは、ＱＤＢ、つまり、所定の構成のトランジスタの
ゲート酸化膜に、電流を継続的に注入し、当該ゲート酸
化膜が絶縁破壊を起こす迄に注入された電荷量の総量を
求めて信頼性を評価する方法を使用する事が出来る。
【００３３】係る方法を実行する為には、前記した様な
実験計画法で求めた各種のテストサンプルを作成した
後、各サンプルの所定の電極に検査プローブを当接し
て、所定の電圧若しくは電流を印加し、その間、例え
ば、当該トランジスタに印加される電圧をモニターし、
当該電圧が急激に低下した場合、又は当該トランジスタ
に印加される電流をモニターし、当該電流が急激に増加
した場合、ゲート酸化膜が絶縁破壊を起こしたと判断
し、その時点迄に印加された総電荷量、或いは時間等を
測定する事になる。
【００３４】係る測定操作は、一つの基板に形成された
前記した複数種のテスト用サンプルトランジスタに対し
て、適宜の検査プローブを適宜の制御手段を用いて移動
させながら測定する事も可能である。本発明に於いて
は、上記した評価測定方法によって、得られた各種のデ
ータを以下に示す評価用演算式を用いて評価するもので
ある。
【００３５】以下の説明では、ゲート酸化膜の信頼性試
験評価に於いて、ＱＤＢを用いて評価する場合を例に採
って説明する。即ち、ＱＤＢは、ゲート酸化膜が絶縁破
壊を生じる迄に当該ゲート部に注入された総電荷量を示
すものであり、係るＱＤＢを前記したゲート面積、ゲー
ト・バーズビーク及びＬＯＣＯＳ・バーズビークをパラ
メータとした独立変数を持つ以下に示す様な多項式
（１）を用いて演算処理を行うものである。
【００３６】 ここで、AREA : ゲート面積 EDGE : ゲート・バーズビーク長 OVERLAP : ＬＯＣＯＳ・バーズビーク長 A1,A2,A3,B1,B2,B3,C : 定数 をそれぞれ示す。
【００３７】即ち、上記多項式（１）は、ＱＤＢ評価に
於ける正の影響が示される乗算されるパラメータ部分と
負の影響が示される二乗反比例部分との組合せとなって
おり、又各パラメータ部分、即ちAREA、EDGE、及びOVER
LAP 部分には、信頼性試験に供される半導体装置を構成
する全トランジスタＸ個の総パラメータ数が入力される
事になる。
【００３８】つまり、パラメータのAREAの部分には、Ｘ
×チャネル長×チャネル幅のデータが入力される事にな
り、又EDGEの部分には、Ｘ×チャネル幅×２のデータが
入力され、更にOVERLAP の部分には、Ｘ×チャネル長×
２のデータが入力される事になる。係る各独立変数であ
るパラメータに付いては、前記した様に、図１に示され
る特性評価パターンを用いて、並列トランジスタの数、
ゲート形状を充分に大きく条件を振った試験用のトラン
ジスタを作成して信頼性試験を行うものである。
【００３９】前記した様な方法で、作成された試験用の
トランジスタの全てに付いてＱＤＢを測定した後、その
データと前記の多項式（１）を用いて、例えば、重回帰
分析等の統計的処理を行う事によって、上記多項式
（１）の各係数が求められる事になる。一端、係る多項
式に於ける係数が求められると、それ以後は、同一のプ
ロセス条件によって製造されたＭＯＳＦＥＴ等のトラン
ジスタからなる半導体装置に於いては、そのトランジス
タの形状、サイズ、個数等が異なっていても、同一の多
項式（１）を用いてその信頼性試験を行いその信頼性を
予測する事が出来る。
【００４０】つまり、本発明に於ける上記特性評価パタ
ーンと特性評価方法を使用する事によって、一端上記多
項式の所定の係数を求めておく事によって、 改めて
別の信頼性試験を行う必要がなくなるので、サンプル作
成或いは信頼性試験の試験時間が不要となり半導体装置
の開発時間が短縮出来る。 又、本発明に於ける評
価方法では、実際のＭＯＳＦＥＴ等のトランジスタ構造
に対して得られた信頼性評価結果であるので、その演算
結果を実際のＬＳＩ等に直接適用する事が出来、 更
にトランジスタの形状、構造が異なっているものでも、
同一のプロセス条件で製造されたトランジスタであれば
そのまま適用する事が可能である。 又、本発明に於
いては、ＬＳＩ等の世代が替わっても、２〜３世代先の
半導体装置の信頼性を評価する事が可能であるし、トラ
ンジスタ等の形状が縮小さた場合でも別に信頼性試験を
行う必要もない。 又本発明に於いては、ＭＯＳＦ
ＥＴの形状の影響を定量的に評価する事も可能である。
更に、本発明に於いては、上記多項式のパラメ
ータは、ＱＤＢのみならず、ゲート酸化膜の信頼性の全
パラメータにも応用出来る。
【００４１】図５は、上記した本発明に係る特性評価パ
ターンを用いて、且つ上記した信頼性試験評価多項式を
用いて、特定のトランジスタ構造を有する半導体装置に
付いて信頼性試験を行った場合の結果を示すものであ
る。図５に於ける横軸は、当該半導体装置に形成されて
いるトランジスタの種類を示すものであり、Ｓ１の領域
では、トランジスタのゲート幅Ｗを順に増加させた例を
示し、Ｓ２の領域では、トランジスタのチャネル長Ｌを
順に増加させた例を示し、又Ｓ３の領域は、図１に示す
特性評価パターンを各種に変化させた場合の例を示して
いる。
【００４２】一方、縦軸は、前記した信頼性試験として
のＱＤＢの値を示すものである。又、図５に於いて、○
印は、実際に測定されたＱＤＢ値であり、実線は、実際
に測定されたＱＤＢ値の平均値を示している。又、点線
は、○印で求められたそれぞれのＱＤＢを基に、前記し
た多項式（１）の係数を演算で求め、当該係数を代入し
た多項式（１）を用いて、同一のトランジスタのＱＤＢ
をそれぞれシミュレーションして求めた結果を示すもの
であり、この結果から明らかな様に、本発明に於ける特
性評価パターンと特性評価多項式（１）は、実際の測定
結果と極めて良く近似しており、充分に実用に使用しせ
るものである事を示している。
【００４３】次に、本発明に係る特性評価方法を用い
て、実際に半導体装置の設計若しくはその製造を検討す
る場合を考えてみる。図６は、上記の方法で係数が求め
られた多項式（１）を用いて、信頼性試験時と同一のプ
ロセス条件のもとで製造されたトランジスタを内蔵する
半導体装置に付いて、その特性評価、信頼性評価をシミ
ュレーションにより求めてみた結果を示すものである。
【００４４】即ち、図６の縦軸は、ＱＤＢ値を示し、横
軸は、当該半導体装置に配置されるトランジスタの個数
を示すものである。又、図６のグラフは、当該トランジ
スタのサイズ、例えばＷ／Ｌを変化させると共に、トラ
ンジスタのゲート酸化膜の厚みを変化させた場合の例を
示すものである。
【００４５】つまり、グラフＴ１からＴ３は、ゲート酸
化膜の厚みを変化させて作成したトランジスタを示し、
グラフ中左から右に移行するに従って、トランジスタの
サイズが小さくなり、集積度が上昇していく例になって
いる。更に、各グラフＴ１からＴ３は、それぞれトラン
ジスタの構成、即ちＷ／Ｌを変化それぞれ３段階に亘た
って変化させた例を示している。
【００４６】係る結果から、例えば、トランジスタのサ
イズが小さくなる場合には、チャネル長つまりＬＯＣＯ
Ｓ・バーズビーク長の影響により、ＱＤＢが大きく変化
している事が判明するので、次世代ＬＳＩを製作する場
合には、ＬＯＣＯＳ・バーズビーク長の信頼性に問題が
発生する傾向にあることから、ＬＯＣＯＳ・バーズビー
クの形状を改善させるとか、Ｗ／Ｌ比を変化させる事に
より、酸化膜特性を向上させる様に、勧告する事が出
来、又それに合う様にトランジスタの設計を変更する事
が可能となる。
【００４７】次に、本発明に於ける上記半導体装置の特
性評価方法を利用して、前記した様な半導体装置に於け
るトランジスタの設計が可能であり、その設計方法の一
例を以下に示しておく。即ち、半導体装置の基板上に形
成されたトランジスタに関し、ゲート酸化膜の絶縁破壊
に影響を与える要因である、ゲートの面積部分、ゲート
・バーズビーク部分及び LOCOS・バーズビーク部分をパ
ラメータとして含み、且つそれぞれのパラメータに対し
て、所定の係数を付与してなる評価多項式を用いて半導
体装置の特性評価を行うに際し、複数種の互いに異なる
前記した特性評価パターンを準備する工程、当該各特性
評価パターンを用いて、所定の試験用トランジスタを形
成する工程、かくして得られた複数種の試験用トランジ
スタに対して、それぞれ所定の予備的絶縁破壊試験を実
行する工程、前記予備的絶縁破壊試験により得られた評
価データと当該試験用の各トランジスタに於けるパラメ
ータとを前記多項式に代入して、統計的手法に従って、
当該多項式に於ける各パラメータの係数を算出する工
程、当該係数が決定された該多項式を用いて、特定の設
計条件を有する試作トランジスタの絶縁破壊試験を行う
工程、当該絶縁破壊試験により得られた結果から、該試
作トランジスタに於けるトランジスタの特性評価を行う
工程、該特性評価の結果に基づいて、当該試作トランジ
スタに於ける、絶縁破壊し易い部分の構成を変更する処
理を行う工程、とから構成されている半導体装置の設計
方法である。
【００４８】更に、係る設計方法を活用する事によっ
て、所定の半導体装置を容易に製造する事が可能であ
る。
【００４９】
【発明の効果】本発明は、上記した様な技術構成を採用
しているので、一つの評価試験用のパターンを作成し、
上記した多項式を用いてその測定結果を解析する事によ
って、次世代、次次世代のＬＳＩに於けるゲート酸化膜
の信頼性をシミュレーションする事が可能となる。
【００５０】従って、信頼性評価時間が短縮され、又幾
つもの酸化膜評価用の素子を作成することも必要ではな
くなるので、半導体装置の開発に寄与する処が大きい。
更に、本発明に係る上記した半導体装置の評価パターン
と該評価パターンを用いた半導体装置の特性評価を実行
する事によって、実験計画法により指示された、実現不
可能なゲートのパターンでも容易に作成して評価を実行
出来るので、評価操作が簡便となると共に、正確な評価
結果が迅速に得られる。
【００５１】更には、所定の演算式を使用する事によっ
て、一度当該演算式の係数を確定しておく事によって、
同一の製造条件、同一のプロセス技術で製造されるトラ
ンジスタに付いては、その形状が異なっているもので
も、極めて高い確率を以て、その信頼性を評価する事が
可能となる。又、評価結果を得る為に、再度信頼性試験
を行う必要がなく、サンプルの作成を含めて信頼性試験
の要する時間を大幅に短縮する事が可能となり、その結
果、半導体装置の開発時間が大幅に短縮される。
【図面の簡単な説明】
【図１】図１は、本発明に係る特性評価ゲートパターン
の一具体例の形状を示す平面図である。
【図２】図２Ａ〜図２Ｃは、本発明に於ける信頼性評価
試験の基本原理を説明する図である。
【図３】図３は、本発明に於いて使用される実験計画法
による測定サンプルの指示例を示す計画図である。
【図４】図４は、本発明に於いて使用される特性評価ゲ
ートパターンを搭載したパターンブロックの例を示す平
面図である。
【図５】図５は、本発明に於ける信頼性試験を行った結
果を示すグラフである。
【図６】図６は、本発明に於ける信頼性試験方法に従っ
て、特定の半導体装置に付いて信頼性をシミュレーショ
ンした結果を示すグラフである。
【符号の説明】
１…特性評価ゲートパターン ２…ソース領域 ３…ドレイン領域 ４…ゲート電極 ６、７…第１及び第２の帯状部分 ８…連結部分 ９…ゲートの面積部分 １０、１０’…ゲート・バーズビーク部 １１、１１’…ＬＯＣＯＳ・バーズビーク部 １２…特性評価ゲートパターンブロック
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−41437（ＪＰ，Ａ) 特開 平３−152483（ＪＰ，Ａ) 特開 平５−190681（ＪＰ，Ａ) 実開 平５−95045（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/12,31/26 H01L 21/66,27/04,27/092

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に形成され、半導体装置の信頼性
    を評価するための特性評価パターンを含む複数のトラン
    ジスタを有する半導体装置であって、 前記特性評価パターンは、トランジスタのゲート電極部
    分、ゲート・バーズビーク部分、およびＬＯＣＯＳ・バ
    ーズビーク部分からなる３つの要素を有し、 前記３つの要素のうちの少なくとも１つの要素は、前記
    複数のトランジスタのうちの少なくとも２つのトランジ
    スタにおいてサイズが異なり、前記３つの要素のうちの少なくとも他の１つの要素は、
    前記少なくとも２つのトランジスタにおいてサイズが略
    同一である ことを特徴とする半導体装置。
  2. 【請求項２】 互いに異なる形状を有する複数の前記特
    性評価パターンを有する複数のトランジスタ群が形成さ
    れたことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ゲート電極部分の形状は、 前記 ＬＯＣＯＳ・バーズビーク部分に略平行な第１の帯
    状部分と第２の帯状部分と、 前記第１の帯状部分と前記第２の帯状部分との間に形成
    され、前記第１の帯状部分および第２の帯状部分に略直
    角に接続された連結部分と、 によって構成されることを特徴とする請求項１に記載の
    半導体装置。
  4. 【請求項４】 前記複数のトランジスタのうちで、 一方のトランジスタにおける前記第１および第２の帯状
    部分の長手方向の長さは、他方のトランジスタにおける
    前記第１および第２の帯状部分の長手方向の長さと異な
    り、 更に、一方のトランジスタにおける前記結合部分の長手
    方向もしくは前記第１および第２の帯状部分に平行な方
    向の長さは、他方のトランジスタにおける前記結合部分
    の長手方向もしくは前記第１および第２の帯状部分に平
    行な方向の長さと異なることを特徴とする請求項３に記
    載の半導体装置。
  5. 【請求項５】 半導体装置の基板上に形成されたトラン
    ジスタのゲート電極部分、ゲート・バーズビーク部分、
    およびＬＯＣＯＳ・バーズビーク部分の長さまたはサイ
    ズをパラメーラとして含み、前記パラメーラの各々に対
    して所定の係数を付与する多項式を使用して行われるシ
    ミュレーションによって半導体装置の特性を評価するこ
    とを特徴とする半導体装置の特性評価方法。
  6. 【請求項６】 半導体装置の基板上に形成されたトラン
    ジスタのゲート電極部分、ゲート・バーズビーク部分、
    およびＬＯＣＯＳ・バーズビーク部分の長さまたはサイ
    ズをパラメータとして含み、前記パラメータの各々に対
    して所定の係数を付与する多項式を使用して行われるシ
    ミュレーションによって半導体装置の特性を評価して半
    導体装置を設計する方法であって、 種類の異なる複数の特性評価パターンを準備する工程
    と、 前記特性評価パターンを用いて所定の試験用トランジス
    タを形成する工程と、 前記試験用トランジスタに予備的絶縁膜破壊試験を施す
    工程と、 前記予備的絶縁膜破壊試験により得られた評価データと
    前記パラメータとを前記多項式に代入して前記多項式に
    おけるパラメータ係数を算出する工程と、前記 パラメータ係数が決定された前記多項式を使用して
    所定の設計条件を有する試作トランジスタに絶縁膜破壊
    試験を施す工程と、 前記絶縁膜破壊試験によって得られた評価データに基づ
    いて前記試作トランジスタの特性評価を行う工程と、 前記特性評価の結果に基づいて、前記半導体装置に形成
    されるトランジスタの、前記試作トランジスタの絶縁破
    壊し易い部分に対応する部分の構成を変更する工程と、 を有することを特徴とする半導体装置の設計方法。
JP04722494A 1994-03-17 1994-03-17 半導体装置、その特性評価方法及び設計方法 Expired - Fee Related JP3249007B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04722494A JP3249007B2 (ja) 1994-03-17 1994-03-17 半導体装置、その特性評価方法及び設計方法
US08/964,349 US5886363A (en) 1994-03-17 1997-11-04 Semiconductor device and pattern including varying transistor patterns for evaluating characteristics
US09/215,625 US6031246A (en) 1994-03-17 1998-12-18 Method of producing semiconductor devices and method of evaluating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04722494A JP3249007B2 (ja) 1994-03-17 1994-03-17 半導体装置、その特性評価方法及び設計方法

Publications (2)

Publication Number Publication Date
JPH07260867A JPH07260867A (ja) 1995-10-13
JP3249007B2 true JP3249007B2 (ja) 2002-01-21

Family

ID=12769228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04722494A Expired - Fee Related JP3249007B2 (ja) 1994-03-17 1994-03-17 半導体装置、その特性評価方法及び設計方法

Country Status (2)

Country Link
US (2) US5886363A (ja)
JP (1) JP3249007B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060808B1 (en) * 1995-06-07 2006-06-13 Imclone Systems Incorporated Humanized anti-EGF receptor monoclonal antibody
DE69734982D1 (de) * 1997-10-24 2006-02-02 St Microelectronics Srl Verfahren zur Integration von MOS-Technologie-Bauelementen mit unterschiedlichen Schwellenspannungen in demselben Halbleiterchip
US20030224001A1 (en) * 1998-03-19 2003-12-04 Goldstein Neil I. Antibody and antibody fragments for inhibiting the growth of tumors
ZA200007412B (en) * 1998-05-15 2002-03-12 Imclone Systems Inc Treatment of human tumors with radiation and inhibitors of growth factor receptor tyrosine kinases.
KR100282432B1 (ko) * 1998-08-31 2001-02-15 김영환 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
US6150669A (en) * 1998-12-18 2000-11-21 Texas Instruments Incorporated Combination test structures for in-situ measurements during fabrication of semiconductor devices
US20070065838A1 (en) * 1999-01-19 2007-03-22 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
US6593157B1 (en) * 1999-07-16 2003-07-15 Taiwan Semiconductor Manufacturing Company Early response to plasma/charging damage by special pattern design of active region
JP2001068564A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001203347A (ja) 2000-01-18 2001-07-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004527456A (ja) * 2000-08-09 2004-09-09 イムクローン システムズ インコーポレイティド Ｅｇｆ受容体拮抗剤による過増殖性の疾患の治療
US7299162B2 (en) * 2000-12-14 2007-11-20 Siemens Corporate Research, Inc. Method and apparatus for providing a polynomial based virtual age estimation for remaining lifetime prediction of a system
US20080008704A1 (en) * 2001-03-16 2008-01-10 Mark Rubin Methods of treating colorectal cancer with anti-epidermal growth factor antibodies
US6442099B1 (en) * 2001-04-18 2002-08-27 Sun Microsystems, Inc. Low power read scheme for memory array structures
US6597043B1 (en) 2001-11-13 2003-07-22 National Semiconductor Corporation Narrow high performance MOSFET device design
JP4361292B2 (ja) 2003-02-19 2009-11-11 Ｏｋｉセミコンダクタ株式会社 半導体装置の評価用ｔｅｇ
EP1622941A2 (en) * 2003-03-20 2006-02-08 ImClone Systems Incorporated Method of producing an antibody to epidermal growth factor receptor
CA2560305C (en) * 2004-03-19 2016-07-05 Imclone Systems Incorporated Human anti-epidermal growth factor receptor antibody
JP2006118880A (ja) * 2004-10-19 2006-05-11 Sharp Corp 半導体集積回路の検査方法及び検査装置
JP2006165376A (ja) * 2004-12-09 2006-06-22 Fujitsu Ltd 電子装置及びその設計方法
US8935146B2 (en) * 2007-03-05 2015-01-13 Fujitsu Semiconductor Limited Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter
KR100915765B1 (ko) * 2007-12-26 2009-09-04 주식회사 동부하이텍 반도체 소자의 테스트 패턴 및 그 제조 방법
US8554531B2 (en) * 2010-08-20 2013-10-08 Texas Instruments Incorporated System and circuit for simulating gate-to-drain breakdown
CN109799444B (zh) * 2019-03-08 2020-09-15 中国科学院电工研究所 一种热-电复合作用的绝缘介质故障模拟装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343877A (en) * 1981-01-02 1982-08-10 Amdahl Corporation System for design and production of integrated circuit photomasks and integrated circuit devices
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
US4672314A (en) * 1985-04-12 1987-06-09 Rca Corporation Comprehensive semiconductor test structure
DE3530578A1 (de) * 1985-08-27 1987-03-05 Siemens Ag Struktur zur qualitaetspruefung einer substratscheibe aus halbleitermaterial
JPH04267372A (ja) * 1991-02-22 1992-09-22 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP3144114B2 (ja) * 1993-01-25 2001-03-12 ミツミ電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH07260867A (ja) 1995-10-13
US6031246A (en) 2000-02-29
US5886363A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
JP3249007B2 (ja) 半導体装置、その特性評価方法及び設計方法
US7373625B2 (en) System and method for product yield prediction
DE10354939B4 (de) Verfahren zur Zuverlässigkeitsprüfung eines Bauelements einer Schaltung
JPH01216278A (ja) 電子的ミクロ構造体におけるランダム欠陥の試験方法
DE10323668A1 (de) Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung
EP1279966A2 (de) Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
JPH11260879A (ja) 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体
Miller et al. Unit level predicted yield: a method of identifying high defect density die at wafer sort
CN103941171B (zh) 半导体测试结构及测试方法
DE102004058753A1 (de) Verifizierung von Integrierte-Schaltung-Tests unter Verwendung einer Testsimulation und einer Integrierte-Schaltungs-Simulation mit einem simulierten Ausfall
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
JPH09115972A (ja) 半導体素子の試験用アレー及び試験方法
DE102018102034A1 (de) Verfahren zum Testen mehrerer Sensorvorrichtungen, Platte zur Verwendung in dem Verfahren und durch das Verfahren hergestellte Sensorkomponente
DE102005040494B4 (de) Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen
JPS6111465B2 (ja)
JP3012242B2 (ja) 半導体集積回路の製造方法
JPH07321174A (ja) 半導体検査装置
JPH08102480A (ja) 半導体装置
JPH08236593A (ja) 半導体基板上における配線状態の評価方法
JPS6179263A (ja) Ｆｅｔの閾値電圧の測定方法
DE102019212486A1 (de) Eine Wafer-Probe-Card, die mit einer Lichtquelle integriert ist, die einer Seite einer zu testenden Vorrichtung zugerichtet ist, und ein Herstellungsverfahren
JPH08288349A (ja) 絶縁膜の不良解析方法
JPH06101509B2 (ja) 半導体プロセス異常診断方式
JPS63122136A (ja) 集積回路
DE102018203340A1 (de) Verfahren und struktur zur prozessbeschränkenden produktionsprüfung

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees