DE19845108B4 - Verfahren zur Ermittlung von CDM-Testdaten - Google Patents

Verfahren zur Ermittlung von CDM-Testdaten Download PDF

Info

Publication number
DE19845108B4
DE19845108B4 DE1998145108 DE19845108A DE19845108B4 DE 19845108 B4 DE19845108 B4 DE 19845108B4 DE 1998145108 DE1998145108 DE 1998145108 DE 19845108 A DE19845108 A DE 19845108A DE 19845108 B4 DE19845108 B4 DE 19845108B4
Authority
DE
Germany
Prior art keywords
cdm
housing
voltage
peak current
measuring arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998145108
Other languages
English (en)
Other versions
DE19845108A1 (de
Inventor
Tilo Dr. Brodbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1998145108 priority Critical patent/DE19845108B4/de
Publication of DE19845108A1 publication Critical patent/DE19845108A1/de
Application granted granted Critical
Publication of DE19845108B4 publication Critical patent/DE19845108B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Verfahren zur Ermittlung von CDM-Testdaten von gehäusten elektronischen Baugruppen (2), die jeweils ein Halbleiterbauelement (5), ein Gehäuse (5) und Außenanschlüsse (6) aufweisen, mit den folgenden Verfahrensschritten:
(a) Mittels einer CDM-Meßanordnung werden die Entladestromkurven für verschiedene Gehäusetypen bei einer definierten Voraufladespannung aufgenommen;
(b) Aus jeder der Entladestromkurven wird mindestens ein spezifischer Spitzenstromwert ermittelt;
(c) Für eine gehäuste elektronische Baugruppe (2) mit einem bestimmten Halbleiterbauelement (5) und mit einem ersten Gehäusetyp wird die erste CDM-Ausfallspannung mittels der CDM-Meßanordnung gemessen;
(d) Eine weitere CDM-Ausfallspannung desselben Halbleiterelementes (5) in einem weiteren Gehäusetyp (7) wird aus dem Verhältnis der ermittelten spezifischen Spitzenstromwerte des ersten und des weiteren Gehäusetyps multipliziert mit der ersten CDM-Ausfallspannung berechnet.

Description

  • Die Erfindung betrifft ein Verfahren zur Ermittlung von CDM-Testdaten.
  • Integrierte Halbleiterschaltungen enthalten typischerweise ESD-Schutzstrukturen zum Schutz derer Eingänge und/oder Ausgänge gegen elektrostatische Überspannungen und dadurch verursachte elektrostatische Entladungen (ESD; Electrostatic Discharge). Solche parasitären Überspannungsimpulse, die beispielsweise beim Transport oder beim Handling der integrierten Halbleiterschaltung entstehen können, können im Extremfall zu dessen Zerstörung führen.
  • Es gibt verschiedene Modelle, die die zu erwartende, parasitäre Störsignaleinkopplung beschreiben: Im Gegensatz zu dem bekannten Human-Body-Model (HBM), bei dem ein durch einen Menschen eingekoppelter Störimpuls modeliert wird, hängt die ESD-Spannungsfestigkeit bei dem sogenannten Charged-Device-Model (CDM) im wesentlichen von dem Gehäusetyp eines elektronischen Gehäusebauteils bzw. einer integrierten Schaltung ab. Das HBM-Modell geht hier von Störimpulsen mit sehr langsamen Anstiegsflanken (einige ns) aus, während durch das CDM-Modell Störimpulse mit sehr schnellen Anstiegszeiten von 100 ps bis 300 ps simuliert werden.
  • Ein gattungsgemäßes Verfahren zur Ermittlung von CDM-Testdaten ist in der ESD-Association Standard for Electrostatic Discharge (ESD) Sensitivity Testing, "Charged Device Model (CDM), Non-Socketed Mode, Component Level", 1996, beschrieben. 1 zeigt eine standardisierte CDM-Meßanordnung zur Durchführung eines solchen Verfahrens:
    Die CDM-Meßanordnung 1 weist zwei metallische Platten 3, 4 auf, zwischen denen ein elektronisches Gehäusebauteil 2 ange ordnet ist. Das Gehäusebauteil 2 enthält ein Halbleiterbauelement 5, welches über Außenanschlüsse 6 kontaktiert ist. Außerdem ist das Halbleiterbauelement 5 mit einem Gehäuse 7 versehen. Die untere Platte 3, die das Potential der Bezugsmasse aufweist, dient als Auflagefläche für das Gehäusebauteil 2. Die obere Platte 4 ist mit einem Entladestift 8, beispielsweise einer Kontaktnadel mit einem Meßwiderstand, kurzgeschlossen und mit einer Auswerteeinrichtung 9, beispielsweise einem Oszilloskop, verbunden.
  • Mit dieser CDM-Meßanordnung 1 können die gewünschten CDM-Testdaten, daß heißt die CDM-Ausfallspannung und damit die Spannungsfestigkeit von Gehäusebauteilen 2, ermittelt werden. Dazu wird zunächst ein Gehäusebauteil 2 auf der unteren Platte 3 so angeordnet, daß dessen Außenanschlüsse 6 in die zur unteren Platte 3 entgegengesetzten Richtung gerichtet sind. Das Halbleiterbauelement 5 wird über dessen Außenanschlüsse 6 mittels einer definierten Voraufladespannung aufgeladen. Das Halbleiterbauelement 5 und die untere Platte 3 bilden dabei ein kondensatorähnliches Gebilde, dessen Kapazität im wesentlichen von der Art des Gehäuses 7 bestimmt wird, wobei das Material des Gehäuses 7 hier als Dielektrikum zu betrachten ist. Die in dem Gehäusebauteil 2 gespeicherte Ladung hängt dann im wesentlichen von der Gehäusekapazität und der Voraufladespannung ab.
  • Anschließend wird die mit der oberen Platte 4 kurzgeschlossene Kontaktnadel 8 mit einem der Außenanschlüsse 6 des Gehäusebauteils 2 kontaktiert. Durch die relativ große Fläche der oberen Platte 4 und durch die geringe Ableitungslänge der Kontaktnadel 8 läßt sich eine sehr schnelle Entladung der in dem Halbleiterbauelement 5 gespeicherten Ladung gewährleisten. Diese Entladung wird durch die Auswerteeinrichtung 9 in Gestalt einer Entladestromkurve über die Zeit aufgezeichnet. Dieser Vorgang wird für dieselbe Voraufladespannung an jedem Außenanschluß 6 des Gehäusebauteils 2 wiederholt. Anschließend wird dieser Vorgang bei einem nächst höheren Wert der Voraufladespannung gleichermaßen bei allen Außenanschlüssen 6 des Gehäusebauteils 2 wiederholt. Dieser Vorgang wird solange fortgesetzt, bis die Ausfallspannung eines Gehäusebauteils und damit dessen Spannungsfestigkeit ermittelt wurde. Zur Verifizierung dieser CDM-Ausfallschwelle wird die Ermittlung der CDM-Ausfallspannung bei weiteren gleichartigen Gehäusebauteilen wiederholt und daraus die gemittelte CDM-Ausfallspannung berechnet.
  • Ferner muß bei Gehäusebauteilen mit unterschiedlichen Gehäusetypen gegenwärtig für jeden Gehäusetyp die ESD-Spannungsfestigkeit nach dem oben beschriebenen Verfahren einzeln bestimmt werden. Der erforderliche Zeitaufwand zur Ermittlung dieser CDM-Testdaten, d. h. die Bestimmung der CDM-Ausfallspannung und somit die ESD-Spannungsfestigkeit nach dem CDM-Modell, ist somit exorbitant hoch. Die Durchführung dieser CDM-Tests ist daher überaus kostenintensiv.
  • Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, ein einfaches Verfahren zur Ermittelung von CDM-Testdaten für gleichartige elektronische Gehäusebauteile anzugeben.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren gemäß Patentanspruch 1 gelöst.
  • Das erfindungsgemäße Verfahren bietet die Möglichkeit, CDM-Testdaten, die bereits bei einer CDM-Testreihe für ein Gehäusebauteil mit spezifischen Gehäusetyp ermittelt wurden, von diesem spezifischen Gehäusetyp auf gleichartige Gehäusebauteile mit anderen Gehäusetypen zu übertragen. Durch diese Extrapolation der CDM-Testdaten auf andere Gehäusetypen lassen sich zeitaufwendige und damit kostenintensive zusätzliche CDM-Tests vermeiden.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der weiteren Unteransprüche.
  • Die Erfindung wird anhand der Figuren der Zeichnung näher beschrieben. Es zeigt dabei:
  • 1 schematisch den Aufbau einer CDM-Meßanordnung zur Ermittlung der CDM-Ausfallschwelle nach dem Stand der Technik;
  • 2 die CDM-Entladestromkurven für Halbleiterbauelemente mit unterschiedlichen Gehäusebauformen;
  • 2 eine Tabelle, die die Spitzenstromwerte der Entladestromkurve bei einer vorgegebenen Voraufladespannung darstellt.
  • 2 zeigt einige CDM-Entladestromkurven für Halbleiterbauelemente mit unterschiedlichen Gehäusetypen und damit mit unterschiedlichen Gehäusekapazitäten. Es zeigt sich, daß die Spitzenstromwerte der Entladestromkurven bei Halbleiterbauelementen mit unterschiedlichen Gehäusetypen nahezu identisch sind. Konkret bedeutet das, daß eine Formveränderung des Gehäuses diesen Spitzenstromwert nicht signifikant verändert.
  • Das erfindungsgemäße Verfahren geht dabei von der Erkenntnis aus, daß die CDM-Ausfallspannung von Gehäusebauteilen im Wesentlichen durch den Spitzenstromwert der Entladestromkurve bestimmt wird. Der Entladestrom wird hier als Referenzstrom herangezogen.
  • Nachfolgend wird das Verfahren zur Ermittlung der CDM-Testdaten näher beschrieben:
    Eine standardisierte CDM-Meßanordnungen gemäß 1 wird bereitgestellt. Im Gegensatz zu dem eingangs beschrieben Verfahren reicht es hier vollkommen aus, bei einem Halbleiterbauelement 5 für jeden Gehäusetyp genau eine Testreihe vorzunehmen. Diese Testreihe wird bei einer einzigen, definierten Voraufladespannung vorgenommen. Hierbei ist lediglich darauf zu achten, daß die Voraufladespannung deutlich unterhalb der zu erwartenden Ausfallspannung der zu testenden Halbleiterbauelemente 5 liegt. Für die verschiedenen Gehäusetypen wird bei dieser Voraufladespannung die Entladestromkurve aufgenommen. Aus diesen Entladestromkurven werden die Spitzenwerte bestimmt und tabellarisch dargestellt.
  • 3 zeigt eine solche Tabelle, die die Spitzenstromwerte Ipeak für eine definierte Voraufladespannung 1000 Volt bei verschiedenen Gehäusetypen dargestellt. In der ersten Spalte sind die verschiedenen Gehäusetypen aufgelistet. Die zweite Spalte gibt die Spitzenstromwerte für verschiedene Halbleiterbauelemente bei einer Voraufladespannung von 1000 Volt an. Die dritte und letzte Spalte gibt schließlich die gemittelten Spitzenstromwerte an, die sich aus den verschiedenen Spitzenstromwerten für verschiedene Halbleiterbauelemente 5 bei ein und demselben Gehäusetyp ergeben. Aus dem Verhältnis dieser Spitzenstromwerte kann die CDM-Ausfallspannung von einem Gehäusebauteil 2 auf solche Gehäusebauteile 2 mit anderen Gehäusetypen extrapoliert werden.
  • Nachfolgend wird hierzu ein Beispiel anhand der Tabelle in 3 angegeben:
    Bei einem vorgegebenen Halbleiterbauelement 5 soll beispielsweise der Gehäusetyp beispielsweise von LCC-84 auf TQFP-100 geändert werden. Ein Gehäusebauteil 2 mit einem LCC-84 Gehäusetyp weist nach dieser Tabelle einen Spitzenstromwert von 14,4 A bei einer Voraufladespannung von 1000 Volt auf, während es bei einem TQFP-100 Gehäusetyp bei derselben Voraufladespannung einen Spitzenstromwert von 20,1 A aufweist. Es wird ferner davon ausgegangen, daß das vorgegebene Halbleiterbauelement 5 mit dem LCC-84 Gehäusetyp seine CDM-Ausfallspannung beispielsweise bei 1500 Volt hat. Durch das erfindungsgemäße Verfahren kann nun ohne großen Aufwand er mitteln werden, welche CDM-Ausfallspannung das vorgegebenen Halbleiterbauelement 5 für andere Gehäusetypen aufweist.
  • Das Verhältnis der Spitzenstromwerte bei dem LCC-84 Gehäusetyp und dem TQFP-100 Gehäusetyp beträgt 14,4 A : 20,1 A = 0,716. Somit müßte das vorgegebene Halbleiterbauelement 5, das im LCC-84 Gehäusetyp eine CDM-Ausfallspannung von 1500 Volt aufweist bei dem TQFP-100 Gehäusetyp entsprechend eine CDM-Ausfallspannung von 0,716 × 1500 Volt = 1074 Volt aufweisen.
  • Somit kann auf einfache Weise durch einfache Extrapolation der Spitzenstromwerte bei verschiedenen Gehäusetypen eine einmal ermittelte CDM-Ausfallspannung eines Halbleiterbauelements 5 diese auch auf andere Gehäusetypen extrapoliert werden. Für diese Extrapolation sind keine zusätzlichen, sehr aufwendigen CDM-Testreihen, wie dies bislang erforderlich war, notwendig.
  • Es sei hier noch anzumerken, daß jegliche Veränderung der CDM-Meßanordnung, wie beispielsweise das Auswechseln des Entladestiftes 8, der Platten, etc. eine signifikante Veränderung der Entladestromkurve zur Folge hat. Da der Spitzenstromwert der Entladestromkurve den entscheidenen Parameter zur Durchführung des erfindungsgemäßen CDM-Testverfahrens darstellt, sollte die Ermittlung dieser Entladestromkurve nach einem definierten, vorzugsweise standardisierten Verfahren hervorgehen.
  • In 2 der Zeichnung wurde lediglich der Ausschnitt um den ersten Spitzenstromwert der Entladestromkurve dargestellt. Durch die Entladung des Gehäusebauteiles 2 kann es jedoch auch zu weiteren nebengeordneten Spitzenstromwerten deren absoulter Betrag typischerweise niedriger ist, als der Betrag des ersten Spitzenstromwertes, kommen. Typischerweise wird daher der erste Spitzenstromwert der Entladestromkurve als Referenzstrom herangezogen. Es sei jedoch darauf hinge wiesen, daß äquivalent natürlich auch einer oder mehrere der weiteren Spitzenstromwerte als Referenzstrom herangezogen werden kann. Jedoch ist dann zumeist mit einer steigenden Unschärfe der CDM-Testdaten zu rechnen.
  • 1
    CDM-Meßanordnung
    2
    Gehäusebauteil
    3
    untere Platte
    4
    obere Platte
    5
    Halbleiterbauelement
    6
    Außenanschlüsse
    7
    Gehäuse
    8
    Entladestift, Kontaktnadel
    9
    Auswerteeinheit, Oszilloskop

Claims (3)

  1. Verfahren zur Ermittlung von CDM-Testdaten von gehäusten elektronischen Baugruppen (2), die jeweils ein Halbleiterbauelement (5), ein Gehäuse (5) und Außenanschlüsse (6) aufweisen, mit den folgenden Verfahrensschritten: (a) Mittels einer CDM-Meßanordnung werden die Entladestromkurven für verschiedene Gehäusetypen bei einer definierten Voraufladespannung aufgenommen; (b) Aus jeder der Entladestromkurven wird mindestens ein spezifischer Spitzenstromwert ermittelt; (c) Für eine gehäuste elektronische Baugruppe (2) mit einem bestimmten Halbleiterbauelement (5) und mit einem ersten Gehäusetyp wird die erste CDM-Ausfallspannung mittels der CDM-Meßanordnung gemessen; (d) Eine weitere CDM-Ausfallspannung desselben Halbleiterelementes (5) in einem weiteren Gehäusetyp (7) wird aus dem Verhältnis der ermittelten spezifischen Spitzenstromwerte des ersten und des weiteren Gehäusetyps multipliziert mit der ersten CDM-Ausfallspannung berechnet.
  2. Verfahren nach Anspruch 1, bei dem eine standardisierte CDM-Meßanordnung herangezogen wird.
  3. Verfahren nach einem der vorstehenden Ansprüche, bei dem als spezifischer Spitzenstromwert der Wert der ersten Entladestromkurvespitze herangezogen wird.
DE1998145108 1998-09-30 1998-09-30 Verfahren zur Ermittlung von CDM-Testdaten Expired - Fee Related DE19845108B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998145108 DE19845108B4 (de) 1998-09-30 1998-09-30 Verfahren zur Ermittlung von CDM-Testdaten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998145108 DE19845108B4 (de) 1998-09-30 1998-09-30 Verfahren zur Ermittlung von CDM-Testdaten

Publications (2)

Publication Number Publication Date
DE19845108A1 DE19845108A1 (de) 2000-04-20
DE19845108B4 true DE19845108B4 (de) 2004-08-26

Family

ID=7882978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998145108 Expired - Fee Related DE19845108B4 (de) 1998-09-30 1998-09-30 Verfahren zur Ermittlung von CDM-Testdaten

Country Status (1)

Country Link
DE (1) DE19845108B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636724A (en) * 1983-09-30 1987-01-13 Oki Electric Industry Co., Ltd. Method and apparatus for examining electrostatic discharge damage to semiconductor devices
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
US5537031A (en) * 1992-12-17 1996-07-16 Vlsi Technology, Inc. Integrated circuit test jig
US5557195A (en) * 1992-11-03 1996-09-17 Qrp, Inc. Method and apparatus for evaluating electrostatic discharge conditions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636724A (en) * 1983-09-30 1987-01-13 Oki Electric Industry Co., Ltd. Method and apparatus for examining electrostatic discharge damage to semiconductor devices
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
US5557195A (en) * 1992-11-03 1996-09-17 Qrp, Inc. Method and apparatus for evaluating electrostatic discharge conditions
US5537031A (en) * 1992-12-17 1996-07-16 Vlsi Technology, Inc. Integrated circuit test jig

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BRENDT, H.: Prüfung auf ESD-Sicherheit, In: Z.: radio fernsehen elektronik, 41 (1992), S. 596- 600 *
ESD association standard for Electrostatic Dis- charge (ESD), Sensitiving Testing, Charged Device Model (CDM), Non-Socketed Mode, Component Level, 1996, S.1-13 *
GOTTSCHALK, A.: Ausfallsichere Bauelemente, In: Z.: Elektronik 24/1990, S. 112-118 *

Also Published As

Publication number Publication date
DE19845108A1 (de) 2000-04-20

Similar Documents

Publication Publication Date Title
DE69329567T2 (de) Identifikation von offenen Anschlussfehlern durch kapazitive Kopplung
DE112009002541B4 (de) Vorrichtung und Verfahren zum Prüfen der Isolierung einer Zellmodulanordnung und Tester dafür
EP0071031A2 (de) Trägerelement für einen IC-Baustein
DE3332453A1 (de) Speicher-ausweiskarte
DE19507127A1 (de) Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung
DE102010021958B4 (de) Durchführungskondensatoranordnung
DE69124000T2 (de) Insbesondere als Simulator elektromagnetischer Impulse verwendbares elektrisches Gerät
DE3528189A1 (de) Testgeraet fuer halbleitereinrichtungen
DE3234745A1 (de) Verfahren und vorrichtung zum schuetzen von filmmontierten integrierten schaltkreisen (mikropacks) vor zerstoerung durch elektrostatische aufladung
DE102013013950B4 (de) Verfahren, Messanordnung und Messgerät zur Bestimmung von lsolationswiderständen von Einzelzellen einer Hochvoltbatterie
DE4036081C2 (de) Halbleiterspeicher-Steckmodul
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE3513091A1 (de) Einrichtung zur pruefung elektrischer oder elektronischer systeme mit elektro-magnetischen pulsen
DE102005020100A1 (de) Verfahren zur Herstellung eines tragbaren Datenträgers
DE19845108B4 (de) Verfahren zur Ermittlung von CDM-Testdaten
DE19548073C1 (de) IC-Karte
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE3887873T2 (de) Phantom-esd-schutzschaltung mit e-feldverdichtung.
DE102016109523A1 (de) Elektronisches Bauelement, das eine Funktion zum Detektieren von Herstellungsfehlern oder Schäden/Verschlechterung aufweist, und eine Leiterplatte
DE102008050154A1 (de) Verdrahtungsplatte und Verfahren zum Verhindern eines Hochspannungsschadens
DE19748029C2 (de) Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen
DE4038460A1 (de) Smd-bauteilverbindung zu einer leiterplatte
DE2443304A1 (de) Einrichtung zum schutz von halbleiterbausteinen gegen zerstoerung durch statische auf- und entladung
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE3823367A1 (de) Leiterplattenpruefgeraet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee