DE102016102291B4 - Halbleiterchip mit bruchdetektion - Google Patents

Halbleiterchip mit bruchdetektion Download PDF

Info

Publication number
DE102016102291B4
DE102016102291B4 DE102016102291.8A DE102016102291A DE102016102291B4 DE 102016102291 B4 DE102016102291 B4 DE 102016102291B4 DE 102016102291 A DE102016102291 A DE 102016102291A DE 102016102291 B4 DE102016102291 B4 DE 102016102291B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
indentation
substrate
conductor track
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016102291.8A
Other languages
English (en)
Other versions
DE102016102291A1 (de
Inventor
Thomas Zettler
Friedrich RASBORNIG
Dirk Hammerschmidt
Hans-Jörg Wagner
Wolfgang Scheibenzuber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016102291.8A priority Critical patent/DE102016102291B4/de
Priority to US15/425,382 priority patent/US10281517B2/en
Priority to JP2017023052A priority patent/JP6452121B2/ja
Priority to CN201710073796.7A priority patent/CN107068654B/zh
Publication of DE102016102291A1 publication Critical patent/DE102016102291A1/de
Priority to US16/290,196 priority patent/US10705132B2/en
Application granted granted Critical
Publication of DE102016102291B4 publication Critical patent/DE102016102291B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleiterchip (100), der umfasst:- ein Substrat (101),- einen integrierten Schaltkreis (102), der auf dem Substrat (101) angeordnet ist,- eine Einbuchtung (110) des Substrats (101),- eine Leiterbahn (121, 121-1, 121-2, 121-3),- eine Kreuzung (111) zwischen der Einbuchtung (110) des Substrats (101) und der Leiterbahn (121, 121-1, 121-2, 121-3),- eine Eingangsschnittstelle (123), die eingerichtet ist, um Einspeisung eines Prüfsignals (401) an einem ersten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) in die Leiterbahn (121, 121-1, 121-2, 121-3) zu ermöglichen, und- eine Ausgangsschnittstelle (122), die mit der Leiterbahn (121, 121-1, 121-2, 121-3) an einem zweiten Ende der Leiterbahn (121, 121-1, 121-2, 121-3), das dem ersten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) gegenüber liegt, gekoppelt ist, und die eingerichtet ist, um Detektion des Prüfsignals (401) am zweiten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) zu ermöglichen, wobei die Einbuchtung (110) eine Sollbruchstelle des Substrats (101) ausbildet,wobei die Einbuchtung (110) keinen offenliegenden Graben ausbildet, sondern mit Material ausgefüllt ist, so dass eine Oberfläche (101-2) des Substrats (101) im Bereich der Einbuchtung (110) keine Variation senkrecht zur Oberfläche (101-2) des Substrats (101) aufweist,wobei die Einbuchtung (110) eine längliche Form mit einem ersten Ende und einem gegenüberliegendem zweiten Ende aufweist,wobei das erste Ende der Einbuchtung (110) angrenzend an einen Rand (101-1) des Substrats (101) angeordnet ist und sich die Einbuchtung weg vom Rand erstreckt.

Description

  • TECHNISCHES GEBIET
  • Verschiedene Ausführungsformen betreffen einen Halbleiterchip mit einem Substrat, einem integrierten Schaltkreis, einer Einbuchtung des Substrats, einer Leiterbahn und einer Kreuzung zwischen der Einbuchtung des Substrats und der Leiterbahn. Weitere Ausführungsformen betreffen Verfahren, die das Detektieren eines Prüfsignals, welches indikativ für Bruch des Substrats des Halbleiterchips an der Einbuchtung ist, umfassen.
  • HINTERGRUND
  • Moderne elektronische Systeme verwenden Halbleiterchips, die integrierte Schaltkreise mit bestimmter Funktionalität auf einem Substrat umfassen. Die Ausfallsicherheit der entsprechenden elektronischen Systeme muss in verschiedenen Anwendungen hohen Anforderungen genügen. Zum Beispiel kann es für Automobil-Anwendungen erforderlich sein, vergleichsweise strikte Anforderungen an die Ausfallsicherheit zum Beispiel gemäß Internationale Organisation für Normung (ISO) Standard 26262 zu erfüllen. Typischerweise wird die Ausfallsicherheit eines entsprechenden elektronischen Systems durch die Reaktion auf einen unbeabsichtigten Fehler, der zu einem Sicherungszustand führt, charakterisiert.
  • Eine bekannte Klasse von unbeabsichtigten Fehlern in elektronischen Systemen, die auf Halbleiterchips basieren, wird durch Bruch des Substrats bedingt. Ein Bruch des Substrats entspricht einer lokalen Zerstörung der Struktur des Substrats. Dies kann zu Rissen im Substrat oder der kompletten Trennung des Substrats führen. Zum Beispiel kann der Bruch des Substrats aufgrund von mechanischer Belastung auftreten. Ein Beispiel für eine Situation, in der mechanische Belastung auftritt, welche zu einem Bruch führen kann, ist das Anordnen des gehäusten Halbleiterbauteils in einem Modulgehäuse mittels Spritzgusstechnik (engl. overmolding).
  • Je nach Schwere des Bruchs des Substrats kann daraus eine eingeschränkte Funktionalität des elektronischen Systems bis hin zum Totalausfall resultieren. Der Bruch kann eine teilweise oder totale Unterbrechung von elektrischen Verbindungen des integrierten Schaltkreises des Halbleiterchips bewirken. Eine solche teilweise oder totale Unterbrechung kann temporär oder persistent sein.
  • Mittels der vorbekannten Techniken kann es teilweise nicht möglich sein bzw. nur eingeschränkt möglich sein sein, die aufgrund eines Bruches eingeschränkte Funktionalität durch Auswertung von Betriebsparametern des elektronischen Systems selbst zu erkennen. Wird trotz eingeschränkter Funktionalität das elektronische System weiterverwendet, kann es zu Sicherheitsmängeln kommen. Zum Stand der Technik wird weiter auf die Druckschriften US 2014/375341 A1 , US 2007/262370 A1 , JP H1-223 744 A , US 2008/0012572 A1 , DE 10 2014 107 003 A1 und DE 10 2008 036 422 A1 verwiesen.
  • ZUSAMMENFASSUNG
  • Deshalb besteht ein Bedarf für verbesserte Techniken zur Detektion eines Bruchs eines Substrats eines Halbleiterchips. Insbesondere besteht ein Bedarf für solche Techniken zur Detektion des Bruchs, die den Bruch besonders zuverlässig erkennen. Weiterhin besteht ein Bedarf für Techniken, welche die negativen Einflüsse eines Bruchs auf die Funktionstüchtigkeit eines integrierten Schaltkreises des Halbleiterchips reduzieren.
  • Diese Aufgabe wird von den Gegenständen der nebengeordneten Ansprüche gelöst. Die abhängigen Patentansprüche definieren Ausführungsformen.
  • In einem Beispiel umfasst ein Halbleiterchip ein Substrat und einen integrierten Schaltkreis, der auf dem Substrat angeordnet ist. Der Halbleiterchip umfasst auch eine Einbuchtung des Substrats und eine Leiterbahn. Der Halbleiterchip umfasst auch eine Kreuzung zwischen der Einbuchtung des Substrats und der Leiterbahn. Der Halbleiterchip umfasst weiterhin eine Eingangsschnittstelle. Die Eingangsschnittstelle ist eingerichtet, um Einspeisung eines Prüfsignals an einem ersten Ende der Leiterbahn in die Leiterbahn zu ermöglichen. Der Halbleiterchip umfasst weiterhin eine Ausgangsschnittstelle. Die Ausgangsschnittstelle ist mit der Leiterbahn an einem zweiten Ende der Leiterbahn gekoppelt. Das zweite Ende der Leiterbahn liegt gegenüber von dem ersten Ende der Leiterbahn. Die Ausgangsschnittstelle ist eingerichtet, um Detektion des Prüfsignals am zweiten Ende der Leiterbahn zu ermöglichen.
  • In einem weiteren Beispiel umfasst ein Verfahren das Einspeisen eines Prüfsignals in eine Leiterbahn eines Halbleiterchips. Die Leiterbahn kreuzt eine Einbuchtung eines Substrats des Halbleiterchip. Das Verfahren umfasst weiterhin das Detektieren des Prüfsignals. Das Prüfsignal ist indikativ für Bruch des Substrats des Halbleiterchips an der Einbuchtung.
  • In einem weiteren Beispiel umfasst ein Verfahren das Detektieren eines Prüfsignals. Das Prüfsignal ist indikativ für Bruch eines Substrats eines Halbleiterchips an eine Einbuchtung des Substrats. Das Verfahren umfasst weiterhin in Abhängigkeit von dem Detektieren: wahlweise Bereitstellen eines Ausgabesignals von zumindest einem ersten Bauteil und einem zweiten Bauteil eines integrierten Schaltkreises. Der integrierte Schaltkreis ist auf dem Substrat angeordnet. Das erste Bauteil und das zweite Bauteil sind eingerichtet, um redundante Ausgabesignale auszugeben.
  • Die oben dargelegten Merkmale und Merkmale, die nachfolgend beschrieben werden, können nicht nur in den entsprechenden explizit dargelegten Kombinationen verwendet werden, sondern auch in weiteren Kombinationen oder isoliert, ohne den Schutzumfang der vorliegenden Erfindung zu verlassen.
  • KURZE BESCHREIBUNG DER FIGUREN
    • 1 ist eine schematische, perspektivische Ansicht eines Halbleiterchips mit einem Substrat, einem integrierten Schaltkreis, eine Einbuchtung des Substrats, einer Leiterbahn und einer Kreuzung zwischen der Einbuchtung und der Leiterbahn gemäß verschiedener Ausführungsformen.
    • 2A ist eine schematische, perspektivische Ansicht eines Halbleiterchips gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip mehrere Einbuchtungen umfasst.
    • 2B ist eine schematische, perspektivische Ansicht eines Halbleiterchips gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip mehrere Einbuchtungen und eine einzelne Leiterbahn mit mehreren Kreuzungen zwischen der Leiterbahn und den mehreren Einbuchtungen umfasst.
    • 2C ist eine schematische, perspektivische Ansicht eines Halbleiterchips gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip mehrere Einbuchtungen und mehrere Leiterbahnen umfasst, wobei jede Leiterbahn über eine entsprechende Kreuzung jeweils mit einer einzelnen Einbuchtung assoziiert ist.
    • 3A ist eine schematische, perspektivische Ansicht eines Halbleiterchips gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip zwei senkrecht zueinander angeordnete Einbuchtungen umfasst, die entlang der Kanten von Bauteilen des integrierten Schaltkreises verlaufen, wobei die Bauteile eingerichtet sind, um redundante Ausgabesignale auszugeben.
    • 3B illustriert schematisch einen Schalter, der eingerichtet ist, um in Abhängigkeit von dem Detektieren eines Prüfsignals wahlweise ein Ausgabe Signal von zumindest einem von den Bauteilen der 3A bereitzustellen.
    • 4 illustriert schematisch einen Halbleiterchip gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip eine Eingangsschnittstelle, die eingerichtet ist, um ein Prüfsignal an einem ersten Ende einer Leiterbahn in die Leiterbahn einzuspeisen, und eine Ausgangsschnittstelle mit einer Kontaktfläche für Zugriff durch eine externe Einheit zur Detektion des Prüfsignals umfasst.
    • 5 illustriert schematisch einen Halbleiterchip gemäß verschiedener Ausführungsformen, wobei der Halbleiterchip eine Eingangsschnittstelle und eine Ausgangsschnittstelle mit einer Detektorschaltung, die eingerichtet ist, um das Prüfsignals zu detektieren, umfasst.
    • 6 illustriert schematisch ein elektronisches Bauteil gemäß verschiedener Ausführungsformen, welches einen Halbleiterchip, ein Gehäuse und einen Träger umfasst.
    • 7 ist ein Flussdiagramm eines Verfahrens gemäß verschiedener Ausführungsformen.
    • 8 ist ein Flussdiagramm eines Verfahrens gemäß verschiedener Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden.
  • Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen unter Bezugnahme auf die Zeichnungen näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente. Die Figuren sind schematische Repräsentationen verschiedener Ausführungsformen der Erfindung. In den Figuren dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu dargestellt. Vielmehr sind die verschiedenen in den Figuren dargestellten Elemente derart wiedergegeben, dass ihre Funktion und genereller Zweck dem Fachmann verständlich wird. In den Figuren dargestellte Verbindungen und Kopplungen zwischen funktionellen Einheiten und Elementen können auch als indirekte Verbindung oder Kopplung implementiert werden. Eine Verbindung oder Kopplung kann drahtgebunden oder drahtlos implementiert sein. Funktionale Einheiten können als Hardware, Software oder eine Kombination aus Hardware und Software implementiert werden.
  • Nachfolgend werden verschiedene Techniken im Kontext der Funktionstüchtigkeit eines Halbleiterchips beschrieben. Der Halbleiterchip umfasst einen integrierten Schaltkreis, der auf einem Substrat angeordnet ist.
  • Nachfolgend werden Techniken beschrieben, die es zum Beispiel ermöglichen, die Funktionstüchtigkeit des Halbleiterchips mit integriertem Schaltkreis auch unter großer mechanischer Belastung zu fördern. Insbesondere kann es gemäß der hierin beschriebenen Techniken zum Beispiel möglich sein, die Wahrscheinlichkeit für einen Bruch des Substrats, der die Funktionstüchtigkeit des integrierten Schaltkreises beschränkt, zu reduzieren.
  • In weiteren Beispielen kann es gemäß der hierin beschriebenen Techniken möglich sein, das Auftreten eines Bruchs des Substrats zuverlässig und zügig zu detektieren. Wenn ein Bruch detektiert wird, können entsprechende Sicherungsmaßnahmen eingeleitet werden. Die Sicherungsmaßnahmen umfassen zum Beispiel das Ausgeben einer Warnung an einen Benutzer oder das Abschalten betroffener Bauteile des Halbleiterchips.
  • In verschiedenen Beispielen kann es möglich sein, bestimmte Bauteile des integrierten Schaltkreises zu identifizieren, die mit einer großen Wahrscheinlichkeit aufgrund des Bruchs des Substrats in ihrer Funktionstüchtigkeit eingeschränkt sind. Zum Beispiel kann es in verschiedenen Beispielen möglich sein, eine Position des Bruchs auf dem Substrat örtlich zu lokalisieren und diese Position des Bruchs mit bestimmten Bauteilen des integrierten Schaltkreises zu assoziieren, deren Funktionstüchtigkeit aufgrund des Bruchs möglicherweise eingeschränkt ist. Bei Vorhandensein von redundante Bauteilen kann es dann möglich sein, selektiv auf solche Bauteile zurückzugreifen, deren Funktionstüchtigkeit aufgrund des Bruchs nicht oder nicht signifikant eingeschränkt ist.
  • Verschiedene Beispiele der vorliegenden Erfindung beruhen auf der Verwendung einer Einbuchtung des Substrats. Die Einbuchtung des Substrats kann unterschiedliche Funktionen erfüllen. In einer ersten beispielhaften Funktionalität kann die Einbuchtung des Substrats eine mechanische Belastung, die auf den Halbleiterchip ausgeübt wird, gezielt in Bezug auf die Funktionstüchtigkeit des integrierten Schaltkreises unkritische Regionen lenken. Die mechanische Belastung kann z.B. Deformationen oder Verspannungen (engl. stress, strain) im Substrat bewirken. Zum Beispiel kann der Bruch bevorzugt an der Stelle der Einbuchtung des Substrats auftreten. Insoweit kann die Einbuchtung des Substrats in verschiedenen Beispielen eine Sollbruchstelle ausbilden.
  • In einer zweiten beispielhaften Funktionalität kann es mittels der Einbuchtung des Substrats möglich sein, einen Bruch des Substrats zuverlässig und zügig zu detektieren. Insbesondere kann es mittels der Einbuchtung des Substrats möglich sein, einen Bruch des Substrats an der Position der Einbuchtung zu detektieren.
  • Zur Detektion des Bruchs des Substrats kann eine Leiterbahn vorgesehen sein, die sich zwischen einem ersten Ende und einem zweiten Ende erstreckt. Am ersten Ende der Leiterbahn kann eine Eingangsschnittstelle vorgesehen sein, die eingerichtet ist, um Einspeisung eines Prüfsignals an dem ersten Ende in die Leiterbahn zu ermöglichen. In verschiedenen Beispielen ist es möglich, dass die Eingangsschnittstelle selbst eingerichtet ist, um das Prüfsignal an dem ersten Ende in die Leiterbahn einzuspeisen; in weiteren Beispielen ist es auch möglich, dass die Eingangsschnittstelle zum Beispiel eine Kontaktfläche für Zugriff durch eine externe Einheit umfasst, so dass die externe Einheit dazu verwendet werden kann, um das Prüfsignal an dem ersten Ende in die Leiterbahn über die Kontaktfläche einzuspeisen. An dem zweiten Ende der Leiterbahn kann eine Ausgangsschnittstelle vorgesehen sein, die eingerichtet ist, um Detektion des Prüfsignals am zweiten Ende der Leiterbahn zu ermöglichen. In verschiedenen Beispielen ist es möglich, dass die Ausgangsschnittstelle selbst eingerichtet ist, um das Prüfsignal am zweiten Ende der Leiterbahn mittels einer Detektorschaltung zu detektieren; in weiteren Beispielen ist es auch möglich, dass die Ausgangsschnittstelle zum Beispiel eine Kontaktfläche für Zugriff durch eine externe Einheit umfasst, so dass die externe Einheit dazu verwendet werden kann, um das Prüfsignal an dem zweiten Ende der Leiterbahn zu detektieren.
  • Es können unterschiedlichste Typen von Prüfsignalen verwendet werden. In einer einfachen Implementierung kann das Prüfsignal einer bestimmten Spannung entsprechen, sodass ein DC-Strom fließen kann. In einem solchen Implementierung kann die Eingangsschnittstelle als Stromquelle oder Spannungsquelle ausgebildet sein. In weiteren Implementierungen kann das Prüfsignal auch eine AC-Komponente aufweisen. Zum Beispiel könnte das Prüfsignals Rechteckspulse umfassen, die eine bestimmte Frequenz und/oder eine vorgegebene Zeitabfolge aufweisen.
  • Zum Beispiel ist es möglich, dass das am zweiten Ende der Leiterbahn detektiert Prüfsignal indikativ für Bruch des Substrats an der Einbuchtung ist. Dazu kann der Halbleiterchip eine Kreuzung zwischen der Einbuchtung und der Leiterbahn umfassen. Tritt zum Beispiel der Bruch des Substrats an der Einbuchtung auf, kann die Leitfähigkeit der Leiterbahn im Bereich der Kreuzung beeinträchtigt sein. Diese Beeinträchtigung der Leitfähigkeit der Leiterbahn kann die Detektion des Prüfsignals am zweiten Ende der Leiterbahn beeinflussen. Zum Beispiel kann je nach Schwere des Bruchs die Leitfähigkeit der Leiterbahn im Bereich der Kreuzung bis auf Null herabgesetzt sein.
  • 1 illustriert Aspekte in Bezug auf einen Halbleiterchip 100 gemäß verschiedener Ausführungsformen, der ein Substrat 101, einen integrierten Schaltkreis 102, der auf dem Substrat 101 angeordnet ist, eine Einbuchtung 110 des Substrats 101 und eine Leiterbahn 121 umfasst. Der Halbleiterchip 100 umfasst auch eine Kreuzung 111 zwischen der Einbuchtung 110 des Substrats 101 und der Leiterbahn 121.
  • Der integrierte Schaltkreis 102 kann zum Beispiel mittels einer etablierten Mehrschicht-Technologie, beispielsweise der CMOS-Technologie (engl. Complementary metal-oxidesemiconductor) gefertigt sein. Eine solche Mehrschicht-Technologie beruht auf der sequenziellen Belichtung, Entwicklung und Bearbeitung des Substrats 101. Die Bearbeitung kann zum Beispiel Elemente umfassen, die aus folgender Gruppe ausgewählt sind: Dotieren; Ätzen; und Materialabscheidung. Durch die Mehrschicht-Technologie wird eine Abfolge von Schichten erhalten. Die Schichten können zum Beispiel aus folgender Gruppe ausgewählt sein: Metallschicht; polykristalline Halbleiterschicht; und dotierte Halbleiterschicht.
  • Z.B. kann die Metallschicht aus folgender Gruppe ausgewählt sein: Edelmetallschicht; Wolframschicht; Aluminiumschicht; Goldschicht; Schicht mit einer metallischen Legierung; Aluminium-Kupfer-Schicht.
  • Die dotierte Halbleiterschicht kann z.B. eine n+ oder eine p+ Schicht sein. Die dotierte Halbleiterschicht kann z.B. Source-Drain Verbindungen von Feldeffekttransistoren von Bauteilen des integrierten Schaltkreises 102 ausbilden. Es wäre auch möglich, dass die dotierte Halbleiterschicht sog. Isolatorwannen von Bauteilen des integrierten Schaltkreises 102 ausbildet. Diese können z.B. den Source-Kontakt oder den Drain-Kontakt von Feldeffekttransistoren umgeben und derart eine Isolation gegenüber dem Substrat herstellen. Z.B. kann die dotierte Halbleiterschicht eine n-Wanne oder eine p-Wanne ausbilden.
  • Es ist möglich, dass die entsprechende Mehrschicht-Technologie auch zum Herstellen der Leiterbahn 121 und/oder der Einbuchtung 110 verwendet wird. Zum Beispiel kann die Leiterbahn 121 ein oder mehrere Schichten umfassen. Diese ein oder mehreren Schichten der Leiterbahn 121 können zumindest teilweise einer oder mehrerer Schichten dem Mehrschicht-Technologie, wie obenstehend beschrieben, entsprechen. Wenn mehrere Schichten zum Ausbilden der Leiterbahn 191 verwendet werden, kann ein zuverlässigeres Bereitstellen des Prüfsignals an der Ausgangsschnittstelle 122 erreicht werden. Wenn eine geringere Anzahl von Schichten zum Ausbilden der Leiterbahn 191 verwendet wird, kann eine höhere Sensitivität gegenüber Bruch im Bereich der Einbuchtung 110 erzielt werden.
  • Das Substrat 101 kann zum Beispiel einkristallines Silizium, polykristallines Silizium, ein Halbleiter-Substrat mit kristalliner Struktur oder polykristalliner Struktur, ein Verbund-Halbleiter-Substrat wie z.B. Gallium-Arsenid mit kristalliner Struktur oder polykristalliner Struktur, etc. sein.
  • Wenn ein Bruch des Substrats 101 im Bereich der Einbuchtung 110 auftritt, kommt es typischerweise zu einer verminderten Leitfähigkeit der Leiterbahn 121 im Bereich der Kreuzung 111. Diese verminderte Leitfähigkeit der Leiterbahn 121 im Bereich der Kreuzung 111 kann mittels einer Eingangsschnittstelle 123, die an einem ersten Ende der Leiterbahn 121 angeordnet ist, und mittels einer Ausgangsschnittstelle 122, die an einem dem ersten Ende gegenüberliegenden zweiten Ende der Leiterbahn 121 angeordnet ist, detektiert werden. Dazu kann über die Eingangsschnittstelle 123 ein Prüfsignal in die Leiterbahn 121 eingespeist werden; über die Ausgangsschnittstelle 122 kann eine Detektion des Prüfsignals 401 am zweiten Ende der Leiterbahn 121 ermöglicht werden. Wenn die Detektion des Prüfsignals 401 zum Beispiel ein Verschwinden des Prüfsignals 401 oder eine starke Unterdrückung des Prüfsignals 401 am zweiten Ende ergibt, kann dies indikativ für das Vorliegen eines Bruchs im Bereich der Einbuchtung 110 sein; deshalb kann das Prüfsignals 401 am zweiten Ende der Leiterbahn 121 indikativ für einen Bruch des Substrats 101 im Bereich der Einbuchtung 110 sein.
  • Z.B. kann es möglich sein, mehrere Kreuzungen zwischen einer einzelnen Einbuchtung 110 und einer Leiterbahn 121 auszubilden. Z.B. kann die Leiterbahn 121 in einem zick-zack-Muster in Bezug auf die Einbuchtung 110 verlaufen und so mehrere sequentielle Kreuzungen ausbilden. Derart kann die Sensistivität gegenüber Bruch erhöht werden.
  • Aus 1 ist ersichtlich, dass das Substrat 101 im Bereich der Einbuchtung 110 eine Dicke 192 aufweist, die um eine Tiefe 193 der Einbuchtung 110 geringer ist als die Dicke 191 des Substrats 101 in umliegenden Bereichen. Zum Beispiel kann die Einbuchtung 110 eine Tiefe 193 aufweisen, die größer als 50 nm ist, bevorzugt >100 nm, besonders bevorzugt >500 nm. Es ist auch möglich, dass die Tiefe 193 > 1 um ist oder >2 um ist. Z.B. kann die Tiefe 193 mehr als 5 % der Dicke 191 betragen, bevorzugt mehr als 15 %, besonders bevorzugt mehr als 30 %.
  • Die Einbuchtung 110 kann zum Beispiel durch lokales Abtragen von Substratmaterial erhalten werden. Dazu können unterschiedlichste Techniken eingesetzt werden. Zum Beispiel kann die Einbuchtung 110 durch Ätzprozesse erhalten werden. Es wäre alternativ oder zusätzlich möglich, die Einbuchtung 110 durch Schleifprozesse zu erhalten. In einer einfachen Implementierung kann die Einbuchtung 110 durch lokales Anritzen des Substrats 101 erhalten werden; dazu kann zum Beispiel eine Diamantspitze verwendet werden. Sofern die Einbuchtung 110 durch Ätzprozesse erhalten wird, können zum Beispiel CMOS-Techniken eingesetzt werden.
  • Grundsätzlich kann die Einbuchtung 110 unterschiedlichste Formen aufweisen. Insbesondere kann die Einbuchtung 110 in der Tiefen-Richtung (d.h. in Z-Richtung) unterschiedliche Ausdehnung in aufweisen, wie obenstehend beschrieben. Es ist auch möglich, dass die Einbuchtung 110 unterschiedliche Querschnittsformen in der XZ-Ebene (Zeichenebene der 1) aufweist. Zum Beispiel kann die Einbuchtung 110 in der XZ-Ebene einen trapezförmigen Querschnitt aufweisen, d.h. Wände aufweisen, die nicht senkrecht verlaufen, sondern einen flacheren Winkel gegenüber der XY-Ebene aufweisen. Es sind Ätzprozesse bekannt, welche eine solche geometrische Ausgestaltung in Trapezform mit definierter Steilheit der Wände ermöglichen. Die Einbuchtung 110 kann auch verschiedenste laterale Formen in der XY-Ebene aufweisen, d.h. parallel zu einer Oberfläche 101-2 des Substrats 101. Zum Beispiel kann die Einbuchtung 110 eine längliche Form mit einem ersten Ende und einem zweiten Ende aufweisen, wobei das zweite Ende gegenüber von dem ersten Ende liegt. Die Einbuchtung 110 kann zwischen dem ersten Ende und dem zweiten Ende auf einer Geraden verlaufen oder aber einer gekrümmten Kurve folgen. In 1 ist ein Beispiel gezeigt, bei dem die Einbuchtung 110 eine gerade längliche Form aufweist und das erste Ende der Einbuchtung 110 am Rand 101-1 des Substrats 101 angeordnet ist. Der Rand 101-1 kann zum Beispiel durch Schneiden oder Brechen eines Wafers erhalten werden. Eine solche Anordnung der Einbuchtung 110 kann vorteilhaft sein, da typischerweise große mechanische Belastungen insbesondere im Bereich des Rahmens 101-1 des Substrats 101 auftreten.
  • In unterschiedlichen Beispielen kann die Einbuchtung 110 eine bestimmte Orientierung zu charakteristischen Richtungen des Substrats 101 aufweisen. Zum Beispiel wäre es möglich, dass das Substrat 101 Kristallstruktur aufweist; in einem solchen Szenario ist es möglich, dass die Einbuchtungen 110 entlang bestimmter Kristallachsen des Substrats 101 angeordnet sind, beispielsweise entlang der (1,0,0)-Richtung, etc.
  • In einem Beispiel kann die Einbuchtung einen offenliegenden Graben ausbilden (in 1 nicht gezeigt). Der offenliegende Graben kann eine Topologie ausbilden, die bewirkt, dass die Leiterbahn 121 im Bereich der Kreuzung 111 entlang der Z-Richtung - d.h. entlang der Dicke 191 des Substrats 101 und senkrecht zur Oberfläche 101-2 - eine Ausdehnung aufweist. Zum Beispiel kann der offenliegende Graben einen trapezförmigen Querschnitt in der XZ-Ebene und / oder der YZ-Ebene aufweisen. Hier kann es erstrebenswert sein, dass die Wände des Grabens eine signifikante Ausdehnung in X-Richtung und/oder Y-Richtung (das heißt senkrecht zur Z-Richtung) aufweisen, also der Graben keine vertikalen Wände aufweist. Durch solche Techniken kann das Ausbilden der Kreuzung 111 gefördert werden. Insbesondere können Topologie-bedingte Unterbrechungen der Leiterbahn 121 vermieden werden.
  • In weiteren Beispielen ist es auch möglich, dass die Einbuchtung 110 keinen offenliegenden Graben aufweist, sondern vielmehr mit Material aufgefüllt ist. Zum Beispiel kann die Einbuchtung 110 - etwa bis zum Rand des Grabens - mit Material aufgefüllt sein, so das eine Oberfläche 101-2 des Substrats 101 im Bereich der Einbuchtung 110 keine oder keine signifikante Variation in Z-Richtung senkrecht zur Oberfläche 101-2 des Substrats 101 aufweist. In einem solchen Beispiel kann es besonders einfach möglich sein, die Kreuzung 111 auszubilden. I
  • Es können verschiedenste Materialien zum Auffüllen des Grabens verwendet werden. Z.B. kann Isolatormaterial verwendet werden. In einem Beispiel kann die Einbuchtung 110 mit Isolatormaterial aufgefüllt werden. In einem solchen Beispiel kann die Einbuchtung 110 einen Isolatortrench ausbilden. Z.B. kann das Isolatormaterial Siliziumdioxid oder ein anderes Metalloxid sein.
  • In dem Beispiel der 1 umfasst der Halbleiterchip 100 lediglich eine einzelne Einbuchtung 110. Es sind aber auch Implementierungen möglich, in denen der Halbleiterchip 100 mehrere Einbuchtungen 110 umfasst.
  • 2A illustriert Aspekte in Bezug auf einen Halbleiterchip 100 der mehrere Einbuchtungen 110 des Substrats 101 umfasst. In dem Beispiel der 2A umfasst der Halbleiterchip 100 acht Einbuchtungen 110, die entlang des Umfangs des Substrats 101 jeweils senkrecht zum Rand des Substrats 101 angeordnet sind. In einer solchen Anordnung kann eine besonders effiziente Führung von Belastungen des Substrats 101 zu einer nächstgelegenen Einbuchtung 110 erfolgen.
  • In dem Beispiel der 2A verlaufen die Einbuchtungen 110 des Substrats 101 auch entlang unterschiedlicher Richtungen. Derart kann es möglich sein, gerichtete Belastungen des Substrats 101, zum Beispiel entlang bestimmter Kristallachsen, besonders effizient zu einer nächst gelegenen Einbuchtung 110 zu führen.
  • Während in dem Beispiel der 2A die verschiedenen Einbuchtungen 110 eine längliche Form entlang senkrecht zueinander orientierter Richtungen aufweisen, wäre es in anderen Beispielen auch möglich, mehrere Einbuchtungen 110 mit länglicher Form bereitzustellen, die entlang von Richtungen ausgerichtet sind, die einen Winkel von kleiner als 90° miteinander in der XY-Ebene einschließen. Es ist also möglich, dass der Halbleiterchip 110 mehrere Einbuchtungen 110 mit länglicher Form umfasst, die entlang unterschiedlicher Richtungen verlaufen.
  • Soweit der Halbleiterchip 100 mehrere Einbuchtungen 110 umfasst, können unterschiedlichste Implementierungen der Leiterbahn(en) realisiert werden. Z.B. kann eine Leiterbahn vorhanden sein oder es können mehrere Leiterbahnen vorhanden sein. Z.B. kann pro Leiterbahn eine einzelne Kreuzung vorhanden sein oder pro Leiterbahn mehr als eine Kreuzung mit mehreren Einbuchtungen vorhanden sein.
  • 2B illustriert Aspekte in Bezug auf eine Leiterbahn 121, die mehrere Kreuzungen 111 mit verschiedenen Einbuchtungen 110 des Substrats 101 aufweist. 2B entspricht grundsätzlich dem Beispiel der 2A. In 2B ist weiterhin die Eingangsschnittstelle 123 und die Ausgangsschnittstelle 122 illustriert. In dem Beispiel der 2B verbindet eine einzelne Leiterbahn 121 die Eingangsschnittstelle 123 mit der Ausgangsschnittstelle 122. Die Leiterbahn 121 weist nacheinander angeordnete Kreuzungen 111 mit den verschiedenen Einbuchtungen 110 auf. Dies bedeutet, dass die Leiterbahn 121 mit mehr als einer Einbuchtung 110 assoziiert ist. In einem solchen Beispiel kann eine besonders einfache Detektion von Bruch implementiert werden. Außerdem wird vergleichsweise wenig Bauraum auf der Oberfläche 101-2 für die Leiterbahn 121 benötit.
  • In dem Beispiel der 2B weist die Leiterbahn pro Einbuchtung 110 eine einzelne Kreuzung 111 auf; grundsätzlich wäre es auch möglich, dass die Leiterbahn 121 pro Einbuchtung 110 mehr als eine Kreuzung 111 aufweist, d.h. das Leiterbahn 111 die eine oder die mehreren Einbuchtungen 110 jeweils mehrfach kreuzt.
  • 2C illustriert Aspekte in Bezug auf Leiterbahnen 121-1, 121-2, 121-3 die jeweils eine einzelne Kreuzung 111 mit einer Einbuchtung 110 aufweisen. In 2C ist also ein Szenario illustriert, in welchem der Halbleiterchip 100 mehrere Einbuchtungen 110 und mehrere Leiterbahnen 121-1, 121-2, 121-3 umfasst. Pro Einbuchtung 110 umfasst der Halbleiterchip 100 mindestens eine Kreuzung 111 (aus Gründen der Übersichtlichkeit sind in 2C jedoch nur drei Leiterbahnen 121-1, 121-2, 123-3 dargestellt). 2C entspricht grundsätzlich dem Beispiel der 2A. In 2C ist weiterhin die Eingangsschnittstelle 123 und die Ausgangsschnittstelle 102 und 20 illustriert. In dem Beispiel der 2C verbinden mehrere Leiterbahnen 121 die Eingangsschnittstelle 123 mit der Ausgangsschnittstelle 122; insbesondere ist in dem Beispiel der 2C pro Einbuchtung 110 jeweils eine Leiterbahn 121 vorgesehen. Dies bedeutet, dass der Halbleiterchip 100 für jede Einbuchtung 110 mindestens eine Kreuzung 111 mit einer entsprechenden Leiterbahn 121-1, 121-2, 121-3 umfasst, wobei keine Leiterbahn 121-1, 121-2, 121-3 mit mehr als einer Einbuchtung 110 assoziiert ist. Durch eine solche Anordnung ist es möglich, bei geeigneter Ausgestaltung der Eingangsschnittstelle 123 und der Ausgangsschnittstelle 122 Bruch des Substrats 101 aufgelöst für die verschiedenen Einbuchtungen 110 (ortsaufgelöst) zu detektieren.
  • In dem Beispiel der 2C weist jede der Leiterbahnen 121-1, 121-2, 121-3 jeweils pro Einbuchtung 110 eine einzelne Kreuzung 111 auf; grundsätzlich wäre es auch möglich, dass einzelne oder alle der Leiterbahnen 121-1, 121-2, 121-3 mehr als eine Kreuzung 111 mit der entsprechenden Einbuchtung 110 aufweisen, d.h. dass jede der Leiterbahnen 121-1, 121-2, 121-3 die entsprechende Einbuchtung 110 jeweils mehrfach kreuzt.
  • Aus den obenstehenden Beispielen der 1, 2A-2C ist ersichtlich, dass die Form, Größe, Orientierung, Anzahl und Anordnung der verwendeten Einbuchtungen 110 je nach Implementierung variieren kann. Typischerweise kann es erstrebenswert sein, in Abhängigkeit von der konkreten Form des Substrats 101 und/oder in Abhängigkeit der konkreten Form des integrierten Schaltkreises 102, die Form, Größe, Orientierung, Anzahl und Anordnung der verwendeten Einbuchtungen 110 festzulegen. Dazu können zum Beispiel numerische Simulationen oder Referenzmessungen verwendet werden, die Informationen über Art, Ausbreitung und Stärke von mechanischen Belastungen und Verspannungen im Halbleiterchip 100 bereitstellen.
  • Aus den obenstehenden Beispielen der 1, 2A-2C ist ersichtlich, dass Form, Größe, Orientierung, Anzahl und Anordnung der Einbuchtung 110 je nach Implementierung variieren können. Dabei kann es grundsätzlich erstrebenswert sein, diese und andere Parameter der Einbuchtung 110 hinsichtlich zweier Kriterien zu bestimmen. Erstens: Robustheit gegenüber Bruch. Zweitens: Absorbtionsfähigkeit von Belastungen. Erstens soll typischerweise gewährleistet werden, dass die Stabilität des Substrats 101 durch das Vorsehen der Einbuchtung 110 nicht signifikant vermindert wird. Andererseits soll sichergestellt werden, dass ein nicht mehr zu verhindernder Bruch - z.B. aufgrund unerwartet hoher Belastungen oder Abnutzung - bevorzugt im Bereich der Einbuchtung 110 auftritt und somit der integrierte Schaltkreis 102 geschützt wird. Typischerweise stellt das Erfüllen dieser beiden Kriterien eine Kompromisssituation (engl. trade-off) dar.
  • In den Beispielen der 1, 2A-2C umfasst der Halbleiterchip 100 jeweils eine einzelne Eingangsschnittstelle 123 und eine einzelne Ausgangsschnittstelle 122. In weiteren Beispielen wäre es auch möglich, mehr als eine einzelne Eingangsschnittstelle 123 und/oder mehr als eine einzelne Ausgangsschnittstelle 122 bereitzustellen. Zum Beispiel wäre es möglich, pro Einbuchtung 110 des Substrats 101 jeweils eine zugeordnete Eingangsschnittstelle 123 und/oder jeweils eine zugeordnete Ausgangsschnittstelle 122 bereitzustellen. Mittels solcher Techniken kann eine Redundanz beim Detektieren von Bruch des Substrats 101 gewährleistet werden.
  • In den Beispielen der 1, 2A-2C sind die Eingangsschnittstelle 123, die Ausgangsschnittstelle 122 und der integrierte Schaltkreis 102 jeweils in einem Abstand zu der mindestens einen Einbuchtung 110 angeordnet. Derart ist es möglich, dass bei einem Bruch des Substrats 101 im Bereich der Einbuchtung 110 die Funktionstüchtigkeit der Eingangsschnittstelle 123, der Ausgangsschnittstelle 122 und des integrierten Schaltkreises 102 nicht oder nicht signifikant beeinträchtigt wird. Darüber hinaus ist es möglich, die Einbuchtungen 110 flexibel anzuordnen. In anderen Beispielen kann es jedoch auch erstrebenswert sein, die Einbuchtung 110 zum Beispiel besonders nahe an einzelne Bauteile des integrierten Schaltkreises anzuordnen.
  • 3A illustriert Aspekte in Bezug auf das Anordnen der Einbuchtung 110 entlang von Kanten von Bauteilen 301, 302 des integrierten Schaltkreises 102. In dem Beispiel der 3A sind zwei Einbuchtungen 110 mit länglicher, gerader Form senkrecht zueinander im Bereich des integrierten Schaltkreises 102 angeordnet. Insbesondere sind die Einbuchtungen 110 entlang der Kanten eines Bauteils 302 angeordnet. Eine der Einbuchtungen 110 ist zwischen dem Bauteil 302 und dem Bauteil 301 angeordnet.
  • Durch eine Anordnung der Einbuchtungen 110 gemäß dem Beispiel der 3A können verschiedenste Effekte erzielt werden. Ein erster Effekt betrifft eine Schutzfunktionalität; durch das Anordnen der Einbuchtungen 110 im Umfeldbereich des Bauteils 302 kann das Bauteil 302 gegenüber mechanischen Belastungen abgeschirmt werden. Verspannungen, die sich zum Beispiel aus Randbereichen des Substrats 101 in Richtung des Bauteils 302 ausbreiten, können durch die Einbuchtungen 302 absorbiert, vom Bauteil 302 weggelenkt oder anderweitig beeinflusst werden, sodass das Bauteil 302 geschützt ist. Ein zweiter Effekt betrifft das Bereitstellen von Bruch-Information für den Betrieb redundanter Bauteile. Zum Beispiel wäre es möglich, dass das Bauteil 301 und das Bauteil 302 eingerichtet sind, um redundanter Ausgabesignale auszugeben. Zum Beispiel könnten in einem Beispiel sowohl das erste Bauteil 301, als auch das zweite Bauteil 302 Sensorfunktionalität hinsichtlich einer bestimmten physikalischen Größe implementieren. Es wäre zum Beispiel möglich, dass das erste Bauteil 301 ein Magnetfeldsensor ist und dass das zweite Bauteil 302 ein entsprechender, redundanter Magnetfeldsensor ist. Durch das redundante Vorhalten von identischen Bauteilen 301, 302 kann es möglich sein, die Funktionstüchtigkeit und Ausfallsicherheit des Halbleiterchips 101 zu fördern.
  • 3B illustriert Aspekte in Bezug auf einen Schalter 350, der eingerichtet ist, um in Abhängigkeit von dem Detektieren des Prüfsignals wahlweise das Ausgabesignal von zumindest einem von dem ersten Bauteil 301 und dem zweiten Bauteil 302 bereitzustellen. In 3B ist der Schalter 350 als 3-Wege Schalter ausgebildet. Zum Beispiel kann im Normalbetrieb, d.h. wenn kein Bruch des Substrats 101 durch die Ausgangsschnittstelle 122 detektiert wird, der Schalter eine Kombination der Ausgabesignale der Bauteile 301, 302 bereitstellen (die Mittelstellung in 3B). In einem Szenario, in welchem ein Bruch des Substrats 101 detektiert wird, der die Funktionstüchtigkeit des Bauteils 301 (des Bauteils 302) beeinträchtigt, kann der Schalter 350 das Ausgabesignal des Bauteils 302 (des Bauteils 301) bereitstellen.
  • Während in dem Beispiel der 3B das Selektieren des Ausgabesignals von den Bauteilen 301, 302 auf dem Halbleiterchip 100 durch den Schalter 350 erfolgt (on-chip), kann in anderen Beispielen auch eine externe Logik entsprechende Funktionalität aufweisen (off-chip).
  • In den verschiedenen hierin beschriebenen Beispielen können unterschiedlichste Techniken zum Detektieren eines Bruchs des Substrats 101 eingesetzt werden. Insbesondere können unterschiedlichste Techniken zum Detektieren des Prüfsignals am zweiten Ende der Leiterbahn 121 eingesetzt werden. Solche Techniken können zum Beispiel die Messung einer Quellen-Impedanz, eines Stromflusses, eines Signal-zu-Rausch-Verhältnisses, einer Änderungsrate bzw. eines Transienten, etc. umfassen. Grundsätzlich ist es möglich, dass das Detektieren des Prüfsignals durch Logik stattfindet, die auf dem Halbleiterchip 100 angeordnet ist (on-chip). Es wäre aber auch möglich, dass das Detektieren des Prüfsignals durch externe Logik stattfindet (off-chip). Es sind auch kombinierte on-chip/off-chip Lösungen denkbar.
  • 4 illustriert Aspekte in Bezug auf die Ausgangsschnittstelle 122. 4 illustriert insbesondere eine off-chip Anordnung der Logik zum Detektieren des Prüfsignals. In dem Beispiel der 4 umfasst die Ausgangsschnittstelle 122 eine Kontaktfläche 422, die z.B. mindestens 2 × 2 um groß ist, bevorzugt mindestens 20 × 20 µm groß ist, besonders bevorzugt mindestens 100 × 100 µm groß ist. Die Kontaktfläche 422 dient dem Zugriff durch eine externe Einheit 450. Zum Beispiel kann die externe Einheit 450 ein Messgerät sein, welches eingerichtet ist, um das Prüfsignal 401, das durch einen Signalgenerator der Eingangsschnittstelle 123 (in dem Beispiel der 4 ein Operationsverstärker) in die Leiterbahn 121 eingespeist wird, zu detektieren. Dazu kann z.B. eine Kontaktspitze in Kontakt mit der Kontaktfläche 422 gebracht werden.
  • Es wäre zum Beispiel möglich, dass die Kontaktfläche 422 als Teil einer Anwendungsschnittstelle eines Sensors des integrierten Schaltkreises 102 ausgebildet ist. Derart kann zum Beispiel eine Verbindung zu einem externen Makrocontroller oder einer ECU (engl. electronic control unit). Zum Beispiel kann die Kontaktfläche 422 Teil eines genormten Anschlusses sein. Ein Beispiel wäre ein SPI (Serial Peripheral Interface) oder PSI5 (Peripheral Sensor Interface) Anschluss. Zum Bereitstellen des Prüfsignals 401 mit einem gewünschten Potenzial kann ein entsprechender Widerstand 421 vorgesehen sein: in dem Beispiel der 4 ein sog. pulldown Widerstand, der mit Masse verbunden ist. In anderen Beispielen kann auch ein pull-up Widerstand verwendet werden.
  • 5 illustriert Aspekte in Bezug auf die Ausgangsschnittstelle 122. 5 illustriert eine on-chip Anordnung der Logik zum Detektieren des Prüfsignals 401. In dem Beispiel der 5 umfasst die Ausgangsschnittstelle 102 20 eine Detektorschaltung in Form eines Spannungsfolgers 521 mit Widerstand 522. Die Detektorschaltung detektiert das Prüfsignals 401 am zweiten Ende der Leiterbahn 121.
  • Um auch temporäre Brüche zu detektieren, kann es möglich sein, dass die Detektorschaltung eingerichtet ist, um entsprechende Transienten des Prüfsignals 401 zu detektieren. Dazu kann die Detektorschaltung zum Beispiel ein Speicherelement umfassen und eingerichtet sein, um in Abhängigkeit von dem Detektieren des Prüfsignals 400 und einzelner Speicherelement zu schreiben. Zum Beispiel kann ein Flipflop oder ein Latch als Speicherelement verwendet werden. Dadurch können auch kurze Abweichungen von einem Referenzverlauf des empfangenen Prüfsignals 401 berücksichtigt werden.
  • 6 illustriert Aspekte in Bezug auf ein elektronisches Bauteil 99, welches den Halbleiterchip 100 mit Substrat 101 umfasst. Das Substrat 101 ist auf einem Leadframe 197 angeordnet, der zum Beispiel eine Wärmekopplung mit einem Träger 198, beispielsweise einem PCB-Board, gewährleistet. Der Halbleiterchip 100 befindet sich in einem Gehäuse 195, dass zum Beispiel mittels Spritzguss-Technik erzeugt werden kann. Ein Die-Paddle 196 stellt eine Verbindung mit Bonddrähten 199 her und verbindet damit den integrierten Schaltkreis 102 mit dem PCB-Board 198.
  • 7 illustriert ein Verfahren gemäß verschiedener Ausführungsformen. Zunächst erfolgt das Einspeisen des Prüfsignals 401 an dem ersten Ende der Leiterbahn 121 (Schritt 1001). Zum Beispiel kann das Einspeisen des Prüfsignals 401 an den ersten Enden mehrere Leiterbahnen 121 erfolgen. Zum Einspeisen des Prüfsignals wird die Eingangsschnittstelle 123 verwendet. Die Eingangsschnittstelle 123 kann passive Komponenten und/oder aktive Komponenten umfassen. Zum Beispiel kann das Einspeisen des Prüfsignals das Herstellen einer Verbindung mit einer externen Einheit umfassen, z.B. auf einem Spitzenmessplatz. Das Prüfsignal 401 kann eine DC-Komponente und/oder eine AC-Komponente umfassen. Das Prüfsignal 401 kann eine wohldefinierte Zeitabfolge und/oder wohldefinierter spektralen Anteile aufweisen.
  • Dann erfolgt das Detektieren des Prüfsignals 401 an dem zweiten Ende der Leiterbahn 121, welches gegenüber von dem ersten Ende der Leiterbahn liegt (Schritt 1002). Das Detektieren des Prüfsignals 401 kann on-chip und/oder off-chip Logik umfassen. Zum Detektieren des Prüfsignals 401 wird die Ausgangsschnittstelle 122 verwendet. Die Ausgangsschnittstelle 122 kann passive Komponenten und/oder aktive Komponenten umfassen. Zum Beispiel kann das Detektieren des Prüfsignals 401 eine Verbindung mit einer externen Einheit, zum Beispiel über die Kontaktfläche 422, umfassen und auf einem Spitzenmessplatz. Das Detektieren des Prüfsignals 401 kann das Messen unterschiedlicher physikalische Größen umfassen. Zum Beispiel kann ein Stromfluss, ein Potenzial, eine Impedanz, ein Signalpegel, ein Spektralbereich, etc. gemessen werden.
  • 8 illustriert ein Verfahren gemäß verschiedener Ausführungsformen. Zunächst erfolgt das Detektieren des Prüfsignals 401 am zweiten Ende der Leiterbahn 121 (Schritt 1011; Schritt 1011 entspricht Schritt 1001).
  • In Abhängigkeit von dem Detektieren gemäß Schritt 1011 wird anschließend überprüft, ob ein Bruch des Substrats 101 im Bereich der entsprechenden Einbuchtung 110 vorliegt (Schritt 1012). Zum Beispiel kann in Schritt 1012 überprüft werden, ob das detektierte Prüfsignal 401 am zweiten Ende einem Referenzwert entspricht. Der Referenzwert kann zum Beispiel abgeleitet werden aus Eigenschaften des am ersten Ende eingespeisten Prüfsignals 401 und weiterhin Eigenschaften der Leiterbahn 121 in einem intakten Zustand des Substrats 101 ohne Bruch. Zum Beispiel kann dabei eine Referenz-Impedanz der Leiterbahn 121 und/oder die am ersten Ende der Leiterbahn 121 eingespeiste Signalform des Prüfsignals 401 berücksichtigt werden. Wenn das detektiert Prüfsignals 401 in Schritt 1011 signifikant von dem Referenzwert abweicht, kann in Schritt 1012 der Bruch des Substrats 101 detektiert werden.
  • Wird in Schritt 1012 kein Bruch detektiert, erfolgt anschließend in Schritt 1013 das Bereitstellen der Ausgabesignale eines ersten Bauteils 301 und eines zweiten Bauteils 302, die eingerichtet sind, um redundante Ausgabesignale auszugeben.
  • Wird jedoch in Schritt 1012 festgestellt, dass ein Bruch vorliegt, wird anschließend in Schritten 1014, 1015, 1017 überprüft, ob der Bruch bei dem ersten Bauteil 301 oder bei dem zweiten Bauteil 302 oder bei beiden Bauteilen 301, 302 vorliegt. Dazu kann zum Beispiel auf mehrere Prüfsignale 401, die an den zweiten Enden unterschiedlicher Leiterbahnen 121, die unterschiedliche Einbuchtungen 110 kreuzen, zurückgegriffen werden. Das Detektieren des Bruchs kann ortsaufgelöst erfolgen.
  • Wenn der Bruch lediglich bei dem ersten Bauteil 301 vorliegt und nicht bei dem zweiten Bauteil 302 vorliegt, erfolgt das Bereitstellen des Ausgabesignals des zweiten Bauteils 302 (Schritte 1014, 1015, 1016). Wenn der Bruch lediglich bei dem zweiten Bauteil 302 vorliegt und nicht bei dem ersten Bauteil 301 vorliegt, erfolgt das Bereitstellen des Ausgabesignals des ersten Bauteils 301 (Schritte 1014, 1017, 1018). Wenn der Bruch sowohl bei dem ersten Bauteil 301, als auch bei dem zweiten Bauteil 302 vorliegt, wird eine Warnung ausgegeben (Schritte 1014, 1015, 1019).
  • Zusammenfassend wurden obenstehend Techniken offenbart, welche es ermöglichen, eine verbesserte Funktionstüchtigkeit eines Halbleiterchips zu ermöglichen. Die hierin beschriebenen Techniken ermöglichen es einerseits, Belastungen und Verspannungen des Substrats des Halbleiterchips durch gezieltes Vorsehen von Einbuchtungen in dem Substrat in unkritischen Regionen zu absorbieren und derart funktionskritische Bauteile eines integrierten Schaltkreises zu schützen. Die hierin beschriebenen Techniken ermöglichen es andererseits, Brüche des Substrats zuverlässig zu detektieren; dazu werden Kreuzungen zwischen den Einbuchtungen und Leiterbahnen vorgesehen, so dass sich im Falle eines Bruches die elektrischen Eigenschaften der Leiterbahnen im Bereich der Kreuzungen verändern. Eine solche Veränderung der elektrischen Eigenschaften der Leiterbahnen im Bereich der Kreuzungen kann mittels eines Prüfsignals detektiert werden.

Claims (17)

  1. Halbleiterchip (100), der umfasst: - ein Substrat (101), - einen integrierten Schaltkreis (102), der auf dem Substrat (101) angeordnet ist, - eine Einbuchtung (110) des Substrats (101), - eine Leiterbahn (121, 121-1, 121-2, 121-3), - eine Kreuzung (111) zwischen der Einbuchtung (110) des Substrats (101) und der Leiterbahn (121, 121-1, 121-2, 121-3), - eine Eingangsschnittstelle (123), die eingerichtet ist, um Einspeisung eines Prüfsignals (401) an einem ersten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) in die Leiterbahn (121, 121-1, 121-2, 121-3) zu ermöglichen, und - eine Ausgangsschnittstelle (122), die mit der Leiterbahn (121, 121-1, 121-2, 121-3) an einem zweiten Ende der Leiterbahn (121, 121-1, 121-2, 121-3), das dem ersten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) gegenüber liegt, gekoppelt ist, und die eingerichtet ist, um Detektion des Prüfsignals (401) am zweiten Ende der Leiterbahn (121, 121-1, 121-2, 121-3) zu ermöglichen, wobei die Einbuchtung (110) eine Sollbruchstelle des Substrats (101) ausbildet, wobei die Einbuchtung (110) keinen offenliegenden Graben ausbildet, sondern mit Material ausgefüllt ist, so dass eine Oberfläche (101-2) des Substrats (101) im Bereich der Einbuchtung (110) keine Variation senkrecht zur Oberfläche (101-2) des Substrats (101) aufweist, wobei die Einbuchtung (110) eine längliche Form mit einem ersten Ende und einem gegenüberliegendem zweiten Ende aufweist, wobei das erste Ende der Einbuchtung (110) angrenzend an einen Rand (101-1) des Substrats (101) angeordnet ist und sich die Einbuchtung weg vom Rand erstreckt.
  2. Halbleiterchip (100) nach Anspruch 1, wobei die Einbuchtung (110) einen Isolatortrench ausbildet.
  3. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei die Einbuchtung (110) eine längliche Form aufweist und entlang einer Kante eines Bauteils (301, 302) des integrierten Schaltkreises (102) verläuft.
  4. Halbleiterchip (100) nach Anspruch 3, wobei der Halbleiterchip (100) mehrere Einbuchtungen (110) des Substrats (101) umfasst, wobei eine erste Einbuchtung (110) entlang einer Kante eines ersten Bauteils (301, 302) des integrierten Schaltkreises (102) verläuft, wobei eine zweite Einbuchtung (110) entlang einer Kante eines zweiten Bauteils (301, 302) des integrierten Schaltkreises (102) verläuft, wobei das erste Bauteil (301, 302) und das zweite Bauteil (301, 302) eingerichtet sind, um redundante Ausgabesignale auszugeben.
  5. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei der Halbleiterchip (100) mehrere Einbuchtungen (110) des Substrats (101) mit länglicher Form umfasst, die entlang unterschiedlicher Richtungen verlaufen.
  6. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei der Halbleiterchip (100) mehrere Einbuchtungen (110) des Substrats (101) umfasst, wobei der Halbleiterchip (100) mehrere Kreuzungen (111) jeweils zwischen einer entsprechenden Einbuchtung (110) und der Leiterbahn (121, 121-1, 121-2, 121-3) umfasst.
  7. Halbleiterchip (100) nach einem der Ansprüche 1-5, wobei der Halbleiterchip (100) mehrere Einbuchtungen (110) und mehrere Leiterbahnen (121, 121-1, 121-2, 121-3) umfasst, wobei der Halbleiterchip (100) für jede Einbuchtung (110) mindestens eine Kreuzung (111) mit einer entsprechenden Leiterbahn (121, 121-1, 121-2, 121-3) umfasst, wobei optional keine Leiterbahn (121, 121-1, 121-2, 121-3) mit mehr als einer Einbuchtung (110) assoziiert ist.
  8. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei der integrierte Schaltkreis (102) aus mehreren Schichten einer Mehrschichttechnologie gefertigt ist, wobei zumindest eine der mehreren Schichten die Leiterbahn (121, 121-1, 121-2, 121-3) umfasst.
  9. Halbleiterchip (100) nach Anspruch 8, wobei die zumindest eine Schicht, welche die elektrische Leiterbahn (121, 121-1, 121-2, 121-3) umfasst, ausgewählt ist aus folgender Gruppe: Metallschicht; polykristalline Halbleiterschicht; und dotierte Halbleiterschicht.
  10. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei die Ausgangsschnittstelle (122) eine Detektorschaltung (521, 522) umfasst, die eingerichtet ist, um das Prüfsignal (401) zu detektieren.
  11. Halbleiterchip (100) nach Anspruch 10, wobei die Detektorschaltung (521, 522) ein Speicherelement umfasst und wobei die Detektorschaltung (521, 522) eingerichtet ist, um in Abhängigkeit von dem Detektieren des Prüfsignals (401) in das Speicherelement zu schreiben.
  12. Halbleiterchip (100) nach Anspruch 10 oder 11, jeweils mit Rückbezug auf Anspruch 4, der weiterhin umfasst: - einen Schalter, der eingerichtet ist, um in Abhängigkeit von dem Detektieren des Prüfsignals (401) wahlweise das Ausgabesignal von zumindest einem von dem ersten Bauteil (301, 302) und dem zweiten Bauteil (301, 302) bereitzustellen.
  13. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei die Ausgangsschnittstelle (122) eine Kontaktfläche (422) für Zugriff durch eine externe Einheit (450) umfasst.
  14. Halbleiterchip (100) nach einem der voranstehenden Ansprüche, wobei zumindest eine von der Eingangsschnittstelle (123), der Ausgangsschnittstelle (122) und dem integrierten Schaltkreis (102) in einem Abstand von der Einbuchtung (110) angeordnet ist.
  15. Elektronisches Bauteil (99), das umfasst: - den Halbleiterchip (100) gemäß einem der voranstehenden Ansprüche, - ein Gehäuse (195), welches den Halbleiterchip (100) aufnimmt, - einen Träger (197, 198), auf welchem das Gehäuse angeordnet ist.
  16. Verfahren, das umfasst: - Einspeisen eines Prüfsignals (401) in eine Leiterbahn (121, 121-1, 121-2, 121-3) eines Halbleiterchips (100) nach einem der Ansprüche 1 bis 14, wobei die Leiterbahn (121, 121-1, 121-2, 121-3) eine Einbuchtung (110) eines Substrats (101) des Halbleiterchips (100) kreuzt, - Detektieren des Prüfsignals (401), welches indikativ für Bruch des Substrats (101) des Halbleiterchips (100) an der Einbuchtung (110) ist.
  17. Verfahren mit einem Halbleiterchip nach einem der Ansprüche 1 bis 14, das umfasst: - Detektieren eines Prüfsignals (401), welches indikativ für Bruch eines Substrats (101) eines Halbleiterchips (100) an einer Einbuchtung (110) des Substrats (101) ist, - in Abhängigkeit von dem Detektieren, wahlweise Bereitstellen eines Ausgabesignals von zumindest einem von einem ersten Bauteil (301, 302) und einem zweiten Bauteil (301, 302) eines integrierten Schaltkreises (102), der auf dem Substrat (101) angeordnet ist, wobei das erste Bauteil (301, 302) und das zweite Bauteil (301, 302) eingerichtet sind, um redundante Ausgabesignale auszugeben.
DE102016102291.8A 2016-02-10 2016-02-10 Halbleiterchip mit bruchdetektion Active DE102016102291B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016102291.8A DE102016102291B4 (de) 2016-02-10 2016-02-10 Halbleiterchip mit bruchdetektion
US15/425,382 US10281517B2 (en) 2016-02-10 2017-02-06 Semiconductor chip with fracture detection
JP2017023052A JP6452121B2 (ja) 2016-02-10 2017-02-10 破損検出を備えた半導体チップ
CN201710073796.7A CN107068654B (zh) 2016-02-10 2017-02-10 具有断裂探测的半导体芯片
US16/290,196 US10705132B2 (en) 2016-02-10 2019-03-01 Semiconductor chip with fracture detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016102291.8A DE102016102291B4 (de) 2016-02-10 2016-02-10 Halbleiterchip mit bruchdetektion

Publications (2)

Publication Number Publication Date
DE102016102291A1 DE102016102291A1 (de) 2017-08-10
DE102016102291B4 true DE102016102291B4 (de) 2023-11-09

Family

ID=59382224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016102291.8A Active DE102016102291B4 (de) 2016-02-10 2016-02-10 Halbleiterchip mit bruchdetektion

Country Status (4)

Country Link
US (2) US10281517B2 (de)
JP (1) JP6452121B2 (de)
CN (1) CN107068654B (de)
DE (1) DE102016102291B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688143A (zh) * 2017-08-29 2018-02-13 京东方科技集团股份有限公司 一种柔性电路板检测电路、柔性电路板及其检测方法
KR102385105B1 (ko) 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
KR102576394B1 (ko) 2018-09-18 2023-09-08 삼성전자주식회사 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법
EP3971948A4 (de) * 2019-05-31 2022-06-08 Huawei Technologies Co., Ltd. Vorrichtung zur detektion von chiprissen
EP4138126A4 (de) * 2021-07-09 2023-07-19 Changxin Memory Technologies, Inc. Halbleiterteststruktur und herstellungsverfahren dafür
CN116547767A (zh) * 2021-09-29 2023-08-04 法国圣戈班玻璃厂 用于断裂识别的平带线缆、带有复合盘片的联接组件、用于断裂识别的方法和平带线缆的应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223744A (ja) 1988-03-02 1989-09-06 Nec Corp 半導体集積回路装置のチェック素子
US20070262370A1 (en) 2006-05-10 2007-11-15 Nec Electronics Corporation Semiconductor device
US20080012572A1 (en) 2006-07-13 2008-01-17 Nec Electronics Corporation Semiconductor device having a function of detection breakages on a periphery thereof
DE102008036422A1 (de) 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung
DE102014107003A1 (de) 2013-05-22 2014-11-27 Infineon Technologies Ag Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
US20140375341A1 (en) 2013-06-20 2014-12-25 Freescale Semiconductor, Inc. Die Fracture Detection and Humidity Protection with Double Guard Ring Arrangement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967146A (en) * 1989-05-15 1990-10-30 Rockwell International Corporation Semiconductor chip production and testing processes
JPH05314791A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 冗長回路を有する半導体装置の動作試験方法及び冗長回路を有する半導体装置
JP3473218B2 (ja) * 1995-10-24 2003-12-02 日産自動車株式会社 半導体集積回路
JP2002093907A (ja) * 2000-09-11 2002-03-29 Mitsubishi Electric Corp 集積回路および集積回路の設計方法
JP2005292505A (ja) 2004-03-31 2005-10-20 Sharp Corp 表示パネル及びｉｃチップ、並びに、これらの製造方法
DE102005021586B3 (de) * 2005-05-10 2007-02-01 Infineon Technologies Ag Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
US7791070B2 (en) * 2005-11-02 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fault detection system and method
KR100750192B1 (ko) * 2006-05-04 2007-08-17 삼성전자주식회사 크랙 검사 회로를 갖는 반도체 칩 및 이를 이용한 크랙검사 방법
JP4370343B2 (ja) * 2006-07-07 2009-11-25 シャープ株式会社 不具合検出機能を備えた半導体装置
DE102006037633B4 (de) * 2006-08-10 2008-06-19 Infineon Technologies Ag Halbleiterchip mit Beschädigungs-Detektierschaltung und ein Verfahren zum Herstellen eines Halbleiterchips
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
JP2010092924A (ja) * 2008-10-03 2010-04-22 Sharp Corp 半導体装置及び半導体装置検査方法
US20130009663A1 (en) * 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method
US8692245B2 (en) * 2011-08-21 2014-04-08 Nanya Technology Corp. Crack stop structure and method for forming the same
US8963282B2 (en) * 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
US8716832B2 (en) * 2011-09-27 2014-05-06 Infineon Technologies Ag Semiconductor structure including guard ring
TW201513242A (zh) * 2013-09-02 2015-04-01 Biotronik Se & Co Kg 晶片及晶片製造方法
US9287184B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Apparatuses and methods for die seal crack detection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223744A (ja) 1988-03-02 1989-09-06 Nec Corp 半導体集積回路装置のチェック素子
US20070262370A1 (en) 2006-05-10 2007-11-15 Nec Electronics Corporation Semiconductor device
US20080012572A1 (en) 2006-07-13 2008-01-17 Nec Electronics Corporation Semiconductor device having a function of detection breakages on a periphery thereof
DE102008036422A1 (de) 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung
DE102014107003A1 (de) 2013-05-22 2014-11-27 Infineon Technologies Ag Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
US20140375341A1 (en) 2013-06-20 2014-12-25 Freescale Semiconductor, Inc. Die Fracture Detection and Humidity Protection with Double Guard Ring Arrangement

Also Published As

Publication number Publication date
JP6452121B2 (ja) 2019-01-16
US20170227597A1 (en) 2017-08-10
US20190195937A1 (en) 2019-06-27
US10281517B2 (en) 2019-05-07
DE102016102291A1 (de) 2017-08-10
CN107068654A (zh) 2017-08-18
CN107068654B (zh) 2020-03-10
US10705132B2 (en) 2020-07-07
JP2017142252A (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
DE102016102291B4 (de) Halbleiterchip mit bruchdetektion
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102005047414B4 (de) Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
DE102006037633B4 (de) Halbleiterchip mit Beschädigungs-Detektierschaltung und ein Verfahren zum Herstellen eines Halbleiterchips
DE102015112669A1 (de) Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme
DE102012105848A1 (de) Rissdetektionslinien-Einrichtung und Verfahren
DE102005014665A1 (de) Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
DE102021104925A1 (de) System zum detektieren und überwachen eines risses für einen integrierten schaltkreis
CH713241A2 (de) Stromsensor und Verfahren zur Herstellung eines Stromsensors.
DE102017108812A1 (de) Halbleiterbauelemente und ein Verfahren zum Detektieren eines Risses
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
DE19743264A1 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Anordnung mit zwei integrierten Schaltkreisen
DE112014006383T5 (de) Erfassung abhängiger Ausfälle
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE102019210845B3 (de) Sensor-Chip mit einem Leiterrahmen und dazugehöriges Verfahren zum Herstellen
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
DE102016104762A1 (de) System und Verfahren zur Dual-Gebiet-Vereinzelung
DE102021117633A1 (de) Silizium-durchkontaktierungs(tsv)-schlüssel zur überlagerungsmessung, sowie halbleitervorrichtung und halbleiterpackage mit tsv-schlüssel
DE102021109151A1 (de) Vorrichtung, Verfahren und System zum Messen eines Gesundheitszustands
DE102005021586B3 (de) Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
DE102016105380A1 (de) Elektrischer Schirm zwischen magnetoresistiven Sensorelementen
DE102017131350B4 (de) Leckstrom-Detektionssystem mit passiver Brückenschaltung und Leckstoßstrom-Struktur sowie Verfahren zum Detektieren eines Leckstroms in einer passiven Brückenschaltung
DE10315532B4 (de) Stromsensorvorrichtung in integrierter Ausführung und Verfahren zum Herstellen
DE102013004974A1 (de) Integrierte Schaltungsanordnung, Verfahren und System zum Einsatz in einer sicherheitskritischen Anwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division