DE102015112669A1 - Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme - Google Patents

Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme Download PDF

Info

Publication number
DE102015112669A1
DE102015112669A1 DE102015112669.9A DE102015112669A DE102015112669A1 DE 102015112669 A1 DE102015112669 A1 DE 102015112669A1 DE 102015112669 A DE102015112669 A DE 102015112669A DE 102015112669 A1 DE102015112669 A1 DE 102015112669A1
Authority
DE
Germany
Prior art keywords
substrate
electrode
well
electrical
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015112669.9A
Other languages
English (en)
Inventor
Sung Ung Kwak
Ashutosh Ravindra Joharapurkar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102015112669A1 publication Critical patent/DE102015112669A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Sicherheitsvorrichtungen zum Schützen integrierter Schaltungen (ICs) vor Sicherheitsangriffen über die Rückseite. Eine Sicherheitsvorrichtung umfasst eine N–-Wanne, die in einem Substrat ausgebildet ist, ein P+-Zentrum, das in der mittigen Region der N–-Wanne angeordnet ist, und einen P+-Ring, der die N–-Wanne umgibt. Um einen Latch-Up zu verhindern, ist in der N–-Wanne ein Paar aus innerem und äußerem N+-Ring ausgebildet. Wenn eine Stromquelle in das P+-Zentrum einspeist, fließt der Strom durch einen Abschnitt des Substrats und wird vom P+-Ring aufgenommen. Wenn ein Angreifer das Substrat anfräst oder einen Graben im Substrat ausarbeitet, ändert sich der Widerstand des Substrats. Durch Überwachen der Spannungsdifferenz zwischen dem P+-Zentrum und dem P+-Ring kann der Versuch, den Die anzugreifen, erkannt werden.

Description

  • HINTERGRUND
  • A. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft Sicherheitsvorrichtungen für integrierte Schaltungen (ICs) und insbesondere Vorrichtungen zum Schützen von ICs vor Sicherheitsangriffen über die Rückseite.
  • B. HINTERGRUND DER ERFINDUNG
  • Mit dem Aufkommen der modernen Waferbearbeitungstechnologie hat die IC-Industrie verschiedene Methoden entwickelt, um die Sicherheitsschwelle von ICs zu erhöhen. Beispielsweise werden bei modernen Sicherheits-ICs alle Embedded-Speicher verschlüsselt. Außerdem stellen Designregeln, die bei modernen Ausführungen Anwendungen finden, sicher, dass sicherheitsrelevante Signale in die tiefer gelegenen Metallschichten von ICs geleitet werden, wodurch eine Durchführung einer invasiven Vorderseitenanalyse deutlich erschwert wird. In einem anderen Beispiel werden zum Schutz gegen den Angriff über die Vorderseite Maschen verwirklicht, wobei es sich um redundante Metallisierungsschichten oben auf dem IC an sich handelt. Üblicherweise werden Maschen über mehreren Metallisierungsschichten abgeschieden, um die Wahrscheinlichkeit der Erkennung einer Störung zu erhöhen. Wenn der IC durch einen Angreifer kompromittiert worden ist, und es wird eine Störung entdeckt, kann der IC anschließend eine Schadensminderungsroutine ausführen, die im IC gespeicherte geheime Daten zerstört.
  • Herkömmlichen Methoden fehlt es jedoch an einem ausreichenden Schutz vor Angriffen auf den IC, die über die Rückseite erfolgen. 1 zeigt ein Schnittbild eines herkömmlichen Dies bzw. Nacktchips 100, wobei verschiedene Abschnitte des Substrats 104 entfernt worden sind, um Gräben für über die Rückseite erfolgende Sicherheitsangriffe zu bilden. Der Die 100 umfasst das Substrat 104 und eine Schicht 110, wobei die Linie 118 die ursprüngliche Oberseite des Substrats darstellt, bevor die Schicht 110 auf dem Substrat abgeschieden wird. In der Schicht 110 können verschiedene Komponenten abgeschieden werden. Beispielsweise können die Maschen 116 an der Vorderseite des Dies 100 verwirklicht werden, um Angriffe über die Vorderseite zu verhindern. In einem anderen Beispiel kann ein Transistor 120a ein Paar aus Drain und Source aufweisen, das in das Substrat 104 eindiffundiert wurde, und ein Gate 122, das oberhalb der Leitung 116 abgeschieden wurde, wobei diese Komponenten in einem aktiven Bauelementbereich 106 angeordnet sind. Einzelne Transistoren können durch metallische Zwischenverbindungen oberhalb der Transistorebene miteinander verbunden sein. Zur Veranschaulichung sind jedoch in 1 nur sieben Metallisierungsschichten oben auf der Gate-Schicht gezeigt. Die Transistoren sind unter Verwendung verschiedener Isolationstechniken, wie etwa Grabenisolation (STI: Shallow Trench Isolation), voneinander getrennt worden.
  • Für Sicherheitsangriffe über die Rückseite kann der untere Abschnitt 105b des Substrats 104 angefräst oder abgeschliffen werden, wobei die typische Dicke des unteren Abschnitts etwa 300 μm beträgt. Dann kann, je nach Art der Angriffe, der verbleibende obere Abschnitt 105a des Substrats 104, der eine typische Tiefe von etwa 15 μm hat, in verschiedenen Tiefen entfernt werden, wobei Gräben gebildet werden. Ein kleinerer Bereich von Interesse, in dem sich kritische Informationen befinden, wird weiter heruntergefräst, auf eine geringere Dicke, sodass der Datenfluss mittels geeigneter Techniken, wie etwa Laser-Scanning oder andere optische Techniken, gemessen werden kann. Der Angreifer kann beispielsweise die Ionenfeinstrahl-(FIB: Focused Ion Beam)Technik, eine invasive Technik zum Bearbeiten von Schaltungen, anwenden. Die FIB-Technik wird üblicherweise verwendet, um einen Abschnitt der Schicht 110 dauerhaft zu verändern und/oder gezielt, mit einem hohen Grad an Genauigkeit eine Passivierung zu entfernen. Mittels FIB-Technik können sowohl Knotenpunkte in der Schicht 110 verbunden werden als auch Verbindungen zwischen verbundenen Knotenpunkten getrennt werden, um dadurch die gesicherten Informationen aus dem Die 100 zu gewinnen. Um die FIB-Technik anzuwenden, kann der Angreifer einen Graben 124a im oberen Abschnitt 105 des Substrats 104 ausarbeiten, derart, dass der Ionenstrahl, der an der Rückseite des Dies 100 einfällt, die Komponenten in der Schicht 110 erreichen kann.
  • Einige der Transistoren im Die 100 können durch den Grabenisolationsprozess (STI: Shallow Trench Isolation) voneinander getrennt worden sein. Während des Grabenisolationsprozesses werden im Allgemeinen N-Wannen, Drains und Sources in den oberen Abschnitt 105a des Substrats eindiffundiert. Um Zugang zum Zieltransistor 120b zu erlangen, der durch den Grabenisolationsprozess separiert worden ist, können die Angreifer einen Abschnitt von 105a entfernen, um unter dem Transistor 120b einen Graben 124b zu bilden. Dann kann der Angreifer das Fuse-Bit des Transistors 120b so ändern, dass die Kopierschutzmechanismen des Dies 100 unterlaufen werden können, um auf diese Weise die im Die gespeicherten geheimen Informationen zu gewinnen.
  • Um die Schaltung im Die 100 zu bearbeiten, kann der Angreifer einen Graben 124c bis zu einem Zieltransistor 120c ausarbeiten und einen unteren Abschnitt des Zieltransistors entfernen. Der Angreifer kann den Transistor 120c manipulieren, um Entscheidungen zu ändern, um dadurch Signale im Die 100 zu steuern/auf diese Signale zuzugreifen und im Die gespeicherte geheime Informationen zu gewinnen.
  • Zur Veranschaulichung sind jedoch in 1 nur drei Arten von über die Rückseite erfolgenden Sicherheitsangriffen gezeigt. Der Angreifer kann jedoch, je nach der Art der Sicherheitsangriffe über die Rückseite, Gräben in verschiedenen Formen und Tiefen ausarbeiten. Gegenwärtig fehlt bei herkömmlichen Dies ein geeigneter Schutzmechanismus, sodass sie über die Rückseite erfolgenden Sicherheitsangriffen schutzlos ausgeliefert sind. Deshalb wird eine bessere Lösung benötigt, um einen Mechanismus zum Schützen der Dies vor über die Rückseite erfolgenden Sicherheitsangriffen zu schaffen.
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Unter einem Aspekt der vorliegenden Erfindung umfasst eine Vorrichtung zum Schützen eines Substrats vor einem Sicherheitsangriff über die Rückseite: eine erste Elektrode, die im Substrat ausgebildet ist; eine zweite Elektrode, die im Substrat ausgebildet ist; und einen elektrischen Isolator, der im Substrat ausgebildet ist und die erste Elektrode umgibt, sodass das Substrat unter dem elektrischen Isolator einen Abschnitt eines elektrischen Pfades zwischen der ersten und zweiten Elektrode bildet. Der elektrische Widerstand des elektrischen Pfades ändert sich, wenn das Substrat modifiziert wird, wodurch der über die Rückseite erfolgende Sicherheitsangriff erkannt wird.
  • Unter einem anderen Aspekt der vorliegenden Erfindung umfasst ein gehäuster Chip einen Die, der ein Substrat und eine Vorrichtung zum Schützen des Substrats vor einem Sicherheitsangriff aufweist. Die Vorrichtung umfasst: eine erste Elektrode, die im Substrat ausgebildet ist; eine zweite Elektrode, die im Substrat ausgebildet ist; und einen elektrischen Isolator, der im Substrat ausgebildet ist und die erste Elektrode umgibt. Ein Abschnitt des Substrats unter dem elektrischen Isolator bildet einen elektrischen Pfad zwischen der ersten und zweiten Elektrode. Der elektrische Widerstand des elektrischen Pfades ändert sich in Reaktion auf eine Modifikation des Abschnitts des Substrats, wodurch ein Sicherheitsangriff am Substrat erkannt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Nun wird auf Ausführungsformen der Erfindung Bezug genommen, von denen Beispiele in den beigefügten Figuren dargestellt sein können. Diese Figuren sollen nur veranschaulichend, nicht einschränkend sein. Obwohl die Erfindung allgemein im Kontext dieser Ausführungsformen beschrieben ist, versteht sich, dass nicht beabsichtigt ist, den Schutzbereich der Erfindung auf diese besonderen Ausführungsformen zu beschränken.
  • 1 zeigt ein Schnittbild eines herkömmlichen Dies, wobei verschiedene Abschnitte des Substrats entfernt worden sind, um Gräben für Sicherheitsangriffe über die Rückseite zu bilden.
  • 2 zeigt ein Schnittbild eines Dies gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3A und 3B zeigen die Draufsicht und eine Schnittansicht der Sicherheitsvorrichtung von 2.
  • 4 zeigt eine schematische Darstellung eines gehäusten Chips gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • 5A und 5B zeigen Schaltbilder von Schaltungsverwirklichungen der Sicherheitsvorrichtungen von 2 bis 4 gemäß Ausführungsformen der vorliegenden Erfindung.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In der folgenden Beschreibung sind zum Zweck der Erläuterung besondere Einzelheiten dargelegt, um für ein Verständnis der Erfindung zu sorgen. Einem Fachmann wird jedoch offensichtlich sein, dass die Erfindung ohne diese Einzelheiten umgesetzt werden kann. Ein Fachmann wird erkennen, dass unten beschriebene Ausführungsformen der vorliegenden Erfindung in einer Vielfalt von Weisen und unter Verwendung einer Vielfalt von Mitteln ausgeführt werden können. Fachleute werden auch erkennen, dass weitere Modifikationen, Anwendungen und Ausführungsformen in ihren Schutzbereich fallen, ebenso weitere Gebiete, auf denen die Erfindung Nutzen bringen kann. Demgemäß sind die nachstehend beschriebenen Ausführungsformen besondere Ausführungsformen der Erfindung veranschaulichend und sind dazu gedacht, ein Verschleiern der Erfindung zu vermeiden.
  • Ein Verweis in der Beschreibung auf „eine Ausführungsform” bedeutet, dass ein besonderes Merkmal, ein Aufbau, eine Eigenschaft oder Funktion, in Verbindung mit der Ausführungsform beschrieben, in mindestens einer Ausführungsform der Erfindung enthalten ist. Das Auftreten des Ausdrucks „in einer Ausführungsform” oder dergleichen an verschiedenen Stellen in der Beschreibung muss sich nicht unbedingt immer auf dieselbe Ausführungsform beziehen.
  • Des Weiteren sind Verbindungen zwischen Komponenten in den Figuren nicht auf Verbindungen beschränkt, die direkt ausgeführt sind. Stattdessen können in den Figuren dargestellte Verbindungen zwischen Komponenten durch Einfügen von Zwischenkomponenten modifiziert oder anderweitig verändert werden, ohne von den Lehren der vorliegenden Erfindung abzuweichen.
  • 2 zeigt eine perspektivische Ansicht eines Dies 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Der Die 200 umfasst das Substrat 204, das beispielsweise aus Bulk-Silicium gebildet ist, und eine Schicht 210, wobei die Linie 218 die ursprüngliche Oberseite des Substrats darstellt, bevor die Schicht 210 auf dem Substrat abgeschieden wird. Der Die 200 ist dem Die 100 in 1 ähnlich, mit dem Unterschied, dass im Substrat 204 eine Sicherheitsvorrichtung 230 zum Erkennen des über die Rückseite erfolgenden Sicherheitsangriffs verwirklicht ist. Die Sicherheitsvorrichtung 230 kann einen Sensor 231 und geeignete Verbindungsmechanismen 232 zum Austauschen elektrischer Signale mit einer Vorrichtung außerhalb der Sicherheitsvorrichtung 230 enthalten. Der Kürze wegen ist der Verbindungsmechanismus 232 mit nur einer Metallschicht gezeigt, obwohl andere geeignete Gestaltungen von Verbindungsmechanismen in der Schicht 210 verwirklicht sein können. Es wird angemerkt, dass die Sicherheitsvorrichtung 230 in andere geeignete Vorrichtungen/Systeme eingebaut werden kann, um ähnliche Sicherheitsangriffe zu erkennen.
  • Die Komponenten der Vorrichtung 200 können ihren Pendants der Vorrichtung 100 ähnlich sein, mit dem Unterschied, dass die Vorrichtung 200 den Sicherheitssensor 231 enthält. Beispielsweise können, in Ausführungsformen, Maschen 216 an der Vorderseite des Dies 200 verwirklicht werden, um den Angriff über die Vorderseite zu verhindern. In einem anderen Beispiel kann ein Transistor 220a ein Paar aus Drain und Source aufweisen, das in das Substrat 204 eindiffundiert wurde, und ein Gate 222, das oberhalb der Leitung 218 abgeschieden wurde, wobei diese Komponenten in einem aktiven Bauelementbereich 206 angeordnet sind.
  • 3A zeigt eine Draufsicht auf den Sensor 231 von 2. 3B zeigt eine Schnittansicht des Sensors 231 von 3A, längs der Linie 3B-3B in 3A. In 3A und 3B ist nur ein Abschnitt des Substrats 204 in der Nähe des Sensors 231 gezeigt. Wie gezeigt, enthält der Sensor 231 Folgendes: ein/eine P+-Zentrum/Insel 248, einen N+-Innenring 246, welcher das/die P+-Zentrum/Insel 248 umgibt; eine N-Wanne 240 in einer Donut-Grundform; eine Verarmungsregion 250, die eine Donut-Grundform aufweist und sich unter der N-Wanne 240 befindet; einen N+-Außenring 244 und einen P+-Ring 242. In Ausführungsformen ist das Substrat 240 aus einem geeigneten P-Material wie etwa Silicium gebildet. Ein Abschnitt des Substrats 204 kann durch Diffusion, Ionenimplantation oder irgendein anderes geeignetes Verfahren dotiert werden, um die N-Wanne 240 und die Verarmungsregion 250 zu bilden. In Ausführungsformen ist die N-Wanne 240 stärker dotiert als das Substrat 204, sodass sich die Verarmungsregion 250 so tief wie die N-Wanne an sich in das Substrat erstrecken kann.
  • Das P+-Zentrum 248 und der P+-Ring 242 können durch Dotieren des Substrats 204 mit P+-Material gebildet werden. Der N+-Innenring 246 und der N+-Außenring 244 können durch Dotieren der N-Wanne 240 mit N+-Material gebildet werden; sie verhindern eine unbeabsichtigte Entstehung eines niederohmigen Pfades zwischen dem P+-Zentrum 248 und dem P+-Ring 242, d. h. diese Ringe verhindern das Latch-Up, sodass das Substrat 204 ein elektrischer Pfad für Stromfluss zwischen dem P+-Zentrum 248 und dem P+-Ring 242 wird.
  • Während eines Betriebs ist eine Stromquelle an das P+-Zentrum 248 angeschlossen, sodass ein elektrischer Strom in das P+-Zentrum 248 eingespeist wird. In Ausführungsformen kann das P+-Zentrum 248 hochgezogen werden, bei einem schwachen Wechsel bei einer voreingestellten Strombegrenzung. Der äußere P+-Ring 242 ist an die Masse des Systems angeschlossen. Die N-Wanne 240 kann an eine Spannungsquelle angeschlossen sein, die eine höhere Spannung als das P+-Zentrum 248 aufweist, sodass der in das P+-Zentrum 248 eingespeiste Strom nicht durch die N-Wanne 240 fließt. Der in das P+ Zentrum 248 eingespeiste Strom fließt durch die von der N-Wanne 240 umgebene Substratsäule 264 und fließt dann weiter unter die Verarmungsregion 250, um dadurch jedoch das Substrat 204 zu passieren, und wird vom P+-Ring 242, der den N+-Außenring 246 umgibt, aufgenommen. (Die Linien 266 symbolisieren den elektrischen Pfad zwischen dem P+-Zentrum 248 und dem P+-Ring 242.) Die Verarmungsregion 250 ist ohne Ladungen. Da die N-Wanne 240 und die Verarmungsregion 250 diesen elektrischen Strom nicht leiten, muss der elektrische Strom unterhalb der Verarmungsregion 250 fließen. Der elektrische Isolator, womit die N-Wanne 240 und die Verarmungsregion 250 gemeinsam bezeichnet werden, bewirkt, dass der elektrische Strom durch das Substrat unterhalb der Verarmungsregion 250 fließt.
  • Ein Widerstand 252 repräsentiert den elektrischen Widerstand des Substrats 204, das den elektrischen Strom vom P+-Zentrum 248 zum P+-Ring 242 leitet. Um über die Rückseite erfolgende Sicherheitsangriffe zu erkennen, überwacht die Sicherheitsvorrichtung 230 den Substratwiderstand 252. Wenn der Die 200 unter normalen Bedingungen in Betrieb ist, hat der Substratwiderstand 252 einen voreingestellten Wert, der relativ niedrig ist. Wenn jedoch der Angreifer einen Abschnitt des Substrats 204 herunterfräst und/oder einen Graben bildet, wie etwa 124 in 1, nimmt der Widerstand 252 zu, da der Graben unterhalb der Verarmungsregion 250 ein dünnes Substrat hinterlässt. Wenn das Substrat 204 bis zur Verarmungsregion 250 heruntergefräst wird, wird der Widerstand 252 quasi unendlich, d. h. die elektrische Schaltung zwischen dem P+-Zentrum 248 und dem P+-Ring 242 wird nahezu stromlos. Da die Spannung über dem P+ Zentrum 248 und dem P+-Ring 242 im Wesentlichen proportional zum Substratwiderstand 252 ist, kann der über die Rückseite erfolgende Sicherheitsangriff durch Messen der Spannung über dem P+-Zentrum 248 und dem P+-Ring 242 erkannt werden.
  • Der Kürze wegen ist in 2 nur ein Sensor 231 gezeigt. Für den Durchschnittsfachmann versteht sich jedoch, dass mehrere Sensoren, die dem Sensor 231 ähnlich sind, in dem Die 200 verwirklicht sein können. Wenn, in Ausführungsformen, mehrere Sensoren verwirklicht sind, kann der Strom auf zufällige Weise in jedes der P+-Zentren 248 der Sensoren eingespeist werden, wodurch der Sicherheitsgrad erhöht wird.
  • In Ausführungsformen kann die Breite 260 des Sensors 230 geändert werden, um die Größe des Bereiches im Substrat 204 zu regulieren, der durch die Sicherheitsvorrichtung 230 überwacht wird. Im Allgemeinen gilt, wenn die Breite 260 groß ist, wird der Strom vom P+-Ring 242 in einem großen Abstand vom Einspeisepunkt, dem P+ Zentrum 248, aufgenommen, und der Strom kann tiefer in das Substrat 204 eindringen, d. h. die effektive Tiefe 262 des Substrats 204, die den Strom leitet, ist groß. In Ausführungsformen kann ein Sensor 230 mit einer geringen Breite 260 in der Nähe eines kritischen Blocks/Bereiches angeordnet werden, sodass der über die Rückseite erfolgende Angriff erkannt werden kann, wenn das Substrat in der Nähe des kritischen Blocks auf eine geringere Dicke gefräst wird, wie etwa bei dem Graben zur Grabenisolation 124b, um sich Zugang zu einem kritischen Block im Die 200 zu verschaffen. Bei einem kleinen Sensor ist die effektive Tiefe 262 gering, d. h. der Strom fließt durch den Bereich unmittelbar unter der Verarmungsregion 250. Außerdem wird, wie oben erörtert, wenn der Graben 124b die Bodenfläche der Verarmungsregion 250 erreicht, der Widerstand 252 quasi unendlich, d. h. der Sensor 230 hat einen offenen Stromkreis.
  • In Ausführungsformen kann ein Sensor 230 mit einer größeren Breite in der Nähe eines weiteren kritischen Blocks/Bereiches angeordnet werden, sodass ein Graben, wie etwa ein FIB-Graben 124a, erkannt werden kann. Bei einem größeren Sensor ist die effektive Tiefe 262 relativ groß, da der Strom zwar tiefer eindringen, jedoch nicht über die gesamte Strecke nach unten zur Rückseite des Substrats 204 gelangen kann. Wenn der Graben 124a nahe an die Verarmungsregion 250 herankommt, nimmt der elektrische Widerstand 252 deutlich zu.
  • In Ausführungsformen kann ein Sensor 230 mit einer sehr großen Breite 260 in einem großflächigen digitalen Block angeordnet werden. In diesem Fall kann der Strom durch die gesamte Substratdicke fließen, d. h. die effektive Tiefe 262 wird fast so groß wie die Substratdicke. Von daher kann jeder Versuch, einen kleinen Abschnitt des Substrats 204 abzufräsen, vom Sensor 230 erkannt werden. Bei einem großflächigen digitalen Block können die im Die 200 ausgebildeten digitalen Schaltungen Rauschen in das Substrat 204 einspeisen, wodurch die Messung des spezifischen Widerstandes des Substrat beeinflusst wird. Zur Vermeidung der Wirkung des Rauschens kann man in Ausführungsformen der Substratwiderstand 252 nur in der Einschaltphase oder dann, wenn die digitalen Schaltungen nicht schaltend sind, messen. In Ausführungsformen kann die N-Wanne 240 ein gewisses Maß an Abschirmung gegen das Rauschen bieten, sodass die digitalen Schaltungen nicht viel Rauschen in das Substrat 204 einspeisen können, wodurch die Wirkung des Rauschens vernachlässigbar wird.
  • In Ausführungsformen kann ein Sensor 230 in eine große N-Wanne 240 für einen digitalen Block integriert sein, denn ein Einrichten einer großen N-Wanne nur für den Sensor kann eine große IC-Fläche erfordern. In einem solchen Fall kann die N-Wanne 240 andere Schaltungen aufnehmen, sodass der Flächennachteil verringert werden kann.
  • Wie bereits erörtert, kann die Breite 260 der N-Wanne 240 eingestellt werden, um die effektive Tiefe 262 des Substrats festzulegen, die hinsichtlich über die Rückseite erfolgender Sicherheitsangriffe überwacht werden soll. In Ausführungsformen kann die Breite 260 der N-Wanne 240 größer als die Substratdicke sein, die typischerweise etwa 300 μm beträgt, sodass der Strom durch das gesamte Substrat fließen kann. Wenn beispielsweise die mittige Säule 264, die ein von der N-Wanne 240 umgebener Abschnitt des Substrat ist, und der P+-Ring 242 etwa 1000 μm voneinander entfernt sind (ohne seitliche Randeinschnürung), beträgt die Zahl der Flächeneinheiten 3,3 (d. h. 1000 μm/300 μm). Im Allgemeinen ist der Substratwiderstand proportional zur Zahl der Flächeneinheiten. Wenn das Substrat 204 auf 30 μm heruntergefräst wird, erhöht sich die Zahl der Flächeneinheiten auf 33 (d. h. 1000 μm/30 μm). Das erhöht den Substratwiderstand. Wenn die mittige Säule 264 zu schmal ist, kann der Widerstand der mittigen Säule so hoch werden, dass die Änderung der Anzahl der Flächeneinheiten von 3,3 auf 33 nicht erfasst werden kann. In einem solchen Fall kann die mittige Säule 264 verbreitert werden, um ihren Widerstand zu verringern, wodurch der Substratwiderstand 252 zum entscheidenden Parameter bei der Überwachung von über die Rückseite erfolgenden Sicherheitsangriffen wird.
  • 4 zeigt eine schematische Darstellung eines gehäusten Chips 400 gemäß einer anderen Ausführungsform der vorliegenden Erfindung. Wie gezeigt, enthält der gehäuste Chip 400: einen Die 402 mit einer Sicherheitsvorrichtung; eine Schutzabdeckungsschicht 404, die den Die 402 umgibt; einen oder mehrere Bonddrähte 414 zum elektrischen Anschließen des Dies 402 an einen oder mehrere elektrische Kontakte 412; eine leitfähige Klebstoff-(wie etwa Epoxidharz-)Schicht 406, eine freiliegende Kontaktfläche 408, die mittels der leitfähigen Klebstoffschicht 406 am Die 402 sicher befestigt ist; und eine Leiterplatte 420 mit einem Masseanschluss 410, der mit der freiliegenden Kontaktfläche 408 verbunden ist. In Ausführungsformen ist die Sicherheitsvorrichtung im Die 402 der Sicherheitsvorrichtung 230 im Die 200 ähnlich, d. h. der Die 402 weist eine Schicht 420a und ein Substrat 420b auf, die der Schicht 210 bzw. einem Substrat 204 ähnlich sind. Die freiliegende Kontaktfläche 408 kann aus wärmeleitfähigem Material, wie etwa Metall, gebildet sein und die während des Betriebs des Dies 402 erzeugte Wärmeenergie abführen.
  • Der Stromfluss aus der mittigen Säule (wie etwa 264) des Sensors (wie etwa 231) im Die 402 wird von der freiliegenden Kontaktfläche 408 aufgenommen, da die freiliegende Kontaktfläche den Pfad mit dem geringsten Widerstand bietet. Dadurch wird, wenn die freiliegende Kontaktfläche 408 am Die 402 befestigt bleibt, der Widerstand zwischen der mittigen Säule und dem P+-Ring gering. Wenn jedoch die freiliegende Kontaktfläche 408 entfernt wird (und/oder die Rückseite des Dies für einen über die Rückseite erfolgende Sicherheitsangriff angefräst wird), wird sich der Widerstand wesentlich erhöhen, und folglich kann der über die Rückseite erfolgende Sicherheitsangriff leicht erkannt werden. Somit ist die Sicherheitsvorrichtung im Die 402 fähig, sowohl den Sicherheitsangriff auf die freiliegende Kontaktfläche 408 als auch auf das Substrat des Dies 402 zu erkennen. Es wird angemerkt, dass auch ohne die freiliegende Kontaktfläche der über die Rückseite erfolgende Sicherheitsangriff durch die im Zusammenhang mit 2 bis 3B beschriebene Sicherheitsvorrichtung erkannt werden kann.
  • 5A und 5B zeigen Schaltbilder von Schaltungsverwirklichungen der Sicherheitsvorrichtungen von 2 bis 4 gemäß Ausführungsformen der vorliegenden Erfindung. Wie in 5A gezeigt, enthält die Schaltung 500 eine Stromquelle 502 und einen Komparator 506. Eine Referenzspannung, Vref, 510 ist eine voreingestellte Schwellenspannung, die am Komparator 506 anliegt. Der Komparator 506 vergleicht Vref 510 mit dem Spannungsabfall über dem Widerstand 504, wobei der Widerstand 504 dem Widerstand der effektiven Tiefe 262 des Substrats (oder dem Widerstand des Substrats/der freiliegenden Kontaktfläche 408) entspricht. Wenn das Substrat 204 angefräst und/oder die freiliegende Kontaktfläche 408 vom Die gelöst wird, ändert sich der Widerstand 504 so, dass der Spannungsabfall über dem Widerstand 504 zunimmt. In Ausführungsformen kann der Komparator 506 ein Ausgangssignal 508 senden, wenn der Spannungsabfall Vref 510 übersteigt, sodass die kritischen Informationen im Die vernichtet werden können.
  • Die Schaltung 540 in 5B ist der Schaltung 500 in 5A ähnlich, mit dem Unterschied, dass anstelle des Komparators 506 ein Analog-Digital-Umsetzer (ADU) 546 verwendet wird. Der ADU 546 empfängt zwei Eingangsspannungen (d. h. den Spannungsabfall über dem Widerstand 544 und eine Vref 550), und gibt ein Signal aus, das Informationen über ein Verhältnis zwischen den zwei Eingangsspannungen enthält. In Ausführungsformen sendet der ADU 546 ein Ausgangssignal, wenn das Verhältnis einen voreingestellten Wert erreicht, damit die kritischen Informationen im Die vernichtet werden können. Im Folgenden verweist der Begriff Modul entweder auf den Komparator 506 oder den ADU 546.
  • Während die Erfindung empfänglich für verschiedene Abänderungen und alternative Formen ist, wurden besondere Beispiele davon in der Zeichnung gezeigt und sind hier genauer beschrieben. Es versteht sich jedoch, dass die Erfindung nicht auf die offenbarten besonderen Formen beschränkt sein soll, sondern im Gegenteil soll die Erfindung alle Abänderungen, Äquivalente und Alternativen abdecken, die in den Schutzbereich der beigefügten Ansprüche fallen.

Claims (20)

  1. Vorrichtung zum Schützen eines Substrats einer integrierten Schaltung (IC) vor einem Sicherheitsangriff, umfassend: eine erste Elektrode, die in einem Substrat ausgebildet ist; eine zweite Elektrode, die im Substrat ausgebildet ist; einen elektrischen Isolator, der im Substrat ausgebildet ist und die erste Elektrode umgibt, wobei ein Abschnitt des Substrats unter dem elektrischen Isolator einen elektrischen Pfad zwischen der ersten und der zweiten Elektrode bildet; und einen elektrischen Widerstand des elektrischen Pfades, der so gestaltet ist, dass er sich in Reaktion auf eine Modifikation des Abschnitts des Substrats ändert, wodurch ein Sicherheitsangriff am Substrat erkannt wird.
  2. Vorrichtung nach Anspruch 1, wobei das Substrat aus Material vom Typ P gebildet ist, die erste und die zweite Elektrode aus Material vom Typ P+ gebildet sind und der elektrische Isolator eine N-Wanne in Donut-Form enthält, die die erste Elektrode umgibt.
  3. Vorrichtung nach Anspruch 2, wobei der elektrische Isolator eine Verarmungsschicht enthält, die unter der N-Wanne im Substrat ausgebildet ist.
  4. Vorrichtung nach Anspruch 2, ferner umfassend: einen ersten N+-Ring, der zwischen der ersten Elektrode und der N-Wanne eindiffundiert ist und die erste Elektrode umgibt und dafür geeignet ist, während des Betriebs einen Latch-Up zwischen der ersten und zweiten Elektrode zu verhindern.
  5. Vorrichtung nach Anspruch 2, wobei die zweite Elektrode eine Ringform aufweist, ferner umfassend: einen zweiten N+-Ring, der zwischen der zweiten Elektrode und der N-Wanne eindiffundiert ist und dafür geeignet ist, während des Betriebs einen Latch-Up zwischen der ersten und zweiten Elektrode zu verhindern.
  6. Vorrichtung nach Anspruch 2, wobei die zweite Elektrode mit Masse gekoppelt ist und die N-Wanne einer Spannung ausgesetzt ist, die höher als eine während des Betriebs an der ersten Elektrode anliegende Spannung ist, wodurch die erste Elektrode elektrisch isoliert wird.
  7. Vorrichtung nach Anspruch 1, ferner umfassend: eine Stromquelle zum Liefern eines Stromflusses durch den elektrischen Pfad; und ein Modul zum Vergleichen eines Spannungsabfalls über dem elektrischen Widerstand mit einer Referenzspannung und Erzeugen eines Signals, wenn der Spannungsabfall die Referenzspannung übersteigt, wodurch der Sicherheitsangriff erkannt wird.
  8. Vorrichtung nach Anspruch 7, wobei das Modul ein Komparator oder ein Analog-Digital-Umsetzer ist.
  9. Gehäuster Chip, umfassend: einen Die, enthaltend: ein Substrat; und eine Vorrichtung zum Schützen des Substrats vor einem Sicherheitsangriff, wobei die Vorrichtung umfasst: eine erste Elektrode, die im Substrat ausgebildet ist; eine zweite Elektrode, die im Substrat ausgebildet ist; einen elektrischen Isolator, der im Substrat ausgebildet ist und die erste Elektrode umgibt, wobei ein Abschnitt des Substrats unter dem elektrischen Isolator einen elektrischen Pfad zwischen der ersten und zweiten Elektrode bildet; und einen elektrischen Widerstand des elektrischen Pfades, der so gestaltet ist, dass er sich in Reaktion auf eine Modifikation des Abschnitts des Substrats ändert, wodurch ein Sicherheitsangriff am Substrat erkannt wird.
  10. Gehäuster Chip nach Anspruch 9, wobei das Substrat aus Material vom Typ P gebildet ist, die erste und zweite Elektrode aus Material vom Typ P+ gebildet sind und der elektrische Isolator eine N-Wanne in Donut-Form enthält, die die erste Elektrode umgibt.
  11. Gehäuster Chip nach Anspruch 10, wobei der elektrische Isolator eine Verarmungsschicht enthält, die unter der N-Wanne im Substrat ausgebildet ist.
  12. Gehäuster Chip nach Anspruch 10, ferner umfassend: einen ersten N+-Ring, der zwischen der ersten Elektrode und der N-Wanne eindiffundiert ist und die erste Elektrode umgibt und dafür geeignet ist, während des Betriebs einen Latch-Up zwischen der ersten und zweiten Elektrode zu verhindern.
  13. Gehäuster Chip nach Anspruch 10, wobei die zweite Elektrode eine Ringform aufweist, ferner umfassend: einen zweiten N+-Ring, der zwischen der zweiten Elektrode und der N-Wanne eindiffundiert ist und dafür geeignet ist, während des Betriebs einen Latch-Up zwischen der ersten und zweiten Elektrode zu verhindern.
  14. Gehäuster Chip nach Anspruch 10, wobei die zweite Elektrode mit Masse gekoppelt ist und die N-Wanne einer Spannung ausgesetzt ist, die höher als eine während des Betriebs an der ersten Elektrode anliegende Spannung ist, wodurch die erste Elektrode elektrisch isoliert wird.
  15. Gehäuster Chip nach Anspruch 9, ferner umfassend: eine Stromquelle zum Liefern eines Stromflusses durch den elektrischen Pfad; und ein Modul zum Vergleichen eines Spannungsabfalls über dem elektrischen Widerstand mit einer Referenzspannung und Erzeugen eines Signals, wenn der Spannungsabfall die Referenzspannung übersteigt, wodurch der Sicherheitsangriff erkannt wird.
  16. Gehäuster Chip nach Anspruch 15, wobei das Modul ein Komparator oder ein Analog-Digital-Umsetzer ist.
  17. Gehäuster Chip nach Anspruch 9, ferner umfassend: eine Kontaktfläche, die mittels eines leitfähigen Klebstoffs am Die befestigt ist und einen Abschnitt des elektrischen Pfades zwischen der ersten und zweiten Elektrode bildet.
  18. Gehäuster Chip, umfassend: einen Die, enthaltend: ein Substrat; und eine Vorrichtung, aufweisend: eine erste Elektrode, die im Substrat ausgebildet ist; eine zweite Elektrode, die im Substrat ausgebildet ist; und einen elektrischen Isolator, der im Substrat ausgebildet ist und die erste Elektrode umgibt, wobei ein Abschnitt des Substrats unter dem elektrischen Isolator einen elektrischen Pfad zwischen der ersten und zweiten Elektrode bildet; und eine Kontaktfläche, die am Substrat befestigt ist und einen Abschnitt des elektrischen Pfades zwischen der ersten und zweiten Elektrode bildet, wobei ein elektrischer Widerstand des elektrischen Pfades so gestaltet ist, dass er sich in Reaktion auf eine Modifikation mindestens eines Elements, des Substrats oder der Kontaktfläche, ändert, wodurch ein Sicherheitsangriff auf den gehäusten Chip erkannt wird.
  19. Gehäuster Chip nach Anspruch 18, wobei das Substrat aus Material vom Typ P gebildet ist, die erste und die zweite Elektrode aus Material vom Typ P+ gebildet sind und der elektrische Isolator eine N-Wanne in Donut-Form enthält, die die erste Elektrode umgibt.
  20. Gehäuster Chip nach Anspruch 19, wobei der elektrische Isolator eine Verarmungsschicht enthält, die unter der N-Wanne im Substrat ausgebildet ist.
DE102015112669.9A 2014-08-06 2015-08-03 Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme Pending DE102015112669A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462034029P 2014-08-06 2014-08-06
US62/034,029 2014-08-06
US14/717,705 US9965652B2 (en) 2014-08-06 2015-05-20 Detecting and thwarting backside attacks on secured systems
US14/717,705 2015-05-20

Publications (1)

Publication Number Publication Date
DE102015112669A1 true DE102015112669A1 (de) 2016-02-11

Family

ID=55134979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015112669.9A Pending DE102015112669A1 (de) 2014-08-06 2015-08-03 Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme

Country Status (3)

Country Link
US (1) US9965652B2 (de)
CN (1) CN105374758B (de)
DE (1) DE102015112669A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579833B1 (en) * 2014-12-16 2020-03-03 Thales Esecurity, Inc. Tamper detection circuit assemblies and related manufacturing processes
FR3050317A1 (fr) * 2016-04-19 2017-10-20 Stmicroelectronics Rousset Puce electronique
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
JP7216645B2 (ja) * 2016-12-05 2023-02-01 クリプトグラフィ リサーチ, インコーポレイテッド 裏面セキュリティ・シールド
US10573605B2 (en) * 2016-12-13 2020-02-25 University Of Florida Research Foundation, Incorporated Layout-driven method to assess vulnerability of ICs to microprobing attacks
FR3072211B1 (fr) * 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe
CN107991572B (zh) * 2017-10-24 2020-04-03 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法及装置
FR3077678B1 (fr) 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant
CN108521711B (zh) * 2018-05-29 2023-07-25 福建升腾资讯有限公司 一种通孔pcb板安全线路过孔保护结构及方法
FR3084520B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un circuit integre, et dispositif correspondant
FR3084521B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un module de circuit integre et dispositif correspondant
FR3084492A1 (fr) * 2018-07-30 2020-01-31 Stmicroelectronics (Rousset) Sas Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant
FR3096175B1 (fr) * 2019-05-13 2021-05-07 St Microelectronics Rousset Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant
FR3099259B1 (fr) 2019-07-24 2021-08-13 St Microelectronics Rousset Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant
US11171095B1 (en) 2020-04-22 2021-11-09 Globalfoundries U.S. Inc. Active attack prevention for secure integrated circuits using latchup sensitive diode circuit
US11121097B1 (en) 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
CN1324717C (zh) * 2004-06-24 2007-07-04 东南大学 多电位场极板横向高压n型金属氧化物半导体管
CN101617319B (zh) * 2007-02-20 2012-09-26 Nxp股份有限公司 具有背面破坏防护的半导体装置
EP2300953B1 (de) * 2008-06-13 2013-01-23 Nxp B.V. Eindringschutz unter verwendung von belastungsänderungen
US8278950B2 (en) * 2010-03-03 2012-10-02 Ati Technologies Ulc Apparatus and method for monitoring current flow to integrated circuit in temperature-compensated manner
US20120242356A1 (en) * 2011-03-24 2012-09-27 Toshiba America Electronic Components, Inc. Specific contact resistivity measurement method, semiconductor device for specific contact resistivity measurement, and method for manufacturing the same
FR2976721B1 (fr) * 2011-06-17 2013-06-21 St Microelectronics Rousset Dispositif de detection d'une attaque dans une puce de circuit integre
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2986356B1 (fr) * 2012-01-27 2014-02-28 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere
CN102544001B (zh) * 2012-03-15 2014-04-09 电子科技大学 一种为集成电路i/o端口提供全模式esd保护的scr结构
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US8816717B2 (en) * 2012-10-17 2014-08-26 International Business Machines Corporation Reactive material for integrated circuit tamper detection and response
FR2998419B1 (fr) * 2012-11-21 2015-01-16 St Microelectronics Rousset Protection d'un circuit integre contre des attaques
JP6300316B2 (ja) * 2013-07-10 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US9768128B2 (en) * 2014-01-29 2017-09-19 Infineon Technologies Ag Chip and method for detecting an attack on a chip
KR20160090582A (ko) * 2015-01-22 2016-08-01 삼성전자주식회사 스마트 카드 및 상기 스마트 카드의 제조 방법

Also Published As

Publication number Publication date
CN105374758B (zh) 2019-12-10
US20160042199A1 (en) 2016-02-11
US9965652B2 (en) 2018-05-08
CN105374758A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
DE102015112669A1 (de) Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme
DE69835183T2 (de) Verwendung eines getarnten Schaltkreises
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102008005932A1 (de) Halbleiter-ESD-Bauelement und Verfahren zum Herstellen desselben
DE102016102291B4 (de) Halbleiterchip mit bruchdetektion
DE102007006853A1 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE112011100134B4 (de) Durchgehende Silizium Verbindung mit lithographischer Ausrichtung und Registrierung
DE102016116228A1 (de) Verfahren zur Erkennung einer Verdünnung des Halbleitersubstrats einer integrierten Schaltung von ihrer Rückseite aus und entsprechende integrierte Schaltung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE112007002466T5 (de) Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen
DE10241156A1 (de) Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
DE69619265T2 (de) Esd-schutzstruktur für halbleiterchips
DE102020115655B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE102016104762A1 (de) System und Verfahren zur Dual-Gebiet-Vereinzelung
DE102008050015B4 (de) Photodiodenstruktur, Halbleiterbauelement diese aufweisend und Verfahren zur Herstellung derselben
DE102014107455A1 (de) Integrierte Schaltung und Verfahren zum Detektieren eines Angriffs auf eine integrierte Schaltung
DE102007058003B4 (de) Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen
DE10101281C1 (de) Schutzschaltung gegen die Möglichkeit des Ausspionierens von Daten bzw. Informationen
DE2644638A1 (de) Verfahren zur herstellung eines halbleiter-druckfuehlers sowie nach diesem verfahren hergestellter druckfuehler
DE10297292T5 (de) Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht
DE112020006344T5 (de) Range-Imaging-Sensor und Verfahren zur Herstellung dieses Sensors
DE102016209188A1 (de) Elektrischer Schaltkreis und Verfahren zu dessen Betrieb
DE102016120342B4 (de) Vorrichtung zum schutz vor elektrostatischen entladungen
DE1910447C3 (de) Halbleiterbauelement
DE102020005807A1 (de) Halbleitersicherungsstruktur und verfahren zum herstellen einer halbleitersicherungsstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed