JP7216645B2 - 裏面セキュリティ・シールド - Google Patents

裏面セキュリティ・シールド Download PDF

Info

Publication number
JP7216645B2
JP7216645B2 JP2019529593A JP2019529593A JP7216645B2 JP 7216645 B2 JP7216645 B2 JP 7216645B2 JP 2019529593 A JP2019529593 A JP 2019529593A JP 2019529593 A JP2019529593 A JP 2019529593A JP 7216645 B2 JP7216645 B2 JP 7216645B2
Authority
JP
Japan
Prior art keywords
metal layer
fingerprint value
integrated circuit
electrical
tamper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019529593A
Other languages
English (en)
Other versions
JP2020501438A (ja
Inventor
シー. ベスト,スコット
Original Assignee
クリプトグラフィ リサーチ, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリプトグラフィ リサーチ, インコーポレイテッド filed Critical クリプトグラフィ リサーチ, インコーポレイテッド
Publication of JP2020501438A publication Critical patent/JP2020501438A/ja
Application granted granted Critical
Publication of JP7216645B2 publication Critical patent/JP7216645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31User authentication
    • G06F21/316User authentication by observing the pattern of computer usage, e.g. typical user behaviour
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86Secure or tamper-resistant housings
    • G06F21/87Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry

Description

[0001]シリコン貫通電極を有するセキュリティ・シールドされた集積回路ダイを示す図である。 [0002]セキュリティ構造および回路網を有する集積回路を示す図である。 [0003]材料を除去することによって裏面セキュリティ構造が変更された集積回路を示す図である。 [0004]材料を追加することによって裏面セキュリティ構造が変更された集積回路を示す図である。 [0005]材料を追加することによって前面セキュリティ構造が変更された集積回路を示す図である。 [0006]裏面金属層に対する変更を検出する方法を示す流れ図である。 [0007]コンピュータ・システムを示す図である。
[0008] 多くの電子デバイス(たとえば、セル電話機、タブレット、セットトップ・ボックスなど)は、セキュア暗号鍵およびセキュア暗号回路網を有する集積回路を使用する。これらの鍵および回路網は、たとえば、デバイス上のデータを保護し、通信を保護し、かつ/またはデバイスを認証するのに使用され得る。鍵および/またはデバイスによって使用される他の情報を開示から保護する(これによって、デバイス上のデータを保護し、許可されない使用を防ぐなど)ことが望ましい。
[0009] 攻撃者が集積回路への物理的アクセスを有する(たとえば、デバイスを購入することによって)時には、セキュア暗号鍵を学習し、かつ/またはセキュア暗号回路網を迂回するように設計された攻撃が、何らかの形でチップを変更することによって実行され得る。チップは、たとえば収束イオン・ビーム(FIB)ワークステーションを使用して、これらの攻撃のために変更され得る。FIB機械は、チップの金属化層内のトラックを切断し、新しい金属トラックを堆積し、新しい絶縁層を堆積し、回路および信号のプロービングを容易にするために材料(たとえば、バルク・シリコン)を除去し、シリコンの1区域のドーピングを変更するためにイオンを注入し、チップのより下部の層内の構造への導体を作ることができる。これらのタイプの変更のうちの1つまたは複数が、セキュア暗号鍵を学習し、かつ/またはセキュア回路網を迂回するのを助けるのに使用され得る。
[0010] 一実施形態では、物理的複製困難関数(physically unclonable function)回路(PUF)が、シリコン貫通電極および集積回路の裏面上の金属化を含む改竄防止(すなわち、シールド)構造の物理的特性(たとえば、抵抗、キャパシタンス、接続性など)の一意性に基づいて指紋値を生成するのに使用される。物理的特性は、製造中に導入されるランダムな物理要因に依存する。これは、これらの物理的特性のチップ間変動を予測不能かつ制御不能にし、これが、指紋値を変更せずに構造を複製し、クローンを作成し、または変更することを事実上不可能にする。したがって、PUFの一部として集積回路のシリコン貫通電極および裏面上の金属化を含めることによって、チップの裏面は、セキュア暗号鍵を学習し、かつ/またはセキュア回路網を迂回するのを助けるのに使用され得る変更および/または観察から保護され得る。
[0011] 図1は、シリコン貫通電極を有するセキュリティ・シールドされた集積回路ダイの図である。図1では、集積回路ダイ100は、物理的複製困難関数回路網(PUF)120、基板131、パッシベーション層140、パッシベーション層141、裏面金属層構造171、裏面金属層構造172、裏面金属層構造173、前面金属層構造151、前面金属層構造152、前面金属層構造153、前面金属層構造154、シリコン貫通電極(TSV)161、およびTSV162を含む。PUF回路網120は、基板131と一体化されるものとして図示されている。
[0012] TSV161は、前面金属層構造151を介してPUF回路網120に接続されるものとして図示されている。TSV162は、前面金属層構造152を介して回路網PUF120に接続されるものとして図示されている。パッシベーション層140およびパッシベーション層141は、集積回路ダイ100の、PUF回路網120を含む面(別名、集積回路ダイ100の「前」面または「上」面)に図示されている。裏面金属層構造171、裏面金属層構造172、および裏面金属層構造173は、集積回路ダイ100の、アクティブ回路網を含まない面(別名、集積回路ダイ100の「裏」面または「下」面)に図示されている。
[0013] 一実施形態では、TSV161~162のうちの1つまたは複数は、PUF回路網120と裏面金属層構造171~173のうちの1つまたは複数との間の接続性を確立するのに使用される。裏面金属層構造171~173のうちの、PUF120に接続される1つまたは複数は、これによって、アクティブPUF回路網120の一部として一体化される。この形で、裏面金属層構造171~173のうちの、PUF120に接続される1つまたは複数に対する変更(たとえば、チップの裏面を介して回路網を目標にするFIB攻撃中の)は、PUF値を変更するはずである。PUF値が、たとえばチップ上に記憶されたデータ(たとえば、オンチップ不揮発性メモリ内に記憶されたデータ)をスクランブルしまたは暗号化するのに使用される場合に、PUF値の変更は、チップ上に記憶されたデータの有用性を破壊する。
[0014] PUF120は、その出力を作るために、集積回路の異なる自然に一致しない物理プロパティに頼ることができる。裏面金属層構造171~173は、PUF120に接続され得、その結果、裏面金属層構造171~173の自然に一致しない物理プロパティが、PUF120によって出力される値(1つまたは複数)に影響するようになる。たとえば、PUF120は、2つ以上の裏面金属層構造171~173によって形成される抵抗のわずかな不一致に(少なくとも部分的に)頼ることができる。裏面金属層構造171~173にまたがるまたはそれらの間の抵抗のこの小さい変動は、出力値を判定するためにPUF120によって使用される。
[0015] 裏面金属層構造171~173を使用することによって(適当に設計され、配置される時に)、PUF 120は、複数のタイプの攻撃により抵抗するようになる。これは、フォトニック・エミッション攻撃(photonic emission attack)およびFIB攻撃を含むが、これに限定はされない。裏面金属層構造171~173が、通常はこのタイプの攻撃中に収集される近赤外線信号を吸収するので、フォトニック・エミッション攻撃は、抵抗される。したがって、前面上の敏感なアクティブ回路の放出を観察できるようにするために裏面金属層構造171~173のすべてまたは一部を除去することは、PUF120の出力値を変更させる。PUF120が出力する値のこの変化は、改竄を検出し、かつ/または集積回路100上の保護されたデータを使用不能/回復不能にするのに使用され得る。
[0016] 同様に、裏面金属層構造171~173を変更するFIB攻撃は、PUF120の出力値を変更させる。たとえば、PUF120出力値のハッシュが、オンチップ不揮発性メモリのセキュア領域を暗号化解除するのに集積回路100によって使用される場合には、PUF120出力値の単一のビットまたはより多数の変化は、不揮発性の内容を回復不能にする。
[0017] 一実施形態では、PUF120は、裏面金属層構造171~173のうちの1つまたは複数に第1の電気的刺激を印加するように構成される。この電気的刺激は、TSV 161を介して印加される。たとえば、PUF120は、TSV161を使用して、裏面金属層構造171~173のうちの1つまたは複数に供給電圧または他の既知の電圧を印加するように構成され得る。PUF120は、裏面金属層構造171~173の電気的特性に少なくとも部分的に基づく、第1の電気的刺激に対する裏面金属層構造171~173のうちの1つまたは複数による応答を受信するようにも構成される。この応答は、TSV162を介して受信される。たとえば、応答裏面金属層構造171~173は、TSV161を使用して裏面金属層構造171~173のうちの1つまたは複数に印加される(または印加された)供給電圧または他の既知の電圧に応答して裏面金属層構造171~173を通って流れる電流を含むことができる。この電流は、1つまたは複数の裏面金属層構造171~173の抵抗(すなわち、電気的特性)に少なくとも部分的に基づくものとすることができる。
[0018] PUF120および裏面金属層構造171~173は、裏面金属層構造171~173の電気的特性に少なくとも部分的に基づいて、裏面金属層構造171~173が変更されなかった時に、第1の指紋値を出力するようにも構成される。PUF120および裏面金属層構造171~173は、裏面金属層構造171~173の電気的特性に少なくとも部分的に基づいて、裏面金属層構造171~173が変更された時に、第1の指紋値とは異なる第2の指紋値を出力するようにも構成される。
[0019] 一実施形態では、PUF120は、第1の指紋値が前面金属層(たとえば、前面金属層構造151~154のうちの1つまたは複数)の電気的特性にも基づくようにさらに構成され得る。したがって、PUF120は、前面金属層構造151~154の電気的特性に基づいて、前面金属層構造151~154が変更された時に、第1の指紋値とは異なる第3の出力値を出力することができる。
[0020] 一実施形態では、前面金属層構造151~154および/または裏面金属層構造171~173のうちの1つまたは複数は、改竄防止メッシュを含むことができる。たとえば、裏面金属層構造171~173は、メッシュの諸部分の間で導電経路が形成される(または破壊される)ことなく変更することが相対的に難しい金属線のメッシュとして設計され、配置され得る。このメッシュは、メッシュに対する相対的に小さい変更さえもが、PUF120によって出力される値を変化させるのに十分に、メッシュの1つまたは複数の電気的特性(たとえば、抵抗、キャパシタンスなど)を変化させるようにするためにも設計され、配置され得る。
[0021] 図2Aは、セキュリティ構造および回路網を有する集積回路の図である。図2A~図2Dでは、集積回路ダイ200は、物理的複製困難関数回路網(PUF)220、未変更の指紋値221、オプションの暗号回路網225、基板231、パッシベーション層240、パッシベーション層241、裏面金属層構造271、裏面金属層構造272、裏面金属層構造273、前面金属層構造251、前面金属層構造252、前面金属層構造253、前面金属層構造254、シリコン貫通電極(TSV)261、およびTSV262を含む。PUF回路網220および暗号回路網225は、基板231と一体化されるものとして図示されている。未変更の指紋値221は、PUF220に由来し、暗号回路網225に供給されるものとして図示されている。前面金属層構造251および前面金属層構造252は、基板231の最も近く(他のルーティング金属層に対して)に堆積される金属(別名、metal 1層)を含む。前面金属層構造253および前面金属層構造254は、基板231からより遠く(第1の金属層(metal 1)に対して)にある1つまたは複数の層に堆積される金属(別名、metal 2層、metal 3層など)を含む。
[0022] TSV261は、いくつかの実施形態で、前面金属層構造251を介してPUF回路網220に接続される。TSV262は、前面金属層構造252を介してPUF回路網220に接続される。いくつかの実施形態では、PUF回路網220は、前面金属層構造254にも接続される。パッシベーション層240、パッシベーション層241、および前面金属構造251~254は、集積回路ダイ200の、PUF回路網220を含む面(別名、集積回路ダイ200の「前」面または「上」面)に図示されている。裏面金属層構造271、裏面金属層構造272、および裏面金属層構造273は、集積回路ダイ200の、アクティブ回路網を含まない面(別名、集積回路ダイ200の「裏」面または「下」面)に図示されている。
[0023] 一実施形態では、TSV261~262のうちの1つまたは複数は、PUF回路網220と裏面金属層構造271~273との間の接続性を確立するのに使用される。PUF 120に接続された裏面金属層構造271~273は、これによって、アクティブPUF回路網220の一部として一体化される。したがって、裏面金属層構造271~273のうちの、PUF220に接続される任意の1つに対する変更(たとえば、FIB攻撃中の)は、PUF220によって出力される指紋値を、未変更の指紋値221とは異なる指紋値に変更するはずである。未変更の指紋値221が、暗号回路網225によって、チップ上に記憶されたデータ(たとえば、オンチップ不揮発性メモリ内に記憶されたデータ)をスクランブルしまたは暗号化するのに使用される値をスクランブルし、暗号化し、または導出するのに使用される場合に、PUF220によって出力される指紋値の、未変更の指紋値221とは異なる指紋値への変更は、チップ上に記憶された暗号化されたデータの有用性を破壊する。
[0024] PUF220は、未変更の指紋値221を作るために、集積回路(および、具体的には裏面金属層構造271~273)の異なる自然に一致しない物理プロパティに頼る。裏面金属層構造271~273は、PUF220に接続され、その結果、裏面金属層構造271~273の自然に一致しない物理プロパティが、PUF220によって出力される値に影響するようになる。たとえば、PUF220は、未変更の指紋値221を生成するために、2つ以上の裏面金属層構造271~273によって形成される抵抗のわずかな不一致に(少なくとも部分的に)頼ることができる。裏面金属層構造271~273にまたがるまたはそれらの間の抵抗のこの小さい(または大きい)変動は、未変更の指紋値221を判定するためにPUF220によって使用される。したがって、裏面金属層構造271~273にまたがるまたはそれらの間の抵抗のこの小さい(または大きい)変動が、たとえば裏面金属層構造271~273に対する変更によって変更される時には、PUFによって出力される指紋値は、未変更の指紋値221とは異なる指紋値に変更される220。
[0025] PUF220の一部として裏面金属層構造271~273を使用することによって(適当に設計され、配置される時に)、集積回路200は、複数のタイプの攻撃に対してより抵抗するようにされる。これは、フォトニック・エミッション攻撃およびFIB攻撃を含むが、これに限定はされない。裏面金属層構造271~273が、通常はこの攻撃中に収集される近赤外線信号を吸収するので、フォトニック・エミッション攻撃は、抵抗される。したがって、前面上の敏感なアクティブ回路の放出を観察できるようにするために裏面金属層構造271~273のすべてまたは一部を除去することは、PUF220によって出力される指紋値を、未変更の指紋値221とは異なる値に変化させる。PUF220によって出力される指紋値のこの変化は、この改竄を検出し、かつ/または集積回路200上の保護されたデータを使用不能/回復不能にするのに使用され得る。具体的には、PUF220によって出力される変更された指紋値が、暗号回路網225に入力される(たとえば、鍵または鍵のシード(key seed)として)時に、未変更の指紋値221は、失われ、したがって、未変更の指紋値221を用いて暗号化された情報の暗号化解除に使用可能ではない。同様に、裏面金属層構造271~273を変更するFIB攻撃は、PUF220によって出力される指紋値を、未変更の指紋値221とは異なる値に変化させる。
[0026] 一実施形態では、PUF220は、裏面金属層構造271~273に第1の電気的刺激を印加するように構成される。この電気的刺激は、TSV262を介して印加される。たとえば、PUF220は、TSV262を使用して、裏面金属層構造271~273に供給電圧または他の既知の電圧を印加するように構成され得る。PUF220は、この電気的刺激に対する裏面金属層構造271~273による応答を受信するようにも構成される。この応答は、裏面金属層構造271~273の電気的特性に少なくとも部分的に基づく。この応答は、TSV261を介して受信され得る。
[0027] PUF220は、裏面金属層構造271~273の電気的特性に少なくとも部分的に基づいて、裏面金属層構造271~273が変更されなかった時に、未変更の指紋値221を出力する。PUF220は、裏面金属層構造271~273の電気的特性に少なくとも部分的に基づいて、裏面金属層構造271~273が変更された時に、未変更の指紋値221とは異なる指紋値を出力する。
[0028] 一実施形態では、PUF220は、未変更の指紋値221が前面金属構造251~254の電気的特性にも基づくように、1つまたは複数の前面金属層構造251~254に接続され得る。したがって、前面金属層構造251~252が変更された時に、PUF220は、未変更の指紋値221とは異なる指紋値を出力する。この新しい指紋値は、少なくとも1つの前面金属層構造251~254の電気的特性に基づく。
[0029] 一実施形態では、前面金属層構造251~254および/または裏面金属層構造271~273のうちの1つまたは複数は、改竄防止メッシュを含むことができる。たとえば、裏面金属層構造271~273は、メッシュの諸部分の間で導電経路が形成される(または破壊される)ことなく変更することが相対的に難しい金属線のメッシュとして設計され、配置され得る。このメッシュは、メッシュに対する相対的に小さい変更さえもが、PUF220によって出力される未変更の指紋値221を異なる値に変化させるのに十分に、メッシュの1つまたは複数の電気的特性(たとえば、抵抗、キャパシタンスなど)を変化させるようにするためにも設計され、配置され得る。
[0030] 図2Bは、材料を除去することによって裏面セキュリティ構造が変更された集積回路の図である。図2Bでは、裏面金属構造273(図2Aに図示)の一部が、開かれており(すなわち、たとえばFIB機械によって変更されており)、その結果、(少なくとも図2Bに示された断面に関して)2つの別々の裏面金属構造273aおよび273bが、開口275によって分離されるようになるものとして図示されている。開口275は、集積回路200の裏面を介して回路網を観察しまたはこれにアクセスするために作られたものとすることができる。一実施形態では、開口275の作成は、PUF 220が、今や、未変更の指紋値221とは異なる変更された指紋値222を出力するように、図2Aに示された裏面金属構造273の電気的特性を変更する(たとえば、開口275は、裏面金属構造273の抵抗、キャパシタンス、これとの接続、および/またはインダクタンスを変更する)。
[0031] 図2Cは、材料を追加することによって裏面セキュリティ構造が変更された集積回路の図である。図2Cでは、裏面金属構造273は、追加された材料および/または金属276によって裏面金属構造272に接続されたものとして図示されている。金属276は、集積回路200の裏面を介して回路網を電気的に観察し、迂回し、かつ/またはこれにアクセスするために堆積されたものとすることができる。一実施形態では、金属276の追加は、PUF220が、今や、未変更の指紋値221とは異なる変更された指紋値223を出力するように、裏面金属構造272および272のうちの少なくとも1つの電気的特性を変更する(たとえば、金属276は、裏面金属構造272および273のうちの少なくとも1つの抵抗、キャパシタンス、これとの接続、および/またはインダクタンスを変更する)。
[0032] 図2Dは、材料を追加することによって前面セキュリティ構造が変更された集積回路の図である。図2Dでは、前面金属構造251は、追加された材料および/または金属247によって前面金属構造252に接続されたものとして図示されている。金属247は、集積回路200の前面および/または裏面上の回路を電気的に観察し、迂回し、かつ/またはこれにアクセスするために堆積されたものとすることができる。一実施形態では、金属247の追加は、PUF220が、今や、未変更の指紋値221とは異なる変更された指紋値224を出力するように、前面金属構造251および252のうちの少なくとも1つの電気的特性を変更する(たとえば、金属247は、前面金属構造251および252のうちの少なくとも1つの抵抗、キャパシタンス、これとの接続、および/またはインダクタンスを変更する)。
[0033] 図3は、裏面金属層に対する変更を検出する方法を示す流れ図である。図3のステップは、集積回路100および/または集積回路200の1つまたは複数の要素によって実行され得る。第1のシリコン貫通電極によって、電気的刺激が、裏面金属層に印加される(302)。たとえば、PUF220が、TSV262によって裏面金属構造271~273のうちの1つまたは複数に電圧および/または電流を印加することができる。
[0034] 第2のシリコン貫通電極によって、裏面金属層の電気的特性に少なくとも部分的に基づく、電気的刺激に対する応答が受信される(304)。たとえば、PUF220が、TSV261を介して、印加された刺激に対する応答を受信することができる。この応答は、電気的特性(たとえば、裏面金属構造271~273のうちの少なくとも1つの抵抗、キャパシタンス、接続性、および/またはインダクタンスのうちの1つまたは複数)に基づくものとすることができる。この応答は、たとえば、電圧または電流とすることができる。
[0035] 物理的複製困難関数(PUF)は、裏面金属層の電気的特性に少なくとも部分的に基づいて、裏面金属層が変更されなかった時に第1の指紋値を出力し、ここで、PUFは、裏面金属層の電気的特性に少なくとも部分的に基づいて、裏面金属層が変更された場合には第1の指紋値と等しくない第2の指紋値を出力する(306)。たとえば、PUF220は、裏面金属構造271~273のうちの1つまたは複数の電気的特性に基づいて、裏面金属構造271~273のどれもが変更されなかった時に未変更の指紋値221を出力することができる。PUF220は、裏面金属構造271~273のうちの1つまたは複数の電気的特性に基づいて、裏面金属構造271~273のうちの少なくとも1つが変更された時に変更された指紋値222~223を出力するようにも構成され得る。
[0036] 上で説明された方法、システム、およびデバイスは、コンピュータ・システム内で実施され、またはコンピュータ・システムによって記憶され得る。上で説明された方法は、非一時的コンピュータ可読媒体上に記憶されることも可能である。本明細書で説明されるデバイス、回路、およびシステムは、当技術分野で入手可能なコンピュータ支援設計ツールを使用して実施され、そのような回路のソフトウェア記述を含むコンピュータ可読ファイルによって実施され得る。これは、集積回路100、集積回路200、裏面金属構造171~173、裏面金属構造271~273、TSV161~162、TSV261~262、およびその構成要素の1つまたは複数の要素を含むが、これに限定はされない。これらのソフトウェア記述は、動作記述、レジスタ転送記述、論理構成要素記述、トランジスタ記述、およびレイアウト幾何形状レベル記述とすることができる。さらに、ソフトウェア記述は、記憶媒体上に記憶され、または搬送波によって通信され得る。
[0037] そのような記述がその中で実施され得るデータ・フォーマットは、Cなどの挙動言語(behavioral language)をサポートするフォーマット、VerilogおよびVHDLなどのレジスタ転送レベル(RTL)言語をサポートするフォーマット、幾何形状記述言語(GDSII、GDSIII、GDSIV、CIF、およびMEBESなど)をサポートするフォーマット、ならびに他の適切なフォーマットおよび言語を含むが、これに限定はされない。さらに、機械可読媒体上のそのようなファイルのデータ転送は、インターネット上の多様な媒体を介してまたはたとえば電子メールを介して電子的に行われ得る。物理ファイルが、4mm磁気テープ、8mm磁気テープ、3-1/2インチ・フロッピ媒体、CD、DVD、その他などの機械可読媒体上で実施され得ることに留意されたい。
[0038] 図4は、回路構成要素の表現420を含み、処理し、または生成するための処理システム400の一実施形態を示すブロック図である。処理システム400は、1つまたは複数のプロセッサ402、メモリ404、および1つまたは複数の通信デバイス406を含む。プロセッサ402、メモリ404、および通信デバイス406は、任意の適切なタイプ、個数、および/または構成の有線および/または無線の接続408を使用して通信する。
[0039] プロセッサ402は、ユーザ入力414およびパラメータ416に応答して回路構成要素420を処理し、かつ/または生成するために、メモリ404内に記憶された1つまたは複数のプロセス412の命令を実行する。プロセス412は、電子回路網を設計し、シミュレートし、分析し、かつ/もしくは検証し、かつ/または電子回路網のフォトマスクを生成するのに使用される、任意の適切なelectronic design automation(EDA)ツールまたはその一部とすることができる。表現420は、図面に示された集積回路100、集積回路200、およびその構成要素のすべてまたは一部を記述するデータを含む。
[0040] 表現420は、動作記述、レジスタ転送記述、論理構成要素記述、トランジスタ記述、およびレイアウト幾何形状レベル記述のうちの1つまたは複数を含むことができる。さらに、表現420は、記憶媒体上に記憶され、または搬送波によって通信され得る。
[0041] 表現420がその中で実施され得るデータ・フォーマットは、Cなどの挙動言語をサポートするフォーマット、VerilogおよびVHDLなどのレジスタ転送レベル(RTL)言語をサポートするフォーマット、幾何形状記述言語(GDSII、GDSIII、GDSIV、CIF、およびMEBESなど)をサポートするフォーマット、ならびに他の適切なフォーマットおよび言語を含むが、これに限定はされない。さらに、機械可読媒体上のそのようなファイルのデータ転送は、インターネット上の多様な媒体を介してまたはたとえば電子メールを介して電子的に行われ得る。
[0042] ユーザ入力414は、キーボード、マウス、音声認識インターフェース、マイクロホンおよびスピーカ、グラフィカル・ディスプレイ、タッチ・スクリーン、または他のタイプのユーザ入力デバイスからの入力パラメータを含むことができる。このユーザ・インターフェースは、複数のインターフェース・デバイスの間で分散され得る。パラメータ416は、表現420を定義するのを助けるために入力される仕様および/または特性を含むことができる。たとえば、パラメータ416は、デバイス・タイプ(たとえば、NFET、PFETなど)、トポロジ(たとえば、ブロック図、回路記述、概要図など)、および/またはデバイス記述(たとえば、デバイス・プロパティ、デバイス寸法、電源電圧、シミュレーション温度、シミュレーション・モデルなど)を定義する情報を含むことができる。
[0043] メモリ404は、プロセス412、ユーザ入力414、パラメータ416、および回路構成要素420を記憶する、任意の適切なタイプ、個数、および/または構成の非一時的コンピュータ可読記憶媒体を含む。
[0044] 通信デバイス406は、処理システム400から別の処理システムもしくはストレージ・システム(図示せず)に情報を送信し、かつ/または別の処理システムもしくはストレージ・システム(図示せず)から情報を受信する、任意の適切なタイプ、個数、および/または構成の有線デバイスおよび/または無線デバイスを含む。たとえば、通信デバイス406は、回路構成要素420を別のシステムに送信することができる。通信デバイス406は、プロセス412、ユーザ入力414、パラメータ416、および/または回路構成要素420を受信し、プロセス412、ユーザ入力414、パラメータ416、および/または回路構成要素420をメモリ404内に記憶させることができる。
[0045] 本発明の前述の説明は、例示および説明のために提示された。網羅的であることまたは本発明を開示された正確な形態に限定することは、意図されておらず、他の変更形態および変形形態が、上記の教示に鑑みて可能である可能性がある。実施形態は、これによって、当業者が、企図される特定の用途に適する様々な実施形態および様々な変更形態で本発明を最もよく利用することを可能にするために、本発明の原理およびその実用的応用例を最もよく説明するために選択され、記述された。添付の特許請求の範囲が、従来技術によって限定されない限り、本発明の他の代替実施形態を含むと解釈されることが意図されている。

Claims (16)

  1. 第1の面と、前記第1の面の反対側の第2の面とを有する基板と、
    前記第1の面上の第1の金属層と、
    前記第2の面上の第2の金属層と
    少なくとも1つの基板貫通電極と、
    前記少なくとも1つの基板貫通電極を用いて、前記第1の金属層および前記第2の金属層接続された、物理的複製困難関数回路であって、前記第2の金属層への電気的刺激に対する応答によって取得される前記第2の金属層の電気的特性少なくとも部分的に基づいて第1の指紋値を出力するように構成され、前記第2の金属層の電気的特性変更は、前記物理的複製困難関数回路に、前記第2の金属層の電気的特性に少なくとも部分的に基づいて前記第1の指紋値と等しくない第2の指紋値を出力させる、物理的複製困難関数回路と
    を含む集積回路。
  2. 前記物理的複製困難関数回路は、前記第1の金属層への電気的刺激に対する応答によって取得される前記第1の金属層の電気的特性にさらに基づいて前記第1の指紋値を出力するようにさらに構成され、前記第1の金属層の前記電気的特性の変更は、前記物理的複製困難関数回路に、前記第1の金属層の電気的特性および前記第2の金属層の電気的特性に少なくとも部分的に基づいて前記第1の指紋値と等しくない第3の指紋値を出力させる、請求項1に記載の集積回路。
  3. 前記集積回路は、少なくとも部分的に前記第1の指紋値に基づいて前記集積回路の暗号機能の鍵を導出するように構成される、請求項2に記載の集積回路。
  4. 前記第1の金属層は、第1の複数の金属線を含む第1のメッシュを含む、請求項1に記載の集積回路。
  5. 前記第2の金属層は、第2の複数の金属線を含む第2のメッシュを含む、請求項4に記載の集積回路。
  6. 第1の面と、前記第1の面の反対側の第2の面とを有する基板と、
    前記第1の面上の第1の金属層と、
    前記第2の面上の第2の金属層と
    少なくとも1つの基板貫通電極と、
    前記少なくとも1つの基板貫通電極を用いて、前記第1の金属層および前記第2の金属層に接続された、物理的複製困難関数回路と
    を含む集積回路を動作させる方法であって、
    前記少なくとも1つの基板貫通電極によって、前記第2の金属層に電気的刺激を印加することと、
    前記少なくとも1つの基板貫通電極によって、前記第2の金属層の電気的特性に少なくとも部分的に基づく、前記電気的刺激に対する応答を受信することと、
    前記第2の金属層への前記電気的刺激に対する前記応答によって取得される前記第2の金属層の電気的特性に少なくとも部分的に基づいて、前記第2の金属層が変更されなかった時に第1の指紋値を出力する前記物理的複製困難関数回路の出力を取得することであって、前記物理的複製困難関数回路は、前記第2の金属層の前記電気的特性に少なくとも部分的に基づいて、前記第2の金属層が変更された場合には前記第1の指紋値と等しくない第2の指紋値を出力するように構成されることと
    を含む、集積回路を動作させる方法。
  7. 前記物理的複製困難関数回路は、前記第1の金属層への電気的刺激に対する応答によって取得される前記第1の金属層の電気的特性にさらに基づいて前記第1の指紋値を出力するようにさらに構成される、請求項に記載の方法。
  8. 前記物理的複製困難関数回路は、前記第1の金属層の電気的特性に少なくとも部分的に基づいて、前記第1の金属層が変更された場合に前記第1の指紋値と等しくない第3の指紋値を出力するようにさらに構成される、請求項に記載の方法。
  9. 前記第1の指紋値に少なくとも部分的に基づいて、前記集積回路の暗号機能の鍵を、前記第1の指紋値に基づくものにすること
    をさらに含む、請求項に記載の方法。
  10. 前記第2の金属層は、第1の複数の金属線を含む第1のメッシュを含む、請求項に記載の方法。
  11. 前記物理的複製困難関数回路は、前記第1の金属層の前記電気的特性に少なくとも部分的に基づいて、前記第1の金属層が変更された場合に前記第1の指紋値と等しくない第3の指紋値を出力するようにさらに構成される、請求項10に記載の方法。
  12. 前記第1の金属層は、第2の複数の金属線を含む第2のメッシュを含む、請求項11に記載の方法。
  13. 第1の面と、前記第1の面の反対側の第2の面とを有する基板と、
    前記第1の面上の第1の改竄防止金属構造と、
    前記第2の面上の第の改竄防止金属構造と、
    前記第1の改竄防止金属構造への電気的刺激に対する応答によって取得される前記第1の改竄防止金属構造の電気的特性、および前記第2の改竄防止金属構造への電気的刺激に対する応答によって取得される前記第2の改竄防止金属構造の電気的特性に少なくとも部分的に基づいて第1の指紋値を出力し、前記第1の改竄防止金属構造および前記第2の改竄防止金属構造の少なくとも1つの変更された電気的特性に少なくとも部分的に基づいて第2の指紋値を出力するように構成された物理的複製困難関数回路に前記第1の改竄防止金属構造を接続する、少なくとも1つの基板貫通電極と
    を含む集積回路。
  14. 前記集積回路は、前記集積回路の暗号機能の鍵を、前記第1の指紋値に少なくとも部分的に基づくものにするように構成される、請求項13に記載の集積回路。
  15. 前記第1の改竄防止金属構造は、第1の複数の金属線を含む第1のメッシュを含む、請求項13に記載の集積回路。
  16. 前記第2の改竄防止金属構造は、第2の複数の金属線を含む第2のメッシュを含む、請求項13に記載の集積回路。
JP2019529593A 2016-12-05 2017-11-30 裏面セキュリティ・シールド Active JP7216645B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662430178P 2016-12-05 2016-12-05
US62/430,178 2016-12-05
PCT/US2017/063949 WO2018106509A1 (en) 2016-12-05 2017-11-30 Backside security shield

Publications (2)

Publication Number Publication Date
JP2020501438A JP2020501438A (ja) 2020-01-16
JP7216645B2 true JP7216645B2 (ja) 2023-02-01

Family

ID=62492300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529593A Active JP7216645B2 (ja) 2016-12-05 2017-11-30 裏面セキュリティ・シールド

Country Status (5)

Country Link
US (1) US11677571B2 (ja)
EP (1) EP3549305B1 (ja)
JP (1) JP7216645B2 (ja)
CN (1) CN110121858B (ja)
WO (1) WO2018106509A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205818A1 (de) * 2017-04-05 2018-10-11 Robert Bosch Gmbh Einstellbare physikalische unklonbare Funktion
US10819528B2 (en) * 2017-07-18 2020-10-27 Square, Inc. Device security with physically unclonable functions
US10438190B2 (en) 2017-07-18 2019-10-08 Square, Inc. Devices with on-board physically unclonable functions
EP3550623B1 (en) 2018-04-06 2020-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550475A1 (en) * 2018-04-06 2019-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550466B1 (en) * 2018-04-06 2023-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system
US11121097B1 (en) * 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
CN111916400B (zh) * 2020-07-22 2023-06-27 湖北大学 基于衬底耦合容性puf的芯片防半侵入式攻击方法
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
CN112653696B (zh) * 2020-12-22 2023-10-10 深圳市国微电子有限公司 一种3d堆叠芯片的安全认证系统、方法
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042628A1 (en) 2012-08-09 2014-02-13 International Business Machines Corporation Structure with sub-lithographic random conductors as a physical unclonable function
JP2015525979A (ja) 2012-08-10 2015-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation セキュア・デバイスを製造する方法およびセキュア・デバイス
US20160042199A1 (en) 2014-08-06 2016-02-11 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
CN105809065A (zh) 2016-03-09 2016-07-27 中国科学院计算技术研究所 模糊输入输出的强物理不可克隆函数

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086046A2 (en) * 2006-01-24 2007-08-02 Nds Limited Chip attack protection
WO2008102282A2 (en) 2007-02-20 2008-08-28 Nxp B.V. Semiconductor device with backside tamper protection
US7952478B2 (en) 2008-07-29 2011-05-31 International Business Machines Corporation Capacitance-based microchip exploitation detection
CN102265395B (zh) * 2008-12-29 2013-10-16 Nxp股份有限公司 用于物理不可复制功能的物理结构
US8610454B2 (en) 2010-01-12 2013-12-17 Stc.Unm System and methods for generating unclonable security keys in integrated circuits
US20110299678A1 (en) 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
FR2986356B1 (fr) * 2012-01-27 2014-02-28 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US8525169B1 (en) * 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8861736B2 (en) 2012-11-19 2014-10-14 International Business Machines Corporation Reliable physical unclonable function for device authentication
US9171810B2 (en) 2013-11-21 2015-10-27 Nxp B.V. Electronic device incorporating a randomized interconnection layer having a randomized conduction pattern
FR3035267B1 (fr) * 2015-04-20 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique comportant une face arriere protegee
EP3147830B1 (en) * 2015-09-23 2020-11-18 Nxp B.V. Protecting an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042628A1 (en) 2012-08-09 2014-02-13 International Business Machines Corporation Structure with sub-lithographic random conductors as a physical unclonable function
JP2015525979A (ja) 2012-08-10 2015-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation セキュア・デバイスを製造する方法およびセキュア・デバイス
US20160042199A1 (en) 2014-08-06 2016-02-11 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
CN105809065A (zh) 2016-03-09 2016-07-27 中国科学院计算技术研究所 模糊输入输出的强物理不可克隆函数

Also Published As

Publication number Publication date
WO2018106509A1 (en) 2018-06-14
CN110121858A (zh) 2019-08-13
EP3549305A4 (en) 2020-07-22
EP3549305A1 (en) 2019-10-09
JP2020501438A (ja) 2020-01-16
US11677571B2 (en) 2023-06-13
EP3549305B1 (en) 2022-10-12
CN110121858B (zh) 2023-03-03
US20200076622A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP7216645B2 (ja) 裏面セキュリティ・シールド
Gao et al. Physical unclonable functions
US20230137364A1 (en) Packaging techniques for backside mesh connectivity
Rajendran et al. Nano meets security: Exploring nanoelectronic devices for security applications
TWI604335B (zh) 處理認證資訊的裝置及方法
US10659229B1 (en) Secure permanent integrated circuit personalization
Helfmeier et al. Physical vulnerabilities of physically unclonable functions
Knechtel Hardware security for and beyond CMOS technology: an overview on fundamentals, applications, and challenges
Patnaik et al. Spin-orbit torque devices for hardware security: From deterministic to probabilistic regime
Xu et al. Secure remote sensing and communication using digital PUFs
Knechtel Hardware security for and beyond CMOS technology
US20230342501A1 (en) Secure Provisioning with Hardware Verification
Li et al. Design of anti-key leakage camouflage gate circuit for reverse engineering based on dummy vias
CN106326690B (zh) 密钥保护装置及密钥保护方法
Yu et al. Hardware hardening approaches using camouflaging, encryption, and obfuscation
EP3214613B1 (en) Protecting the content of different ip cores in a system on chip using pufs
JP7054796B2 (ja) 証明書生成方法、証明書生成装置およびコンピュータプログラム
Suri et al. High-quality PUF extraction from commercial RRAM using switching-time variability
EP3671435A1 (en) Methods and devices for random number generation
TW201642621A (zh) 金鑰保護裝置及金鑰保護方法
US11587890B2 (en) Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection
CN112715017A (zh) 使用物理不可克隆函数的密码密钥配置
JP7059585B2 (ja) 電子装置
Saha et al. FPGA-Based IP and SoC Security
Farahmandi et al. CAD for Anti-probing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230120

R150 Certificate of patent or registration of utility model

Ref document number: 7216645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150