CN110121858A - 背侧安全屏蔽 - Google Patents

背侧安全屏蔽 Download PDF

Info

Publication number
CN110121858A
CN110121858A CN201780068273.1A CN201780068273A CN110121858A CN 110121858 A CN110121858 A CN 110121858A CN 201780068273 A CN201780068273 A CN 201780068273A CN 110121858 A CN110121858 A CN 110121858A
Authority
CN
China
Prior art keywords
metal layer
fingerprint value
integrated circuit
puf
tamper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780068273.1A
Other languages
English (en)
Other versions
CN110121858B (zh
Inventor
S·C·贝斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cryptography Research Inc
Original Assignee
Cryptography Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cryptography Research Inc filed Critical Cryptography Research Inc
Publication of CN110121858A publication Critical patent/CN110121858A/zh
Application granted granted Critical
Publication of CN110121858B publication Critical patent/CN110121858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/316—User authentication by observing the pattern of computer usage, e.g. typical user behaviour
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Social Psychology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

物理上不可克隆的功能电路(PUF)被用来基于防篡改(即，屏蔽)结构的物理特性(例如，电阻、电容、连接性等)的唯一性来生成指纹值，防篡改结构包括在集成电路的背侧上的硅穿孔和金属化。物理特性取决于在制造期间引入的随机物理因素。这致使芯片与芯片之间这些物理特性的变化是不可预测和不可控制的，这使得在不改变指纹值的情况下更难以复制、克隆或修改结构。通过在集成电路的背侧上包括硅穿孔和金属化作为PUF的一部分，可以保护芯片的背侧免受可以被用来帮助学习安全密码密钥和/或规避安全密码(或其他)电路装置的修改。

Description

背侧安全屏蔽
附图说明
图1是具有硅穿孔的安全屏蔽集成电路裸片的图示。
图2A是具有安全结构和电路装置的集成电路的图示。
图2B是集成电路的图示，在其中背侧安全结构已经通过去除材料而被修改。
图2C是集成电路的图示，在其中背侧安全结构已经通过添加材料而被修改。
图2D是集成电路的图示，在其中前侧安全结构已经通过添加材料而被修改。
图3是图示出检测对背侧金属层的修改的方法的流程图。
图4是计算机系统的图示。
具体实施方式
许多电子设备(例如，蜂窝电话、平板电脑、机顶盒等)使用具有安全密码密钥和安全密码电路装置的集成电路。这些密钥和电路装置可以被用来例如确保设备上的数据、确保通信和/或认证设备。期望保护由设备所使用的密钥和/或其他信息不被公开(从而保护设备上的数据、防止未经授权的使用等)。
当攻击者有权对集成电路进行物理访问时(例如，通过购买设备)，可以通过以某种方式修改芯片来执行被设计为学习安全密码密钥和/或规避安全密码电路装置的各种攻击。可以使用例如聚焦离子束(FIB)工作站来修改芯片以用于这些攻击目的。FIB机器可以切割芯片的金属化层中的轨道、沉积新的金属轨道、沉积新的隔离层、去除材料(例如，体硅)以便于探测电路和信号、注入离子以改变硅区域的掺杂、并将导体构建到芯片下层中的结构中。这些类型的修改中的一个或多个修改可以被用来帮助学习安全密码密钥和/或规避安全电路装置。
在一个实施例中，物理上不可克隆的功能电路(PUF)被用来基于防篡改(即，屏蔽)结构的物理特性(例如，电阻、电容、连接性等)的唯一性来生成指纹值，防篡改结构包括在集成电路的背侧上的硅穿孔和金属化。物理特性取决于在制造期间引入的随机物理因素。这致使芯片与芯片之间这些物理特性的变化是不可预测和不可控制的，这使得在不改变指纹值的情况下实际上不可能复制、克隆或修改结构。因此，通过在集成电路的背侧上包括硅穿孔和金属化作为PUF的一部分，可以保护芯片的背侧免受可以被用来帮助学习安全密码密钥和/或规避安全电路装置的修改和/或观察。
图1是具有硅穿孔的安全屏蔽集成电路裸片的图示。在图1中，集成电路裸片100包括物理上不可克隆的功能电路装置(PUF)120、衬底131、钝化层140、钝化层141、背侧金属层结构171、背侧金属层结构172、背侧金属层结构173、前侧金属层结构151、前侧金属层结构152、前侧金属层结构153、前侧金属层结构154、硅穿孔(TSV)161和TSV 162。PUF电路120被图示为与衬底131集成在一起。
TSV 161被图示为经由前侧金属层结构151而连接到PUF电路装置120。TSV 162被图示为经由前侧金属层结构152而连接到电路装置PUF 120。钝化层140和钝化层141被图示在集成电路裸片100的包括PUF电路装置120的一侧(也被称为集成电路裸片100的“前”侧或“顶”侧)上。背侧金属层结构171、背侧金属层结构172和背侧金属层结构173被图示在集成电路裸片100的不包括有源电路装置的一侧(也被称为集成电路裸片100的“背”侧或“底”侧)上。
在一个实施例中，TSV 161-162中的一个或多个被用来在PUF电路装置120与背侧金属层结构171-173中的一个或多个之间建立连接性。因此，连接到PUF 120的背侧金属层结构171-173中的一个或多个被集成为有源PUF电路装置120的一部分。以这种方式，对连接到PUF 120的背侧金属层结构171-173中的一个或多个的修改(例如，在经由芯片的背侧瞄准电路装置的FIB攻击期间)将改变PUF值。如果PUF值例如被用来对存储在芯片上的数据(例如，存储在片上非易失性存储器中的数据)进行加扰或加密，则PUF值的改变破坏存储在芯片上的数据的可用性。
PUF 120可以依赖于集成电路的不同的自然失配的物理性质来产生其输出。背侧金属层结构171-173可以连接到PUF 120，使得背侧金属层结构171-173的自然失配的物理性质影响由PUF 120输出的(一个或多个)值。例如，PUF 120可以(至少部分地)依赖于由两个或更多个背侧金属层结构171-173所形成的电阻的轻微失配。PUF 120使用背侧金属层结构171-173之中或之间的这些小的电阻变化来确定输出值。
应该理解，通过使用背侧金属层结构171-173(当进行适当地设计和布局时)，PUF120更能抵抗若干类型的攻击。这些包括但不限于光子发射攻击和FIB攻击。由于背侧金属层结构171-173吸收在这种类型的攻击期间通常收集的近红外信号，因此光子发射攻击被抵抗。因此，去除背侧金属层结构171-173的全部或一部分使得可以观察到在前侧上的敏感有源电路的发射导致PUF 120的输出值改变。PUF 120输出的值中的这种变化可以被用来检测集成电路100上的篡改和/或将受保护数据渲染成不可用/不可恢复。
类似地，修改背侧金属层结构171-173的FIB攻击致使PUF 120的输出值改变。例如，如果集成电路100使用PUF 120输出值的哈希来解密片上非易失性存储器的安全区域，那么PUF 120输出值的单个位或多个位的改变将非易失性的内容渲染成不可恢复。
在一个实施例中，PUF 120被配置为将第一电刺激施加到背侧金属层结构171-173中的一个或多个。通过TSV 161施加该电刺激。例如，PUF 120可以被配置为使用TSV 161来将电源电压或其他已知电压施加到背侧金属层结构171-173中的一个或多个。PUF 120还被配置为接收由背侧金属层结构171-173中的一个或多个对第一电刺激的响应，该响应至少部分地基于背侧金属层结构171-173的电特性。使用TSV 162接收该响应。例如，背侧金属层结构171-173的响应可以包括响应于使用TSV 161施加到背侧金属层结构171-173中的一个或多个的电源电压或其他已知电压而流过背侧金属层结构171-173的电流。该电流可以至少部分地基于一个或多个背侧金属层结构171-173的电阻(即，电特性)。
PUF 120和背侧金属层结构171-173还被配置为至少部分地基于背侧金属层结构171-173的电特性，在背侧金属层结构171-173尚未被修改时输出第一指纹值。PUF 120和背侧金属层结构171-173还被配置成至少部分地基于背侧金属层结构171-173的电特性，在背侧金属层结构171-173已被修改时输出与第一指纹值不同的第二指纹值。
在一个实施例中，PUF 120还可以被配置为使得第一指纹值也基于前侧金属层(例如，前侧金属层结构151-154中的一个或多个)的电特性。因此，在前侧金属层结构151-154已被修改时PUF 120可以基于前侧金属层结构151-154的电特性而输出与第一指纹值不同的第三指纹值。
在一个实施例中，前侧金属层结构151-154和/或背侧金属层结构171-173中的一个或多个可以包括防篡改网格。例如，背侧金属层结构171-173可以被设计和布局为金属线网格，其在不致使在网格的各部分之间形成(或被破坏)导电路径的情况下相对难以修改。该网格也可以被设计和布局成使得即使对网格进行相对小的修改也致使网格的一个或多个电特性(例如，电阻、电容等)被足够地改变以致使由PUF 120输出的值改变。
图2A是具有安全结构和电路装置的集成电路的图示。在图2A至图2D中，集成电路裸片200包括物理上不可克隆的功能电路装置(PUF)220、未被修改的指纹值221、可选的密码电路装置225、衬底231、钝化层240、钝化层241、背侧金属层结构271、背侧金属层结构272、背侧金属层结构273、前侧金属层结构251、前侧金属层结构252、前侧金属层结构253、前侧金属层结构254、硅穿孔(TSV)261和TSV 262。PUF电路装置220和密码电路装置225被图示为与衬底231集成在一起。未被修改的指纹值221被图示为出自PUF 220并被提供给密码电路装置225。前侧金属层结构251和前侧金属层结构252包括最靠近(相对于其他布线金属层)衬底231而沉积的金属(也被称为金属1层)。前侧金属层结构253和前侧金属层结构254包括沉积在离衬底231更远(相对于第一金属层—金属1)的一个或多个层上的金属(也被称为金属2、金属3等层)。
在一些实施例中，TSV 261经由前侧金属层结构251而连接到PUF电路装置220。TSV262经由前侧金属层结构252而连接到PUF电路装置220。在一些实施例中，PUF电路装置220也连接到前侧金属层结构254。钝化层240、钝化层241和前侧金属结构251-254被图示在集成电路裸片200的包括PUF电路装置220的一侧(也被称为“前”侧或“顶”侧)上。背侧金属层结构271、背侧金属层结构272和背侧金属层结构273被图示在集成电路裸片200的不包括有源电路装置的一侧(也被称为集成电路裸片200的“背”侧或“底”侧)上。
在一个实施例中，TSV 261-262中的一个或多个被用来在PUF电路装置220和背侧金属层结构271-273之间建立连接性。因此，连接到PUF 120的背侧金属层结构271-273由此被集成为有源PUF电路装置220的一部分。因此，对连接到PUF 220的背侧金属层结构271-273中的任何一个的修改(例如，在FIB攻击期间)将由PUF 220输出的指纹值改变为与未被修改的指纹值221不同的值。如果密码电路装置225使用未被修改的指纹值221来加扰、加密或导出被用来加扰或加密存储在芯片上的数据(例如，存储在片上非易失性存储器中的数据)的值，则将由PUF 220输出的指纹值改变为与未被修改的指纹值221不同的值会破坏存储在芯片上的加密数据的可用性。
PUF 220依赖于集成电路(特别是以及背侧金属层结构271-273)的不同的自然失配的物理性质以产生未被修改的指纹值221。背侧金属层结构271-273连接到PUF 220，使得背侧金属层结构271-273的自然失配的物理性质影响由PUF 220输出的值。例如，PUF 220可以(至少部分地)依赖于由两个或更多个背侧金属层结构271-27所形成的电阻的轻微失配。由PUF 220使用背侧金属层结构271-273之中或之间的这些小的(或大的)电阻变化来确定未被修改的指纹值221。因此，当背侧金属层结构271-273之中或之间的这些小(或大)的电阻变化通过例如对背侧金属层结构271-273的修改而被改变时，由PUF 220输出的指纹值被改变为与未被修改的指纹值221不同的值。
通过使用背侧金属层结构271-273(当进行适当地设计和布局时)作为PUF 220的一部分，使集成电路200更能抵抗若干类型的攻击。这些包括但不限于光子发射攻击和FIB攻击。由于背侧金属层结构271-273吸收在这种攻击期间通常收集的近红外信号，因此光子发射攻击被抵抗。因此，去除背侧金属层结构271-273的全部或一部分使得可以观察到在前侧上的敏感有源电路的发射导致PUF 220输出的指纹值改变为与未被修改的指纹值221不同的值。由PUF 220输出的指纹值中的这种变化可以被用来检测集成电路200上的这种篡改和/或将受保护数据渲染成不可用/不可恢复。具体地，当由PUF 220输出的改变的指纹值被输入(例如，作为密钥或密钥种子)到密码电路装置225时，未被修改的指纹值221丢失，并且因此不可用于解密用未被修改的指纹值221加密的信息。同样地，修改背侧金属层结构271-273的FIB攻击致使由PUF 220输出的指纹值改变为与未被修改的指纹值221不同的值。
在一个实施例中，PUF 220被配置为将第一电刺激施加到背侧金属层结构271-273。通过TSV 262施加该电刺激。例如，PUF 220可以被配置为使用TSV 262将电源电压或其他已知电压施加到背侧金属层结构271-273。PUF 220还被配置为接收由背侧金属层结构271-273对这种电刺激的响应。该响应至少部分地基于背侧金属层结构271-273的电特性。可以使用TSV 261接收该响应。
至少部分地基于背侧金属层结构271-273的电特性，当背侧金属层结构271-273尚未被修改时，PUF 220输出未被修改的指纹值221。至少部分地基于背侧金属层结构271-273的电特性，当背侧金属层结构271-273已被修改时，PUF 220输出与未被修改的指纹值221不同的指纹值。
在一个实施例中，PUF 220可以连接到一个或多个前侧金属结构251-254，使得未被修改的指纹值221也基于前侧金属层结构251-254的电特性。因此，当前侧金属层结构251-252已被修改时，PUF 220输出与未被修改的指纹值221不同的指纹值。该新的指纹值基于至少一个前侧金属层结构251-254的电特性。
在一个实施例中，前侧金属层结构251-254和/或背侧金属层结构271-273中的一个或多个可以包括防篡改网格。例如，背侧金属层结构271-273可以被设计和布局为金属线网格，其在不致使在网格的各部分之间形成(或被破坏)导电路径的情况下相对难以修改。该网格也可以被设计和布局成使得即使对网格进行相对小的修改也导致网格的一个或多个电特性(例如，电阻、电容等)被足够地改变，以致使由PUF 220输出的未被修改的指纹值221改变为不同的值。
图2B是集成电路的图示，在其中背侧安全结构已经通过去除材料而被修改。在图2B中，背侧金属结构273的一部分(图2A中所示)被图示出为已被打开(即，例如通过FIB机器已被修改)，使得(至少对于图2B中所示的横截面)两个单独的背侧金属结构273a和273b由开口275分开。可以已经形成开口275以便经由集成电路200的背侧观察或访问电路装置。在一个实施例中，开口275的创建改变了图2A中所示的背侧金属结构273的电特性(例如，开口275改变了背侧金属结构273的电阻、电容、与其的连接和/或电感)，使得PUF 220现在输出与未被修改的指纹值221不同的已修改的指纹值222。
图2C是集成电路的图示，在其中背侧安全结构已经通过添加材料而被修改。在图2C中，背侧金属结构273被图示出为通过添加的材料和/或金属276而连接到背侧金属结构272。可以已经沉积金属276，以便经由集成电路200的背侧电气地观察、规避和/或访问电路装置。在一个实施例中，金属276的添加改变了背侧金属结构272和272中的至少一个的电特性(例如，金属276改变了背侧金属结构272和273中的至少一个的电阻、电容、与其的连接和/或电感)，使得PUF 220现在输出与未被修改的指纹值221不同的已修改的指纹值223。
图2D是集成电路的图示，在其中前侧安全结构已经通过添加材料而被修改。在图2D中，前侧金属结构251被图示为已经通过添加的材料和/或金属247而连接到前侧金属结构252。可以已经沉积金属247，以便电气地观察、规避和/或访问集成电路200的前侧/背侧上的电路装置。在一个实施例中，金属247的添加改变了前侧金属结构251和252中的至少一个的电特性(例如，金属247改变了前侧金属结构251和252中的至少一个的电阻、电容、与其的连接和/或电感)，使得PUF 220现在输出与未被修改的指纹值221不同的已修改的指纹值224。
图3是图示出检测对背侧金属层的修改的方法的流程图。图3中的步骤可以由集成电路100和/或集成电路200的一个或多个元件执行。借助第一硅穿孔，将电刺激施加到背侧金属层(302)。例如，PUF 220可以借助TSV 262将电压和/或电流施加到背侧金属结构271-273中的一个或多个。
借助第二硅穿孔，接收至少部分地基于背侧金属层的电特性的对电刺激的响应(304)。例如，PUF 220可以借助TSV 261接收对所施加的刺激的响应。该响应可以基于电特性(例如，背侧金属结构271-273中的至少一个的电阻、电容、连接性和/或电感中的一个或多个)。该响应可以是例如电压或电流。
当背侧金属层尚未被修改时，物理上不可克隆的功能(PUF)至少部分地基于背侧金属层的电特性输出第一指纹值，其中，如果背侧金属层已被修改，则PUF将至少部分地基于背侧金属层的电特性输出不等于第一指纹值的第二指纹值(306)。例如，当没有任何背侧金属结构271-273被修改时，PUF 220可以基于背侧金属结构271-273中的一个或多个的电特性，输出未被修改的指纹值221。当背侧金属结构271-273中的至少一个已被修改时，PUF220还可以被配置为基于背侧金属结构271-273中的一个或多个的电特性，来输出已修改的指纹值222-223。
上述方法、系统和设备可以在计算机系统中实现，或者由计算机系统存储。上述方法还可以存储在非暂时性计算机可读介质上。本文所描述的设备、电路和系统可以使用本领域可用的计算机辅助设计工具来实现，并且由包含这种电路的软件描述的计算机可读文件来体现。这包括但不限于集成电路100、集成电路200、背侧金属结构171-173、背侧金属结构271-273、TSV 161-162、TSV 261-262及其组件中的一个或多个元件。这些软件描述可以是：行为、寄存器传送、逻辑组件、晶体管和布局几何级别描述。此外，软件描述可以存储在存储介质上或通过载波传递。
可以实现这样的描述的数据格式包括但不限于：支持诸如C的行为语言的格式、支持诸如Verilog和VHDL的寄存器传送级(RTL)语言的格式、支持几何描述语言的格式(诸如GDSII、GDSIII、GDSIV、CIF和MEBES)以及其他合适的格式和语言。此外，这样的文件在机器可读介质上的数据传送可以通过互联网上的各种媒体电子地完成或者例如经由电子邮件完成。注意，物理文件可以在诸如：4mm磁带、8mm磁带、3-1/2英寸软盘介质、CD、DVD等等之类的机器可读介质上实现。
图4是图示出用于包括、处理或生成电路组件420的表示的处理系统400的一个实施例的框图。处理系统400包括一个或多个处理器402、存储器404以及一个或多个通信设备406。处理器402、存储器404和通信设备406使用任何合适类型、数量和/或配置的有线和/或无线连接408进行通信。
处理器402执行存储在存储器404中的一个或多个进程412的指令，以响应于用户输入414和参数416来处理和/或生成电路组件420。进程412可以是任何合适的电子设计自动化(EDA)工具或其部分，其被用来设计、模拟、分析和/或验证电子电路装置和/或生成用于电子电路装置的光掩模。表示420包括描述集成电路100、集成电路200及其组件的全部或部分的数据，如图中所示。
表示420可以包括行为、寄存器传送、逻辑组件、晶体管和布局几何级别描述中的一项或多项。此外，表示420可以存储在存储介质上或通过载波传递。
可以实现表示420的数据格式包括但不限于：支持诸如C的行为语言的格式、支持诸如Verilog和VHDL的寄存器传送级(RTL)语言的格式、支持几何描述语言的格式(诸如GDSII、GDSIII、GDSIV、CIF和MEBES)以及其他合适的格式和语言。此外，这样的文件在机器可读介质上的数据传送可以通过互联网上的各种媒体电子地完成或者例如经由电子邮件完成。
用户输入414可以包括来自键盘、鼠标、语音识别接口、麦克风和扬声器、图形显示器、触摸屏或其他类型的用户接口设备的输入参数。该用户接口可以分布在多个接口设备之中。参数416可以包括被输入来帮助定义表示420的规范和/或特性。例如，参数416可以包括定义设备类型(例如FET、PFET等)、拓扑(例如框图、电路描述、示意图等)和/或设备描述(例如设备属性、设备尺寸、电源电压、仿真温度、仿真模型等)的信息。
存储器404包括存储进程412、用户输入414、参数416和电路组件420的任何合适类型、数量和/或配置的非暂时性计算机可读存储介质。
通信设备406包括任何合适类型、数量和/或配置的有线和/或无线设备，其将信息从处理系统400发射到另一个处理或存储系统(未示出)和/或从另一个处理或存储系统(未示出)接收信息。例如，通信设备406可以将电路组件420发射到另一个系统。通信设备406可以接收进程412、用户输入414、参数416和/或电路组件420，并使进程412、用户输入414、参数416和/或电路组件420存储在存储器404中。
已经出于说明和描述的目的呈现了本发明的前述描述。其并非旨在穷举或将本发明限制于所公开的精确形式，而是鉴于上述教导，其他修改和变化也是可能的。选择和描述实施例是为了最好地解释本发明的原理及其实际应用，从而使得本领域的其他技术人员能够在各种实施例和适合于预期的特定用途的各种修改中最好地利用本发明。除了受到现有技术限制之外，所附权利要求旨在被解释为包括本发明的其他替代实施例。

Claims (20)

1.一种集成电路，包括：
有源电路装置侧金属层；
背侧金属层；和
物理上不可克隆的功能电路，所述物理上不可克隆的功能电路连接到所述有源电路装置侧金属层和所述背侧金属层以输出第一指纹值，对所述背侧金属层的电特性的修改致使所述物理不可克隆的功能电路输出不等于所述第一指纹值的第二指纹值。
2.根据权利要求1所述的集成电路，其中，所述背侧金属层使用至少一个硅穿孔连接到所述物理不可克隆的功能电路。
3.根据权利要求2所述的集成电路，其中，对所述有源电路装置侧金属层的电特性的修改将致使所述物理不可克隆的功能电路输出不等于所述第一指纹值的第三指纹值。
4.根据权利要求2所述的集成电路，其中，所述集成电路被配置为至少部分地基于所述第一指纹值导出用于所述集成电路的密码功能的密钥。
5.根据权利要求2所述的集成电路，其中，所述有源电路侧金属层包括第一网格，所述第一网格包括多个有源电路装置侧金属线。
6.根据权利要求5所述的集成电路，其中，所述背侧金属层包括第二网格，所述第二网格包括多个背侧金属线。
7.根据权利要求1所述的集成电路，其中，所述第一指纹值取决于至少一个硅穿孔的电特性。
8.一种操作集成电路的方法，包括：
借助至少一个第一硅穿孔施加电刺激到背侧金属层；
借助至少一个第二硅穿孔接收对所述电刺激的响应，所述响应至少部分地基于所述背侧金属层的电特性；以及
评估物理上不可克隆的功能(PUF)，当所述背侧金属层尚未被修改时所述PUF至少部分地基于所述背侧金属层的所述电特性而输出第一指纹值，如果所述背侧金属层已被修改，则所述PUF被配置为至少部分地基于所述背侧金属层的所述电特性而输出不等于所述第一指纹值的第二指纹值。
9.根据权利要求8所述的方法，其中，所述第一指纹值还基于有源电路装置侧金属层的电特性。
10.根据权利要求9所述的方法，其中，如果所述有源电路装置侧金属层已被修改，则所述PUF还被配置为至少部分地基于所述有源电路装置侧金属层的所述电特性而输出不等于所述第一指纹值的第三指纹值。
11.根据权利要求8所述的方法，还包括：
将用于所述集成电路的密码功能的密钥基于所述第一指纹值。
12.根据权利要求8所述的方法，其中，所述背侧金属层包括第一网格，所述第一网格包括多个背侧金属线。
13.根据权利要求12所述的方法，其中，如果所述有源电路装置侧金属层已被修改，则所述PUF还被配置为至少部分地基于所述有源电路装置侧金属层的所述电特性而输出不等于所述第一指纹值的第三指纹值。
14.根据权利要求13所述的方法，其中，所述有源电路装置侧金属层包括第二网格，所述第二网格包括多个有源电路装置侧金属线。
15.一种集成电路，包括：
在平面集成电路衬底的背侧上的第一防篡改金属结构；以及
至少一个硅穿孔，所述至少一个硅穿孔将所述第一防篡改金属结构连接到平面集成电路衬底的有源电路装置侧上的有源电路装置，所述有源电路装置包括物理上不可克隆的功能电路，所述物理上不可克隆的功能电路被配置为至少部分地基于所述第一防篡改金属结构未被修改而输出第一指纹值，并且至少部分地基于对所述第一防篡改金属结构的修改而输出第二指纹值，所述修改改变了所述第一防篡改金属结构的电特性。
16.根据权利要求15所述的集成电路，还包括：
在所述有源电路装置侧上的第二防篡改金属结构。
17.根据权利要求16所述的集成电路，其中，所述物理上不可克隆的功能电路还被配置为至少部分地基于所述第二防篡改金属结构未被修改而输出所述第一指纹值，并且至少部分地基于对所述第二防篡改金属结构的修改而输出第三指纹值，所述修改改变了所述第二防篡改金属结构的电特性。
18.根据权利要求17所述的集成电路，其中，所述集成电路被配置为将用于所述集成电路的密码功能的密钥至少部分地基于所述第一指纹值。
19.根据权利要求18所述的集成电路，其中，所述第一防篡改金属结构包括第一网格，所述第一网格包括多个第一金属线。
20.根据权利要求19所述的集成电路，其中，所述第二防篡改金属结构包括第二网格，所述第二网格包括多个第二金属线。
CN201780068273.1A 2016-12-05 2017-11-30 背侧安全屏蔽 Active CN110121858B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662430178P 2016-12-05 2016-12-05
US62/430,178 2016-12-05
PCT/US2017/063949 WO2018106509A1 (en) 2016-12-05 2017-11-30 Backside security shield

Publications (2)

Publication Number Publication Date
CN110121858A true CN110121858A (zh) 2019-08-13
CN110121858B CN110121858B (zh) 2023-03-03

Family

ID=62492300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068273.1A Active CN110121858B (zh) 2016-12-05 2017-11-30 背侧安全屏蔽

Country Status (5)

Country Link
US (1) US11677571B2 (zh)
EP (1) EP3549305B1 (zh)
JP (1) JP7216645B2 (zh)
CN (1) CN110121858B (zh)
WO (1) WO2018106509A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653696A (zh) * 2020-12-22 2021-04-13 深圳市国微电子有限公司 一种3d堆叠芯片的安全认证系统、方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205818A1 (de) * 2017-04-05 2018-10-11 Robert Bosch Gmbh Einstellbare physikalische unklonbare Funktion
US10438190B2 (en) 2017-07-18 2019-10-08 Square, Inc. Devices with on-board physically unclonable functions
US10819528B2 (en) * 2017-07-18 2020-10-27 Square, Inc. Device security with physically unclonable functions
EP3550466B1 (en) * 2018-04-06 2023-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550475A1 (en) * 2018-04-06 2019-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550623B1 (en) 2018-04-06 2020-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system
US11121097B1 (en) * 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
CN111916400B (zh) * 2020-07-22 2023-06-27 湖北大学 基于衬底耦合容性puf的芯片防半侵入式攻击方法
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042628A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Structure with sub-lithographic random conductors as a physical unclonable function
CN105374758A (zh) * 2014-08-06 2016-03-02 马克西姆综合产品公司 检测并阻止对安全系统的背面攻击

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086046A2 (en) * 2006-01-24 2007-08-02 Nds Limited Chip attack protection
CN101617319B (zh) * 2007-02-20 2012-09-26 Nxp股份有限公司 具有背面破坏防护的半导体装置
US7952478B2 (en) 2008-07-29 2011-05-31 International Business Machines Corporation Capacitance-based microchip exploitation detection
WO2010076733A1 (en) * 2008-12-29 2010-07-08 Nxp B.V. Physical structure for use in a physical unclonable function
US8610454B2 (en) 2010-01-12 2013-12-17 Stc.Unm System and methods for generating unclonable security keys in integrated circuits
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
FR2986356B1 (fr) * 2012-01-27 2014-02-28 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US8525169B1 (en) 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8741713B2 (en) 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8861736B2 (en) 2012-11-19 2014-10-14 International Business Machines Corporation Reliable physical unclonable function for device authentication
US9171810B2 (en) 2013-11-21 2015-10-27 Nxp B.V. Electronic device incorporating a randomized interconnection layer having a randomized conduction pattern
FR3035267B1 (fr) * 2015-04-20 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique comportant une face arriere protegee
EP3147830B1 (en) * 2015-09-23 2020-11-18 Nxp B.V. Protecting an integrated circuit
CN105809065B (zh) 2016-03-09 2018-12-04 中国科学院计算技术研究所 模糊输入输出的强物理不可克隆函数

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042628A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Structure with sub-lithographic random conductors as a physical unclonable function
CN105374758A (zh) * 2014-08-06 2016-03-02 马克西姆综合产品公司 检测并阻止对安全系统的背面攻击

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653696A (zh) * 2020-12-22 2021-04-13 深圳市国微电子有限公司 一种3d堆叠芯片的安全认证系统、方法

Also Published As

Publication number Publication date
JP2020501438A (ja) 2020-01-16
US11677571B2 (en) 2023-06-13
EP3549305A4 (en) 2020-07-22
US20200076622A1 (en) 2020-03-05
JP7216645B2 (ja) 2023-02-01
EP3549305B1 (en) 2022-10-12
CN110121858B (zh) 2023-03-03
WO2018106509A1 (en) 2018-06-14
EP3549305A1 (en) 2019-10-09

Similar Documents

Publication Publication Date Title
CN110121858A (zh) 背侧安全屏蔽
US11599098B2 (en) Apparatus and methods for testing circuit elements at one or more manufacturing stages
Li et al. A survey of hardware Trojan threat and defense
Patnaik et al. Obfuscating the interconnects: Low-cost and resilient full-chip layout camouflaging
Colombier et al. Survey of hardware protection of design data for integrated circuits and intellectual properties
US20230137364A1 (en) Packaging techniques for backside mesh connectivity
Hori et al. SASEBO-GIII: A hardware security evaluation board equipped with a 28-nm FPGA
Wang et al. A physical design flow against front-side probing attacks by internal shielding
CN109040091A (zh) 深度神经网络模型的加密方法及装置
CN107483199A (zh) 信息验证方法及装置
Knechtel Hardware security for and beyond CMOS technology: an overview on fundamentals, applications, and challenges
CN106713618A (zh) 一种验证码的处理方法及移动终端
Liang et al. Study on PUF based secure protection for IC design
Gupta et al. A taxonomy of various attacks on smart card–based applications and countermeasures
Zhang et al. A pragmatic per-device licensing scheme for hardware IP cores on SRAM-based FPGAs
Knechtel Hardware security for and beyond CMOS technology
Akter et al. A survey on hardware security: Current trends and challenges
CN110659506A (zh) 基于密钥刷新对存储器进行重放保护
US11582033B2 (en) Cryptographic management of lifecycle states
Gao et al. A novel approximate computing based security primitive for the Internet of Things
Yu et al. Hardware hardening approaches using camouflaging, encryption, and obfuscation
CN104364665B (zh) 用于生产具有无效敏感模式的电子装置的方法以及用于将这样的电子装置变换来再激活它的敏感模式的方法
Rekha et al. A holistic blockchain based IC traceability technique
Shi et al. Analyzing circuit layout to probing attack
US20220020706A1 (en) Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant