DE102012109979A1

DE102012109979A1 - Schutzschaltungsanordnung und Verfahren zum Schutz einer elektrischen Schaltungseinrichtung sowie Vorrichtung mit der zu schützenden Schaltung und der Schutzschaltungsanordnung

Info

Publication number: DE102012109979A1
Application number: DE102012109979.0A
Authority: DE
Inventors: Paul Gruber
Original assignee: Dspace GmbH; Dspace Digital Signal Processing and Control Engineering GmbH
Current assignee: Dspace GmbH
Priority date: 2012-10-19
Filing date: 2012-10-19
Publication date: 2014-05-15
Also published as: WO2014060513A1

Abstract

Die Erfindung betrifft eine Schutzschaltungsanordnung (10) zum Schutz einer elektrischen Schaltungseinrichtung (12) vor dem Auftreten von Fehlern unterschiedlicher Fehlerarten aus einer die folgenden Fehlerarten umfassenden Gruppe von Fehlerarten: – Fehlspannung, insbesondere Überspannung, – Kurzschluss und – Überstrom, an einem Strompfad (14) der Schutzschaltungsanordnung (10), über den die Schaltungseinrichtung (12) mit elektrischer Energie versorgt wird, wobei zum wahlweisen Unterbrechen oder Freigeben des Strompfades (14) mindestens ein öffen- und schließbarer Schalter (22, 24) im Strompfad (14) angeordnet ist, der über einen entsprechenden Steuereingang (26) mittels Steuersignalen betätigbar ist, wobei die Schutzschaltungsanordnung (10) Mittel (16, 18, 20) zum Erkennen der Fehler und zur Ausgabe von entsprechenden Steuersignalen aufweist. Es ist vorgesehen, dass die die Steuersignale für zumindest zwei der Fehlerarten als Steuersignale zur Ausgabe auf den Steuereingang (26) von einem fehlerartunabhängigen einheitlichen Steuersignaltyp ausgebildet sind. Die Erfindung betrifft weiterhin ein entsprechendes Verfahren zum Schutz einer elektrischen Schaltungseinrichtung (12) vor dem Auftreten von Fehlern und eine Vorrichtung (60), insbesondere Simulations-, Steuer- und/oder Regelvorrichtung mit der zu schützenden Schaltungseinrichtung (12) und der entsprechenden Schutzschaltungsanordnung (10).

Description

Die Erfindung betrifft eine Schutzschaltungsanordnung zum Schutz einer elektrischen Schaltungseinrichtung vor dem Auftreten von Fehlern unterschiedlicher Fehlerarten. Diese Fehlerarten sind Fehlerarten aus einer die folgenden Fehlerarten umfassenden Gruppe von Fehlerarten: (i) Fehlspannung (Über- oder Unterspannung), (ii) Kurzschluss und (iii) Überstrom an einem Strompfad der Schutzschaltungsanordnung, über den die Schaltungseinrichtung mit elektrischer Energie versorgt wird. Zum wahlweisen Unterbrechen oder Freigeben des Strompfades ist mindestens ein öffen- und schließbarer Schalter im Strompfad angeordnet, der über einen entsprechenden Steuereingang mittels Steuersignalen betätigbar ist. Die Schutzschaltungsanordnung weist weiterhin Mittel zum Erkennen der Fehler und zur Ausgabe von entsprechenden Steuersignalen auf. Die Erfindung betrifft weiterhin ein entsprechendes Verfahren zum Schutz einer elektrischen Schaltungseinrichtung vor dem Auftreten von Fehlern und eine Vorrichtung, insbesondere Simulations-, Steuer- und/oder Regelvorrichtung mit einer zu schützenden Schaltungseinrichtung und einer entsprechenden Schutzschaltungsanordnung.
Derartige Schaltungsanordnungen zum Schutz der eigentlichen Schaltungseinrichtung einer elektrischen Vorrichtung sind bekannt. Diese weisen entsprechende Mittel auf, die die Fehler erkennen und über unterschiedliche Steuersignalwege zu einer Unterbrechung des Versorgungspfades führen. So wird der mindestens eine Schalter beispielsweise nur durch die Mittel zum Erkennen von Überstrom-Fehlern über den Steuereingang betätigt. Ein Mittel zum Erkennen eines Fehlers einer anderen Fehlerart sorgt auf anderem Wege zum Unterbrechen des Versorgungspfades. Eine solche Schaltungsanordnung ist beliebig kompliziert und unübersichtlich.
Der Erfindung liegt die Aufgabe zugrunde, eine einfache und sichere Schutzschaltungsanordnung, ein entsprechendes Verfahren und eine entsprechende Vorrichtung mit einer solchen Schutzschaltungsanordnung anzugeben.
Die Lösung der Aufgabe erfolgt erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
Bei der erfindungsgemäßen Schutzschaltungsanordnung ist vorgesehen, dass die Steuersignale für zumindest zwei der Fehlerarten als Steuersignale zur Ausgabe auf den Steuereingang von einem fehlerartunabhängigen einheitlichen Steuersignaltyp ausgebildet sind. Bevorzugt ergibt sich für eine Vielzahl von Fehlerarten ein solch einheitlicher Steuersignaltyp.
Mit anderen Worten ergibt sich eine Schutzschaltungsanordnung, bei der Fehler mehrere Fehlerarten (z.B. Überspannung, Unterspannung, Kurzschluss, Überstrom ...) zur Erzeugung von Steuersignalen eines einheitlichen Steuersignaltyps führen. Dabei mündet/münden das/die Steuersignal(e) in einem "gemeinsamem Wirkungspfad" für die „Weiterbearbeitung“ durch den mindestens einen Schalter.
Bei einer solchen Schutzschaltungsanordnung können Folgefunktionen wie beispielsweise die Ausgabe eines Signals bei Unterbrechung des Strompfades einfach implementiert werden, da die Unterbrechung für die mehreren Fehlerarten in gleicher Weise durch den Schalter erfolgt.
Die Schutzschaltungsanordnung schützt durch das Öffnen des Schalters/ Trennen der Verbindung im Strompfad gleichzeitig auch die entsprechende elektrische Energiequelle (Strom- bzw. Spannungsquelle).
Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass zwei als Transistoren, insbesondere Feldeffekttransistoren, ausgebildete Schalter vorgesehen sind, die im Strompfad elektrisch entgegengesetzt zueinander ausgerichtet angeordnet sind und einen gemeinsamen Steuereingang aufweisen. Die elektrisch entgegengesetzte Ausrichtung der beiden Transistoren, also deren Source-Drain Ausrichtung, innerhalb des Strompfades sorgt dafür, dass zumindest einer der beiden Transistoren bei entsprechender Beschaltung über den gemeinsamen Steuereingang den Strompfad (im Sinne eines geöffneten Schalters) zuverlässig sperrt. Bei Feldeffekttransistoren ist das Steuersignal bevorzugt eine Steuerspannung. Der mindestens eine Transistor ist besonders bevorzugt als MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) ausgebildet.
Insbesondere ist vorgesehen, dass das Steuersignal eine Steuerspannung ist. Diese Steuerspannung ist bevorzugt eine negative Steuerspannung, soweit der/die Schalter als „normal sperrende“ p-Kanal-MOSFET ausgestaltet ist/sind. Beim Vorliegen eines Fehlers dieser Fehlerarten (egal ob der Fehler nun von einer Überspannung, einem Überstrom, einer Unterspannung, etc. herrührt) wird also immer ein solches einheitliches Steuersignal in Form einer Transistor-Steuerspannung (Gate-Source-Spannung) für den zumindest einen Feldeffekttransistor in der Schutzschaltungsanordnung generiert.
Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist im Strompfad weiterhin ein Shuntwiderstand angeordnet, der zusammen mit einer nachgeschalteten Überwachungsschaltung die Mittel zum Erkennen eines Überstrom-Fehlers und zur Ausgabe des Steuersignals vom einheitlichen Signaltyp an den Steuereingang bildet. Ein Strom oberhalb einer vorgegebenen Schwelle, also ein Überstrom, lässt am Shuntwiderstand eine Spannung abfallen, die von der Überwachungsschaltung in eine entsprechende (negative) Spannung an dem Steuereingang gegenüber dem Strompfad umgesetzt wird. Dies ist das Steuersignal vom fehlerartunabhängigen einheitlichen Steuersignaltyp.
Mit Vorteil ist weiterhin vorgesehen, dass ein in einem Querstrompfad zwischen Strompfad und Steuereingang zwischengeschalteter Transistor zusammen mit einer diesen Transistor beschaltenden Schaltung die Mittel zum Erkennen der Fehlspannung, insbesondere einer Überspannung, bilden. Bei entsprechender Überspannung wird der den Querpfad mitbildende Emitter-Kollektor-Strompfad bzw. Source-Drain-Strompfad des Transistors durch die Beschaltung leitend.
Mit Vorteil ist bei einer Ausgestaltung der Erfindung vorgesehenen, dass der mindestens eine Schalter in einem Zustand, bei dem er nicht vom Steuersignalangesteuert wird (unangesteuerter Zustand), geöffnet ist und den Strompfad unterbricht. Ist der Schalter als Transistor ausgebildet, so handelt es sich um einen „normal sperrenden“ Transistor.
Dabei ist insbesondere vorgesehen, dass die Schutzschaltungsanordnung weiterhin einen Schaltungsteil aufweist, der den mindestens einen Schalter in Abhängigkeit von einem Eingangssignal an dem Schaltungsteil im unangesteuerten Zustand schließen lässt. Das Eingangssignal kann auch als Freischalt-Signal (Enable-Signal) bezeichnet werden und ist bevorzugt ein digitales Eingangssignal. Insbesondere ist dieser Schaltungsteil weiterhin eingerichtet, das digitale Eingangssignal (Enable-Signal) und optional zusätzlich ein invertiertes Eingangssignal (invertiertes Enable-Signal) an die elektrische Schaltungseinrichtung auszugeben. Dazu weist der Schaltungsteil geeignete Ausgänge und Mittel zum Invertieren des Eingangssignals auf.
Gemäß einer vorteilhaften Weiterbildung der Erfindung weist die Schutzschaltungsanordnung einen weiteren Schaltungsteil zur Unterscheidung einer Unterspannung von einer gewünschten (hinreichenden) Spannung am Strompfad auf, wobei der weitere Schaltungsteil zur Ausgabe eines ein Status-Signal (CHL_OK) bildenden Ausgangssignals, insbesondere digitalen Ausgangssignals, in Abhängigkeit einer erkannten gewünschten (hinreichenden) Spannung ausgebildet ist.
Gemäß einer weiteren vorteilhaften Weiterbildung der Erfindung weist die Schutzschaltungsanordnung weiterhin eine Steuerlogikschaltung auf, die zur Ausgabe des digitalen Eingangssignals (Freischalt-Signal) in Abhängigkeit des Ausgangssignals (Status-Signals) des weiteren Schaltungsteils eingerichtet ist. Dabei ist die Steuerlogikschaltung weiterhin auch zur Ausgabe weiterer digitaler Signale in Abhängigkeit des Ausgangssignals des weiteren Schaltungsteils eingerichtet. Diese weiteren digitalen Signale können beispielsweise von der Schaltungseinrichtung genutzt werden.
Die Erfindung geht weiterhin von einem Verfahren zum Schutz einer elektrischen Schaltungseinrichtung vor dem Auftreten von Fehlern unterschiedlicher Fehlerarten aus. Diese Fehlerarten sind Fehlerarten aus einer die folgenden Fehlerarten umfassenden Gruppe von Fehlerarten: (i) Fehlspannung (Über- oder Unterspannung), (ii) Kurzschluss und (iii) Überstrom an einem Strompfad, über den die Schaltungseinrichtung mit elektrischer Energie versorgt wird, wobei zum wahlweisen Unterbrechen oder Freigeben des Strompfades mindestens ein öffen- und schließbarer Schalter, insbesondere Feldeffekttransistor, im Strompfad angeordnet ist, der über einen entsprechenden Steuereingang mittels Steuersignalen betätigt wird. Dabei werden bei Erkennen von Fehlern entsprechende Steuersignale ausgegeben. Erfindungsgemäß ist vorgesehen, dass die Steuersignale für zumindest zwei der Fehlerarten als Steuersignale von einem fehlerartunabhängigen einheitlichen Steuersignaltyp ausgebildet sind und auf den Steuereingang ausgegeben werden.
Die Erfindung betrifft schließlich noch eine Vorrichtung, insbesondere ein Simulations-, Steuer- und/oder Regelvorrichtung mit einer zu schützenden Schaltungseinrichtung und einer vorstehend genannten Schutzschaltungsanordnung.
Die o.g. Fehlspannung (insbesondere die Unterspannung) kann in der Praxis beispielsweise durch eine unzulässig niedrige Versorgungsspannung der elektrischen Energiequelle hervorgerufen werden. Eine weitere praktisch mögliche Ursache für eine Fehlspannung (bspw. Unterspannung) kann ein Verpolungsfehler, entstanden bei Aufbau oder Inbetriebnahme der Schaltungseinrichtung oder Schutzschaltungsanordnung, sein.
Gemäß einer bevorzugten Ausgestaltung der erfindungsgemäßen Vorrichtung ist vorgesehen, dass die zu schützende Schaltungseinrichtung einen digitalen Ausgang aufweist, der alternativ einen der Zustände logisch Null, logisch eins und einen hochohmigen Zustand aufweist (sogenannter Tri-State Ausgang).
Gemäß einer weiteren bevorzugten Ausgestaltung der erfindungsgemäßen Vorrichtung ist die zu schützende Schaltungseinrichtung als Ausgangstreiberschaltung ausgebildet oder weist eine Ausgangstreiberschaltung auf. Diese Ausgangstreiberschaltung weist dann den digitalen Ausgang auf.
Schließlich weist die Schaltungseinrichtung gemäß einer weiteren bevorzugten Ausgestaltung der Erfindung Mittel auf, mittels der der digitale Ausgang der Schaltungseinrichtung in Abhängigkeit der weiteren digitalen Signale in den hochohmigen Zustand versetzbar ist.
Nachfolgend wird die Erfindung unter Bezugnahme auf die anliegenden Zeichnungen anhand einer bevorzugten Ausführungsform näher erläutert.
Es zeigen:
1 den Schaltplan einer Schutzschaltungsanordnung zum Schutz einer Schaltungseinrichtung gemäß einer bevorzugten Ausführungsform der Erfindung und
2 den Schaltplan einer Vorrichtung mit einer zu schützenden Schaltungseinrichtung und der Schutzschaltungsanordnung gemäß 1, wobei die Vorrichtung als Simulations- und/oder Steuerungs- und/oder Regelungsvorrichtung verwendbar ist, bzw. die Vorrichtung von einer Simulations- und/oder Steuerungs- und/oder Regelungsvorrichtung umfasst ist.
Die 1 zeigt eine den Schaltplan einer Schutzschaltungsanordnung 10 zum Schutz einer elektrischen Schaltungseinrichtung 12 (in 2 gezeigt) vor dem Auftreten von Störungen. Diese Störungen manifestieren sich in Fehlern unterschiedlicher Fehlerarten, die in einem Strompfad 14 (Versorgungsstrompfad) zur Versorgung der Schaltungseinrichtung 12 mit elektrischer Energie detektierbar sind. Dieser Strompfad 14 ist – zumindest teilweise – Teil der Schutzschaltungsanordnung 10. Die Schutzschaltungsanordnung 10 weist mehrere Mittel 16, 18, 20 zum Erkennen der Fehler und zur Ausgabe von entsprechenden Steuersignalen auf. Die Schutzschaltungsanordnung 10 weist weiterhin zwei öffen- und schließbare Schalter 22, 24 auf, die im Strompfad 14 angeordnet sind und je einen Steuereingang 26 aufweisen. Die Schalter 22, 24 sind jeweils als Transistor, genauer gesagt je als ein Feldeffekttransistor ausgebildet, die mit ihren Source- und Drain-Anschlüssen im Strompfad 14 verschaltet sind. Die Steuereingänge 26 der als Feldeffekttransistoren ausgebildeten Schalter 22, 24 sind die jeweiligen Gate-Anschlüsse. Diese beiden Steuereingänge 26 sind durch eine elektrische Verbindung 28 elektrisch leitend miteinander verbunden und weisen daher das gleiche elektrische Potential auf. Die Schalter 22, 24 haben also praktisch einen gemeinsamen Steuereingang 26.
Die beiden als Transistoren ausgebildeten Schalter 22, 24 sind mit ihren Source- und Drain-Anschlüssen im Strompfad 14 elektrisch entgegengesetzt zueinander ausgerichtet angeordnet. Diese elektrisch entgegengesetzte Ausrichtung der beiden Transistoren innerhalb des Strompfades 14 sorgt dafür, dass bei jedweder Polarität zumindest einer der beiden Transistoren bei entsprechender Beschaltung über den gemeinsamen Steuereingang 26 zuverlässig sperrt und den Strompfad 14 somit unterbricht. Die elektrisch entgegengesetzte Ausrichtung wird im (Ersatz-)Schaltbild durch die entgegengesetzte Ausrichtung der Dioden in den Feldeffekttransistoren 22, 24 besonders gut erkennbar.
Die unterschiedlichen Mittel 16, 18, 20 zum Erkennen der Fehler und zur Ausgabe von entsprechenden Steuersignalen geben trotz der unterschiedlichen Fehlerarten der von ihnen zu erkennenden Fehler und des völlig unterschiedlichen Aufbaus dieser Mittel 16, 18, 20 ihre Steuersignale als Steuersignale von einem fehlerartunabhängigen einheitlichen Steuersignaltyp an den gemeinsamen Steuereingang 26 der Schalter 22, 24 aus. Das Steuersignal ist bei den als Feldeffekttransistoren ausgebildeten Schaltern 22, 24 bevorzugt eine Steuerspannung. Im Folgenden werden diese Mittel 16, 18, 20 und weitere Teile der Schutzschaltungsanordnung 10 sowie deren Zusammenwirken beschrieben.
Im Strompfad 14 ist zwischen den Schaltern 22, 24 weiterhin auch ein Shuntwiderstand 30 angeordnet, der zusammen mit einer dem Shuntwiderstand 30 nachgeschalteten Überwachungsschaltung 32 die Mittel 16 zum Erkennen eines Überstrom-Fehlers und zur Ausgabe des Steuersignals vom einheitlichen Signaltyp an den Steuereingang 26 bildet. Ein Strom oberhalb einer vorgegebenen Schwelle, also ein sogenannter Überstrom, lässt über dem Shuntwiderstand 30 eine Spannung abfallen, die von der Überwachungsschaltung abgegriffen und in eine entsprechende (negative) Spannung an dem Steuereingang gegenüber dem Strompfad 14 umgesetzt wird. Diese Spannung ist das Steuersignal vom fehlerartunabhängigen einheitlichen Steuersignaltyp. Im gezeigten Beispiel liegt sie bei etwa –5V. Die Überwachungsschaltung 32 als solche ist in vielen Varianten bekannt. Daher soll auf die einzelnen Komponenten der Schaltung 32 nicht explizit eingegangen werden.
Der Strompfad 14 mit den Schaltern 22, 24 und dem Shuntwiderstand 30 sowie den restlichen Komponenten der Mittel 16 zum Erkennen eines Überstrom-Fehlers sind in den Figuren als Schaltungsteil A gekennzeichnet.
Ein in einem Querstrompfad 34 zwischen Strompfad 14 und elektrischer Verbindung 28 (beziehungsweise Steuereingang 26) zwischengeschalteter Transistor 36 bildet zusammen mit einer diesen Transistor 36 beschaltenden Schaltung 38 mit einer Reihe von Dioden 40 die Mittel 18 zum Erkennen einer Fehlspannung, genauer gesagt einer Überspannung. Bei entsprechender Überspannung wird der den Querpfad 34 mitbildende Emitter-Kollektor-Strompfad (beziehungsweise Source-Drain-Strompfad) des Transistors 36 durch die Beschaltung über die Dioden 40 leitend. Dadurch verringert sich der Betrag der (negativen) Spannung an dem Steuereingang 26 beziehungsweise der elektrischen Verbindung 28 gegenüber dem Strompfad 14. Damit gibt auch das Mittel 18 ein Steuersignal von dem fehlerartunabhängigen einheitlichen Steuersignaltyp auf den gemeinsamen Steuereingang 26 der als Transistoren ausgebildeten Schalter 22, 24. Dieser Teil der Schutzschaltungsanordnung 10 ist in den Figuren als Schaltungsteil B gekennzeichnet.
Prinzipiell könnten die Schalter 22, 24 im Normalzustand leitend sein und somit den Strompfad ohne eine Beschaltung freigeben. Im gezeigten Fall sind die beiden als Transistoren ausgebildeten Schalter 22, 24 jedoch in dem Zustand, bei dem sie nicht von einem Steuersignal angesteuert werden (also im unangesteuerten Zustand) sperrend, sodass der Strompfad 14 unterbrochen ist. Die als Schalter 22, 24 fungierenden Transistoren dieses Ausführungsbeispiels sind also „normal sperrende“ Transistoren.
Damit nun jedoch ohne auftretende Fehler ein Schließen der beiden Schalter 22, 24 gewährleistet ist, weist die Schutzschaltungsanordnung 10 weiterhin einen Schaltungsteil 42 auf, der die Schalter 22, 24 in Abhängigkeit von einem Freischalt-Signal (Enable-Signal) an dessen Eingang 44 im unangesteuerten Zustand schließen lässt. Das Freischalt-Signal ist bevorzugt ein digitales Eingangssignal des Schaltungsteils 42, der in den Figuren als Schaltungsteil J gekennzeichnet ist. Insbesondere ist dieser Schaltungsteil 42 weiterhin eingerichtet, das digitale Eingangssignal (Freischalt- bzw. Enable-Signal) und optional zusätzlich ein invertiertes Eingangssignal (invertiertes Enable-Signal) an die elektrische Schaltungseinrichtung 12 auszugeben. Dazu weist der Schaltungsteil 42 geeignete Ausgänge 45 und Mittel zum Invertieren des Eingangssignals auf.
Weiterhin weist die Schutzschaltungsanordnung 10 einen weiteren Schaltungsteil 46 zur Unterscheidung einer Unterspannung von einer gewünschten (hinreichenden) Spannung am Strompfad 14 auf, wobei der weitere Schaltungsteil zur Ausgabe eines digitalen Ausgangssignals (Status-Signal CHL_OK) in Abhängigkeit einer erkannten gewünschten (hinreichenden) Spannung an einem Ausgang 48 eingerichtet ist. Dieser weitere Schaltungsteil 46 ist ein analoger Schaltungsteil (mit Transistoren, Dioden und Widerständen), der in den Figuren als Schaltungsteil C gekennzeichnet ist. Bevorzugt begrenzt dieser weitere Schaltungsteil den Betrag der Gate-Source-Spannung insofern, dass dieser Betrag im leitenden Zustand der/des als MOSFET ausgestalteten Schalter/s 22 und/oder 24 einen vordefinierten Maximalbetrag der Gate-Source-Spannung nicht überschreitet. Der weitere Schaltungsteil 46 ist also bevorzugt vorgesehen und eingerichtet, um einerseits das Auftreten eines genannten Fehlers via Pegeländerung (des Status-Signals CHL_OK, das bevorzugt ein Digitalsignal ist) am Ausgang 48 des weiteren Schaltungsteils 46 an die Steuerlogikschaltung 50 „zu melden“, und um andererseits den/die MOSFET zu schützen.
Schließlich weist die Schutzschaltungsanordnung 10 eine Steuerlogikschaltung 50 (Ctrl) auf, die zur Ausgabe des digitalen Freischalt- oder Enable-Signals für das Schaltungsteil 42 in Abhängigkeit des Ausgangssignals (Status-Signal CHL_OK) des weiteren Schaltungsteils 46 an einem Ausgang 52 eingerichtet ist. Das Ausgangssignal (Status-Signal CHL_OK) des weiteren Schaltungsteils 46 wird dazu auf einen Eingang 54 der Steuerlogikschaltung 50 gelegt. Dazu ist der Ausgang 48 des weiteren Schaltungsteils 46 mit dem Eingang 54 der Steuerlogikschaltung 50 signaltechnisch verbindbar beziehungsweise signaltechnisch verbunden. Zur Ausgabe des digitalen Freischalt- oder Enable-Signals (Enable) für das Schaltungsteil 42 ist der Ausgang 52 der Steuerlogikschaltung 50 mit dem Eingang 44 des Schaltungsteils 42 signaltechnisch verbindbar beziehungsweise signaltechnisch verbunden. Die Steuerlogikschaltung 46 umfasst bevorzugt ein FPGA-Bauelement (FPGA: Field Programmable Gate Array) oder ist vollständig in einem FPGA implementiert. Dabei ist die Steuerlogikschaltung 50 weiterhin auch zur Ausgabe weiterer digitaler Signale HS, LS in Abhängigkeit des Ausgangssignals (Status-Signal CHL_OK) des weiteren Schaltungsteils 46 an weiteren Ausgängen 56, 57 eingerichtet. Diese weiteren digitalen Signale können beispielsweise an Eingänge 58, 59 der Schaltungseinrichtung 12 übergeben und von dieser dann genutzt werden. Der Teil der Schutzschaltungsanordnung 10 mit der Steuerlogikschaltung 50 ist in den Figuren als Schaltungsteil G gekennzeichnet. Die miteinander über Signalleitungen verbundenen Komponenten Schaltungsteil 42, weiteres Schaltungsteil 46 und die Steuerlogikschaltung 50 bilden zusammen die Mittel 20 zum Erkennen einer Unterspannung.
Die 2 zeigt den Schaltplan einer Vorrichtung 60 mit der zu schützenden Schaltungseinrichtung 12 und der Schutzschaltungsanordnung 10. Die gezeigte Vorrichtung 60 ist beispielsweise als Simulations- oder Steuerungs- oder Regelungsvorrichtung ausgebildet. Alternativ ist die Vorrichtung 60 als ein Bestandteil einer Simulations- oder Steuerungs- oder Regelungsvorrichtung verwendbar. Die Schaltungseinrichtung 12 dieser Vorrichtung 60 ist als Ausgangstreiberschaltung ausgebildet und weist einen digitalen Ausgang (Digitalausgang) 62 auf, wobei auf den inneren Aufbau der von der Schutzschaltungsanordnung 10 zu schützenden Schaltungseinrichtung 12 nicht näher eingegangen werden soll.
Der Strompfad 14 der Schutzschaltungsanordnung 10 ist Teil des Gesamtstrompfades zwischen einer elektrischen Energiequelle 64 (Strom- beziehungsweise Spannungsquelle) und der Schaltungseinrichtung 12.
Der digitale Ausgang 62 der Schaltungseinrichtung 12 kann alternativ einen der Zustände (a) logisch Null, (b) logisch eins und (c) einen hochohmigen Zustand aufweisen. Die Schaltungseinrichtung 12 weist (nicht gezeigte) Mittel auf, mittels der der digitale Ausgang 62 der Schaltungseinrichtung 12 in Abhängigkeit der weiteren digitalen Signale aus der Steuerlogikschaltung 50 in den hochohmigen Zustand versetzbar ist. Dadurch kann ein an diesen digitalen Ausgang angeschlossenes Gerät (nicht gezeigt) im Fall eines erkannten Fehlers (Fehlerfall) praktisch von der Vorrichtung 60 getrennt werden. Beispielsweise ist in einer Ausführungsform der Vorrichtung 60 vorgesehen, dass das Auftreten einer der genannten Fehler (Fehlspannung, Kurzschluss, Überstrom) zunächst zu einer Pegeländerung (des CHL_OK) am Ausgang 48 des weiteren Schaltungsteils 46 führt. Diese Pegeländerung und/oder ein an einem weiteren Eingang 66 der Steuerlogikschaltung 50 anliegendes Schnittstellensignal IF wird von der Steuerlogikschaltung 50 derart „verarbeitet“, dass mittels dieser Steuerlogikschaltung 50 eine weitere Pegeländerung an den Eingängen 58, 59 der Schaltungseinrichtung 12 verursacht wird, wobei mittels der weiteren Pegeländerung der digitale Ausgang 62 der Schalteinrichtung 12 in den hochohmigen Zustand versetzt wird.
Im Folgenden soll die Erfindung sowie vorteilhafte Weiterbildungen der Erfindung noch einmal mit anderen Worten zusammengefasst werden:
Die Schutzschaltungsanordnung 10 (A, B, C, J, ggf. G) gemäß einer Vielzahl von Ausführungsformen der Erfindung hebt sich vom Stand der Technik dadurch ab, dass die Schutzschaltungsanordnung 10 zum Schutz einer Schaltungseinrichtung 12 (wie zum Beispiel einer digitalen Ausgangs-Treiberschaltung) vorgesehen ist, wobei

– Störungen/Fehler mehrerer Fehlerarten (z.B. Überspannung, Unterspannung, Kurzschluss usw., sollten diese Störungen auftreten) zur Erzeugung von zumindest einem gemeinsamen Steuersignal führen, und das/die modifizierte/n Steuersignal/e in einem
– "gemeinsamem Wirkungspfad" für die „Weiterbearbeitung“ münden (siehe Gate-Source-Spannungs-Steuerung an den als MOSFET-Transistoren ausgebildeten Schaltern 22, 24), sodass beim Vorliegen einer Störung (egal ob die Störung von einer Überspannung, einem Überstrom, einer Unterspannung ... herrührt) ein gemeinsames Steuersignal in Form einer Transistor-Steuerspannung (Gate-Source-Spannung) für zumindest einen ersten MOSFET-Transistor in der Schutzschaltungsanordnung 10 generiert wird,
– wobei der Transistor 22, 24 im leitenden Zustand (also wenn keine Störung vorliegt) eine Versorgungsspannung (VBAT) an die Ausgangs-Treiberschaltung weiterleitet, und
– wobei zumindest der erste Transistor 22, 24 sperrt, wenn die Störung einen vordefinierten Wert überschreitet, um die Verbindung der angeschlossenen Schaltung mit der Versorgungsspannung (VBAT) zu unterbrechen (erste Schutzwirkung), wobei die Sperrung des Transistors 22, 24 einhergeht mit der Generierung eines ersten Zustandes (z.B. eine logische Null) des Statussignals (CHL_OK, das je nach logischem Pegel „Channel OK“ oder „Channel nicht OK“ bedeutet), das der Steuerlogikschaltung 50 zuführbar ist,
– wobei der erste Transistor 22, 24 leitend wird, wenn keine Störung vorliegt, und der leitende Zustand des ersten Transistors 22, 24 einhergeht mit der Generierung eines zweiten Zustandes (z.B. eine logische Eins) des Statussignals (CHL_OK), das einer Steuerlogikschaltung 50 zuführbar ist.

Es ergeben sich folgende vorteilhafte Weiterbildungen:
Der/die Transistor/en 22, 24 im leitenden Zustand verbindet/n einen Versorgungsspannungs-Anschluss (VBAT) bevorzugt mit einer Ausgangs-Treiberschaltung für einen Digitalausgang 62 (auch mit DIGOUT bezeichnet) der Schaltungseinrichtung 12 (siehe 2).
Mittels der Schutzschaltungsanordnung 10 (A, B, C, G, J) wird einerseits die nachfolgende Schaltungseinrichtung 12 geschützt und andererseits auch die Quelle 64 der Versorgungsspannung (VBAT) und weitere Schaltungen (in den Figuren nicht dargestellt), die mit dem Digital-Ausgang 62 (DIGOUT) der Ausgangstreiber-Schaltung verbunden sind.
Das von der Schutzschaltungsanordnung 10 erzeugte Statussignal (CHL_OK = „Channel OK“) ist bevorzugt mit einem Eingang (CHL_OK-Eingang) 54 der Steuerlogikschaltung 50 verbunden.
Abhängig vom Zustand des Statussignals (CHL_OK) wird von der Steuerlogikschaltung 50 das Hoch-Pegel-Signal, engl. „high-side signal“, (HS) und/oder das Niedrig-Pegel-Signal, engl. „low-side signal“, (LS) beeinflusst und damit letztlich der hohe Pegel (engl.: high level) oder der niedrige Pegel (engl.: low level) am digitalen Ausgang 62 (DIGOUT) der Schaltungseinrichtung 12.
Bezugszeichenliste

10: Schutzschaltungsanordnung
12: Schaltungseinrichtung
14: Strompfad
16: Mittel
18: Mittel
20: Mittel
22: Schalter
24: Schalter
26: Steuereingang
28: elektrische Verbindung
30: Shuntwiderstand
32: Überwachungsschaltung
34: Querstrompfad
36: Transistor
38: Schaltung
40: Diode
42: Schaltungsteil
44: Eingang (Schaltungsteil)
45: Ausgang (Schaltungsteil)
46: weiterer Schaltungsteil
48: Ausgang (weiterer Schaltungsteil)
50: Steuerlogikschaltung
52: Ausgang (Steuerlogikschaltung)
54: Eingang (Steuerlogikschaltung)
56: weiterer Ausgang (Steuerlogikschaltung)
57: weiterer Ausgang (Steuerlogikschaltung)
58: Eingang der Schaltungseinrichtung
59: Eingang der Schaltungseinrichtung
60: Vorrichtung
62: digitaler Ausgang (Schaltungseinrichtung)
64: elektrische Energiequelle
66: weiterer Eingang der Steuerlogikschaltung
A, B, C, G, J: Schaltungsteile
HS: Hoch-Pegel-Signal
LS: Niedrig-Pegel-Signal
IF: Schnittstellensignal am weiteren Eingang der Steuerlogikschaltung
GND: Bezugspotential (Massepotential)

Claims

Schutzschaltungsanordnung (10) zum Schutz einer elektrischen Schaltungseinrichtung (12) vor dem Auftreten von Fehlern unterschiedlicher Fehlerarten aus einer die folgenden Fehlerarten umfassenden Gruppe von Fehlerarten: – Fehlspannung, insbesondere Überspannung, – Kurzschluss und – Überstrom, an einem Strompfad (14) der Schutzschaltungsanordnung (10), über den die Schaltungseinrichtung (12) mit elektrischer Energie versorgt wird, wobei zum wahlweisen Unterbrechen oder Freigeben des Strompfades (14) mindestens ein öffen- und schließbarer Schalter (22, 24) im Strompfad (14) angeordnet ist, der über einen entsprechenden Steuereingang (26) mittels Steuersignalen betätigbar ist, wobei die Schutzschaltungsanordnung (10) Mittel (16, 18, 20) zum Erkennen der Fehler und zur Ausgabe von entsprechenden Steuersignalen aufweist, dadurch gekennzeichnet, dass die Steuersignale für zumindest zwei der Fehlerarten als Steuersignale zur Ausgabe auf den Steuereingang (26) von einem fehlerartunabhängigen einheitlichen Steuersignaltyp ausgebildet sind.
Schaltungsanordnung nach Anspruch 1, wobei zwei als Transistoren, insbesondere Feldeffekttransistoren, ausgebildete Schalter (22, 24) vorgesehen sind, die im Strompfad (14) elektrisch entgegengesetzt zueinander ausgerichtet angeordnet sind und einen gemeinsamen Steuereingang (26) aufweisen.
Schaltungsanordnung nach Anspruch 1 oder 2, wobei das Steuersignal eine Steuerspannung ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei im Strompfad (14) weiterhin ein Shuntwiderstand (30) angeordnet ist, der zusammen mit einer nachgeschalteten Überwachungsschaltung (32) die Mittel (16) zum Erkennen eines Überstrom-Fehlers und zur Ausgabe des Steuersignals vom einheitlichen Signaltyp an den Steuereingang (26) bildet.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei ein in einem Querstrompfad (34) zwischen Strompfad (14) und Steuereingang (26) zwischengeschalteter Transistor (36) zusammen mit einer diesen Transistor (36) beschaltenden Schaltung (38) die Mittel zum Erkennen einer Überspannung (18) bilden.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Schalter (22, 24) im unangesteuerten Zustand geöffnet ist und den Strompfad (14) unterbricht.
Schaltungsanordnung nach Anspruch 6, wobei die Schaltungsanordnung (10) weiterhin einen Schaltungsteil (42) aufweist, der eingerichtet ist, den mindestens einen Schalter (22, 24) in Abhängigkeit von einem an dem Schaltungsteil (42) anliegenden Eingangssignal (Enable), insbesondere einem digitalen Eingangssignal, in seinem unangesteuerten Zustand zu schließen.
Schaltungsanordnung nach Anspruch 7, wobei der Schaltungsteil (42) eingerichtet ist, das digitale Eingangssignal und optional zusätzlich ein invertiertes digitales Eingangssignal an die elektrische Schaltungseinrichtung (12) auszugeben.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen weiteren Schaltungsteil (46) zur Unterscheidung einer Unterspannung von einer gewünschten Spannung am Strompfad (14), wobei der weitere Schaltungsteil (46) zur Ausgabe eines Ausgangssignals (CHL_OK), insbesondere digitalen Ausgangssignals, in Abhängigkeit einer erkannten gewünschten Spannung ausgebildet ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Steuerlogikschaltung (50), die zur Ausgabe des digitalen Eingangssignals (ENABLE) in Abhängigkeit des Ausgangssignals (CHL_OK) des weiteren Schaltungsteils (46) eingerichtet ist.
Schaltungsanordnung nach Anspruch 10, wobei die Steuerlogikschaltung (50) weiterhin zur Ausgabe weiterer digitaler Signale (HS, LS) in Abhängigkeit des Ausgangssignals (CHL_OK) des weiteren Schaltungsteils (46) eingerichtet ist.
Verfahren zum Schutz einer elektrischen Schaltungseinrichtung (12) vor dem Auftreten von Fehlern unterschiedlicher Fehlerarten aus einer die folgenden Fehlerarten umfassenden Gruppe von Fehlerarten: – Fehlspannung, insbesondere Überspannung, – Kurzschluss und – Überstrom, an einem Strompfad (14), über den die Schaltungseinrichtung (12) mit elektrischer Energie versorgt wird, wobei zum wahlweisen Unterbrechen oder Freigeben des Strompfades (14) mindestens ein öffen- und schließbarer Schalter (22, 24) im Strompfad (14) angeordnet ist, der über einen entsprechenden Steuereingang (26) mittels Steuersignalen betätigt wird, wobei bei Erkennen von Fehlern entsprechende Steuersignale ausgegeben werden, dadurch gekennzeichnet, dass die Steuersignale für zumindest zwei der Fehlerarten als Steuersignale von einem fehlerartunabhängigen einheitlichen Steuersignaltyp ausgebildet sind und auf den Steuereingang (26) ausgegeben werden.
Vorrichtung (60), insbesondere Simulations-, Steuer- und/oder Regelvorrichtung mit einer zu schützenden Schaltungseinrichtung (12) und einer Schutzschaltungsanordnung (10) nach einem der Ansprüche 1 bis 11.
Vorrichtung nach Anspruch 13, wobei die zu schützenden Schaltungseinrichtung (12) einen digitalen Ausgang (62) aufweist, der alternativ einen der Zustände logisch Null, logisch eins und einen hochohmigen Zustand aufweist.
Vorrichtung nach Anspruch 13 oder 14, wobei die zu schützenden Schaltungseinrichtung (12) als Ausgangstreiberschaltung ausgebildet ist oder eine Ausgangstreiberschaltung umfasst.
Vorrichtung nach einem der Ansprüche 13 bis 15, wobei die Schaltungseinrichtung (12) Mittel aufweist, mittels der der digitale Ausgang (62) der Schaltungseinrichtung (12) in Abhängigkeit der weiteren digitalen Signale (HS, LS) in den hochohmigen Zustand versetzbar ist.