DE102008001368A1

DE102008001368A1 - Flächenoptimierte ESD-Schutzschaltung

Info

Publication number: DE102008001368A1
Application number: DE200810001368
Authority: DE
Inventors: Frank-Thomas Eitrich
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2008-04-24
Filing date: 2008-04-24
Publication date: 2009-10-29
Also published as: JP2009267410A; ITMI20090674A1; IT1394699B1

Abstract

Vorgestellt wird eine ESD-Schutzschaltung (40) mit einem ersten Anschluss (12) und einem zweiten Anschluss (14), einem zwischen dem ersten Anschluss (12) und dem zweiten Anschluss (14) liegenden ESD-Strompfad (42), der über eine Arbeitsstromstrecke eines ESD-Transistors (44) führt, wobei der ESD-Transistor (44) in Abhängigkeit von einem Potenzial an einem Mittelabgriff (46) eines Spannungsteilers (48) gesteuert wird, der zwischen dem ersten Anschluss (12) und dem zweiten Anschluss (14) liegt. Die ESD-Schutzschaltung (40) zeichnet sich dadurch aus, dass der ESD-Transistor (44) über einen Einzeltransistor (49) gesteuert wird, der von einem Inverter (50) mit einem invertierten Potenzial des Mittelabgriffs (46) gesteuert wird.

Description

Stand der Technik
Die Erfindung betrifft eine ESD-Schutzschaltung mit einem ersten und einem zweiten Anschluss, einem zwischen dem ersten und dem zweiten Anschluss liegenden ESD-Strompfad, der über eine Arbeitsstromstrecke eines ESD-Transistors führt, wobei der ESD-Transistor in Abhängigkeit von einem Potenzial an einem Mittelabgriff eines Spannungsteilers gesteuert wird, der zwischen dem ersten und dem zweiten Anschluss liegt.
Eine solche ESD-Schutzschaltung ist zum Beispiel aus der US 5,465,188 bekannt.
Die Abkürzung ESD steht bekanntlich für elektrostatische Entladungen (electrostatic discharge). Eine ESD-Schutzschaltung schützt eine mit ihr verbundene Schaltung vor potentiell zerstörerischen elektrostatischen Entladungen. ESD-Schutzschaltungen können in Serien- oder Parallelschaltung mit der zu schützenden Schaltung verbunden werden. Eine Serienschaltungsanordnung mit den eingangs genannten Merkmalen ist aus der US 5,465,188 bekannt. Nach dieser Schrift liegt ein ESD-Transistor mit einer vor zu hohen Strömen zu schützenden Last in Reihe und wird von einem Operationsverstärker gesteuert, der den Spannungsabfall über dem ESD-Transistor mit Hilfe eines Spannungsteilers misst und mit einer Referenzspannung vergleicht, die von einer Bandgap-Referenz bereitgestellt wird. Der Vorteil einer solchen Schaltung besteht nach der US 5,465,188 in einer verringerten Empfindlichkeit gegenüber Temperatureinflüssen. Operationsverstärker und Bandgap-Referenzen enthalten jeweils eine Vielzahl von Transistoren (z. B. ca. 20). Daraus ergibt sich ein nachteilig großer Flächenbedarf der bekannten Schaltung.
Per se bekannt sind auch Bandgap-Referenzen und Operationsverstärker aufweisende ESD-Schutzschaltungen, die parallel zu der zu schützenden Schaltung liegen.
Bekannt sind ferner ESD-Schutzschaltungen mit einem ersten und einem zweiten Anschluss, die einen ersten ESD-Strompfad und einen zweiten ESD-Strompfad aufweisen, der jeweils parallel zu einer zu schützenden Schaltung liegt. Im störungsfreien Normalfall sollen die beiden ESD-Strompfade hochohmig sein, um die Funktion der zu schützenden Schaltung möglichst nicht zu beeinträchtigen. Tritt jedoch an einem der beiden Anschlüsse eine elektrostatische Entladung auf, soll wenigstens einer der beiden ESD-Strompfade niederohmig sein, um die überschüssige elektrische Ladung an der zu schützenden Schaltung vorbei an den anderen Anschluss abzuführen.
Im Allgemeinen wird der ESD-Schutz in einen dynamischen und einen statischen Schutz unterteilt. Für einen dynamischen Schutz wird der hohe Transient des ESD-Pulses ausgenutzt, der zum Beispiel einen parallel zu der zu schützenden Schaltung im ersten ESD-Strompfad liegenden ESD-Transistor über dessen Miller-Kapazität aufsteuert und damit einen hohen Querstrom an der zu schützenden Schaltung vorbei ermöglicht.
Ein statischer ESD-Schutz wird im einfachsten Fall durch eine Zenerdiode im zweiten Strompfad verwirklicht, der parallel zum ersten Strompfad und zu der zu schützenden Schaltung liegt. Eine solche Zenerdiode ist bei niedrigen Spannungen hochohmig und damit elektrisch praktisch unwirksam, während sie bei höheren Spannungswerten einen möglichst großen Querstrom an der zu schützenden Schaltung vorbei ermöglicht.
Ein solcher statischer Schutz wird auch als ESD-Klammer bezeichnet. Die Kombination mit dem beschriebenen dynamischen Schutz wird auch als aktive ESD-Klammer bezeichnet.
Per se bekannt sind ferner ESD-Schutzschaltungen, die parallel mit der zu schützenden Schaltung verbunden sind und die einen ersten und einen zweiten Anschluss und einen zwischen dem ersten und dem zweiten Anschluss liegenden ESD-Strompfad aufweisen, der über eine Arbeitsstromstrecke eines ESD-Transistors führt, wobei der ESD-Transistor von einem Operationsverstärker gesteuert wird, der seinerseits in Abhängigkeit vom Ausgang einer Bandgap-Referenz und eines Potenzials an einem Mittelabgriff eines Spannungsteilers gesteuert wird, der zwischen dem ersten und dem zweiten Anschluss liegt.
Grundsätzlich soll die Schutzspannung, bei der die ESD-Schutzschaltung wirksam wird, nur einen möglichst kleinen Abstand zu der regulären, im Normalbetrieb an den Klemmen der zu schützenden Schaltung auftretenden Arbeitsspannung aufweisen.
An dieser Stelle soll noch der „SnapBack”-Effekt erläutert werden, bei dem ein Querstrom (also ein quer zu der zu schützenden Schaltung an der zu schützenden Schaltung vorbei fließender Strom) erst oberhalb einer „Zündspannung” einsetzt und erst unterhalb einer „Löschspannung”, beziehungsweise eines „Löschstroms” wieder verschwindet. Die sich dabei einstellenden Spannungen müssen sich ebenfalls zwischen Arbeits- und Schutz-Spannung bewegen.
In der Halbleiter-Technik sind Zener-Spannungen der realisierbaren Zener-Dioden nicht beliebig wählbar. Deshalb gibt es Schaltungen mit mehreren in Serie geschalteten Zener-Dioden für den statischen ESD-Schutz bei Schutzspannungen, deren Wert erheblich höher als die einzelne Zenerspannung liegt. Zur Erhöhung der Schalt-Geschwindigkeit für den dynamischen ESD-Schutz sind noch Realisierungen mit Stromspiegeln und Darlington-Transistor-Schaltungen bekannt.
Stand der Technik ist auch die Zusammenfassung von mehreren zu schützenden Eingängen bzw. Schaltungen durch eine einzige ESD-Klammer mit Hilfe von Koppel-Dioden.
Stand der Technik ist auch die Auftrennung des ESD-Schutzes in einen Schutz vor positiven ESD-Impulsen und einen Schutz vor negativen ESD-Impulsen durch je eine separate ESD-Schaltung.
Bei der Realisierung von ESD-Schutzschaltungen besteht ein erstes Problem darin, dass die Spanne zwischen Arbeitsbereich und Schutzspannung auf Grund von Temperatur-Einflüssen auf die Kenndaten der elektronischen Bauteile unerwünscht groß ist. Dieses Problem stellt sich insbesondere in der Sub-Mikrometer-Technologie, bei der die geforderte Spanne für „Standard”-ESD-Schutz-Mechanismen zu knapp ist.
Ein zweites Problem besteht darin, dass die Fertigungs-Sicherheit über viele Jahre und mögliche Technologie-Anpassungen gewahrt bleiben muß. Deshalb dürfen nur Bauelemente verwendet werden, deren Parameter reproduzierbar sind und die bei Fertigungs-Prozessen geprüft werden können. Eine Reihe von auf interessanten physikalischen Effekten basierenden ESD-Schutz-Schaltungen ist deshalb nicht ausreichend serientauglich.
Ein drittes Problem ergibt sich dadurch, dass die meisten Halbleiter-Technologien auf der Verwendung von integrierten Dioden-Taschen basieren, bei denen die einzelnen Bauelemente-Gruppen durch PN-Übergänge voneinander getrennt sind. Für Eingänge, die relativ zum Substrat negative Spannungswerte annehmen dürfen, bestehen deshalb nur sehr beschränkte Möglichkeiten der Auswahl an anschließbaren Bauelementen ohne einen solchen PN-Übergang.
Ein viertes Problem ergibt sich durch die Notwendigkeit von zwei ESD-Schutz-Mechanismen für die beiden möglichen Polaritäten eines ESD-Impulses.
Ein fünftes Problem ergibt sich bei Schutzspannungen in der Größenordnung oder kleiner als die realisierbaren Zener-Spannungen, bei denen Schaltungen mit mehreren in Serie geschalteten Zenerdioden nicht möglich sind.
Ferner sollte die ESD-Schutzschaltung möglichst wenig Fläche benötigen.
Vor diesem Hintergrund besteht die Hauptaufgabe der Erfindung in der Angabe einer ESD-Schutzschaltung mit verringerter Spanne zwischen Arbeitsspannungsbereich und Schutzspannung und mit einem geringen Flächenbedarf, also in einer Lösung des ersten Problems bei verringertem Flächenbedarf.
Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst. Weitere Vorteile ergeben sich aus den abhängigen Ansprüchen, der Beschreibung und den beigefügten Figuren.
Die erfindungsgemäße ESD-Schutzschaltung benötigt wesentlich weniger Bauteile als die eingangs genannte, einen Operationsverstärker und eine Bandgap-Referenz aufweisende bekannte Schaltung. Mit der verringerten Anzahl von Bauteilen sinkt das Risiko eines Ausfalls der Schaltung durch einen Fehler eines Bauteils. Daher ergibt sich eine gesteigerte Zuverlässigkeit. Ferner ergibt sich mit der Verringerung der Zahl der Bauteile ein deutlich geringerer Flächenbedarf der ESD-Schutzschaltung. Es hat sich ferner gezeigt, dass der aus der US 5,465,188 bekannte Vorteil einer geringen Temperaturempfindlichkeit des elektrischen Verhaltens der ESD-Schutzschaltung bei der Erfindung erhalten bleibt.
Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:
1 eine per se bekannte, Bandgap-Referenzen und Operationsverstärker aufweisende ESD-Schutzschaltung, die parallel zu der zu schützenden Schaltung liegt;
2 ein erstes Ausführungsbeispiel einer erfindungsgemäßen ESD-Schutzschaltung;
3 ein zweites Ausführungsbeispiel einer erfindungsgemäßen ESD-Schutzschaltung;
3a Ausgestaltung der zu 3 verwendeten Spannungsquelle;
4 Abhängigkeiten verschiedener Spannungen von realen und hypothetischen Spannungen zwischen Anschlüssen der ESD-Schutzschaltung;
4a Abhängigkeiten verschiedener Spannungen mit zusätzlichen temmperaturabhängigen Kennlinienverschiebungen
5 ein Ausführungsbeispiel mit einem zusätzlichen, dynamisch schaltenden Beschleunigungstransistor;
6 ein Ausführungsbeispiel mit einer zusätzlichen Kapazität zwischen Drain und Gate des Beschleunigungstransistors sowie einer geänderten Ausführung des Ableitwiderstandes;
7 ein Ausführungsbeispiel mit einer alternativen Ausgestaltung eines Spannungsteilers und des Einzeltransistors;
8 ein weiteres Ausführungsbeispiel mit einer alternativen Ausgestaltung des Spannungsteilers und des Inverters; und
9 eine Gegenüberstellung des Flächenbedarfs einer bekannten ESD-Schutzschaltung und einer erfindungsgemäßen ESD-Schutzschaltung.
Im Einzelnen zeigt die 1 eine zu schützende Schaltung 10, die zwischen einem ersten Anschluss 12 und einem zweiten Anschluss 14 liegt. Eine ESD-Schutzschaltung 16 ist parallel zu der Schaltung 10 geschaltet und weist einen Spannungsteiler 18 aus Widerständen 20 und 22 auf. Das sich am Mitteleingriff 24 des Spannungsteilers 18 einstellende Potenzial wird einem invertierenden Eingang eines Operationsverstärkers 26 zugeführt. Eine Bandgap-Referenz-Spannungsquelle 28 liegt zwischen dem zweiten Anschluss 14 und dem nicht invertierenden Eingang des Operationsverstärkers 26. Der Ausgang des Operationsverstärkers 26 steuert das Gate G eines PMOS-ESD-Transistors 30, dessen Source S mit dem ersten Anschluss 12 und dessen Drain D mit dem zweiten Anschluss 14 verbunden ist.
Im normalen Arbeitsbereich, also bei zulässig hohen Spannungen zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14, fließt nur ein geringer Strom über den Spannungsteiler 18. Die Widerstände 20, 22 sind so dimensioniert, dass das Potenzial am Mittelabgriff 24 in diesem Fall kleiner als das Potenzial der Bandgap-Referenz 28 ist. Als Folge ist das Ausgangssignal des Operationsvertärkers 26 positiv und der Widerstand des PMOS-ESD-Transistors 30 groß. Er ist daher also elektrisch weitgehend unwirksam.
Wenn am ersten Anschluss 12 eine elektrostatische Entladung auftritt, steigt die Spannung über dem Spannungsteiler 18 und damit das Potenzial am Mittelabgriff 24 an. Dadurch wird die anfangs positive Potenzialdifferenz zwischen den Eingängen des Operationsverstärkers 26 kleiner oder sogar negativ, so dass sein zunächst noch positives Ausgangssignal ebenfalls kleiner oder sogar negativ wird. Dadurch wird der PMOS-ESD-Transistor 30 aufgesteuert, so dass die am ersten Anschluss 12 auftretende elektrostatische Ladung über den ESD-Transistor 30 an der zu schützenden Schaltung 10 vorbei zum zweiten Anschluss 14 abfließt. Eine zu 1 äquivalente Schutzschaltung verwendet einen NMOS-Transistor anstelle des PMOS-Transistors 30, wobei der invertierende und der nicht-invertierende Eingang des Operationsverstärkers (26) vertauscht werden.
Im Einzelnen zeigt die 2 eine ESD-Schutzschaltung 40 mit einem ersten Anschluss 12 und einem zweiten Anschluss 14. Zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14 liegt ein ESD-Strompfad 42, der über eine Arbeitsstromstrecke eines ESD-Transistors 44 führt. Der ESD-Transistor 44 wird in Abhängigkeit von einem Potenzial an einem Mittelabgriff 46 eines Spannungsteilers 48 gesteuert, der zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14 liegt. Die ESD-Schutzschaltung 40 zeichnet sich dadurch aus, dass der ESD-Transistor 44 über einen Einzeltransistor 49 gesteuert wird, der von einem Inverter 50 mit einem invertierten Potenzial des Mittelabgriffs 46 gesteuert wird.
Der Spannungsteiler 48 weist zwei Widerstände 52, 54 oder Gruppen 52, 54 von einzelnen Widerständen 56, 58, 60, 62 auf, die als Ohm'sche Widerstände oder Dioden realisiert sein können.
Der Inverter 50 weist ein CMOS-Transistorpaar aus einem NMOS-Transistor 64 und einem PMOS-Transistor 66 auf, deren Gateanschlüsse jeweils an den Mittelabgriff 46 angeschlossen sind. Der Ausgang 68 des Inverters 50 ist an den Gate-Anschluss des Einzeltransistors 49 angeschlossen. Der Einzeltransistor 49 liegt in Reihe mit einem Ableitwiderstand 70 zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14, wobei der Ableitwiderstand 70 zwischen einem Stromanschluss des Einzeltransistors 49 und dem zweiten Anschluss 14 liegt. Der Gate-Anschluss 45 zwischen dem Einzeltransistor 49 und dem Ableitwiderstand 70 ist mit dem Gate des ESD-Transistors 44 verbunden.
In diesem Ausführungsbeispiel wird der dynamisch schaltende ESD-Transistor 44 als Basis für den dynamischen ESD-Schutz verwendet. Zur Ergänzung mit einem statischen Schutz wird keine passiv schaltende Zener-Dioden-Kette, sondern eine aktive Schaltung eingesetzt, die den Einzeltransistor 49 (hier als P-Kanal-MOSFET ausgeführt) und den verstärkenden Inverter 50 aufweist, der den Einzeltransistor 49 bei Überschreiten einer Schaltspannung in dem Spannungs-Teiler 48 ansteuert, bei dem Teile eines Einzelzweigs durch spannungsstabilisierende Dioden ersetzt wurden.
Die Funktion basiert auf dem Verstärkungs-Effekt des Inverters 50. Dadurch kann der Abstand zwischen Arbeitsspannung und Schutzspannung verkleinert werden. Bei Versorgungsspannungen zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14, die kleiner als die zulässige Arbeitsspannung sind, liefert der Spannungsteiler 48 an seinem Mittelabgriff 46 einen Spannungswert für den verstärkenden Inverter 50, mit dem dieser den Einzeltransistor 49 noch im ausgeschalteten Zustand hält. Dann bleibt auch der ESD-Transistor 44 ausgeschaltet, so dass er nicht oder nur wenig leitet. Beim Auftreten größerer positiver Spannungen zwischen dem ersten Anschluss 12 und dem zweiten Anschluss 14 ergeben sich am Mittelabgriff 46 des Spannungsteilers 48 Werte, mit denen der verstärkende Inverter 50 den Einzeltransistor 49 aufsteuert. Als erwünschte Folge wird der ESD-Transistor 44 ebenfalls aufgesteuert, so dass eine am ersten Anschluss 12 auftretende elektrostatische Aufladung zum größten Teil über den aufgesteuerten ESD-Transistor 44 an der zu schützenden Schaltung 10 vorbei zum zweiten Anschluss 14 geleitet wird.
Dieses Ausführungsbeispiel zeichnet sich insbesondere durch einen sehr geringen Abstand zwischen der Arbeitsspannung und der Schutzspannung aus.
Vorteilhaft ist auch, dass nur Bauelemente erforderlich sind, deren elektrische Parameter reproduzierbar sind und die bei Fertigungs-Prozessen geprüft werden können. Dadurch wird die Fertigungs-Sicherheit über viele Jahre und mögliche Technologie-Anpassungen gewährleistet.
Vorteilhaft ist ebenfalls, dass die Schutzspannung unabhängig von den realisierbaren Zener-Spannungen ist, so dass auch beliebig geringe Werte durch den Spannungsteiler möglich sind.
Vorteilhaft ist ferner, dass sich die Schaltung prinzipiell für einen ESD-Schutz in den beiden möglichen Polaritäten eines ESD-Impulses eignet, da sich die Bauelemente-Auswahl auf Elemente beschränken kann, die trotz Fertigung in integrierten Dioden-Taschen bei negativen Potenzialen keine parasitären Fehlfunktionen aufweisen.
Vorteilhaft ist auch, dass durch die Verkleinerung der Schutzspannung, bei der der ESD-Transistor 44 durchgeschaltet wird, die beim ESD-Puls in der Schaltung 10 maximal auftretende Spannung sowie die in die Schaltung 10 induzierte Leistung verkleinert wird, so dass auch in der zu schützenden Schaltung 10 kleinere und „schwächere” Bauelemente verwendet werden können. Dadurch wird der Flächenbedarf der Gesamtschaltung aus zu schützender Schaltung 10 und ESD-Schutzschaltung 40 weiter verringert und die Gesamtkosten werden entsprechend reduziert.
Durch geeignete Auswahl der zwei Widerstände 52, 54 oder Gruppen 52, 54 von einzelnen Widerständen 56, 58, 60, 62 des Spannungsteilers 48 kann die Abhängigkeit von der Temperatur minimiert und damit der Abstand zwischen Arbeits- und Schutz-Spannung weiter verkleinert werden. So können zum Beispiel Widerstände 56 und 58 mit sich gegenseitig kompensierenden Temperaturabhängigkeiten verwendet werden.
Eine bevorzugte Ausgestaltung zeichnet sich dabei dadurch aus, dass der Spannungsteiler 48 aus Bauteilen 56 und/oder 58 und/oder 60 und/oder 62 verschiedener Materialien realisiert ist, um Spannungs- und Temperatur-Abhängigkeiten zu minimieren. In weiteren Ausgestaltungen wird der Spannungsteiler 48 oder Teile davon zur Temperatur-Kompensation durch Dioden oder Bauteile mit Dioden-Funktionen ergänzt. Als Bauteile mit Dioden-Funktionen kommen bipolare oder unipolare Transistordioden wie CMOS-Transistoren mit kurzgeschlossenen Drain- und Gate-Anschlüssen in Frage.
Der verstärkende Inverter 50 sollte keine Mitkopplung aufweisen. Im Fall einer Mitkopplung könnte eine Hysterese auftreten, bei der sich ein unerwünschter statischer Spannungs-Zustand einstellt, bei dem der sich einstellende Querstrom für die Abschaltung zu gering, aber als Dauer-Belastung zu groß ist. Die Punkte A, B und C geben Schnittstellen an, an denen weitere Ausgestaltungen, die in den 5 und 6 dargestellt sind, angeschlossen werden können.
3 zeigt ein Ausführungsbeispiel, bei dem der verstärkende Inverter 50 eine eigene Versorgungsspannungsquelle 75 erhält.
Ein Anschluss 76 des Inverters 50 ist nicht wie beim Ausführungsbeispiel der 2 direkt an den zweiten Anschluss 14 angeschlossen. Stattdessen ist der Anschluss 76 an die Versorgungsspannungsquelle 75 angeschlossen, die ihrerseits zwischen den ersten Anschluss 12 und den zweiten Anschluss 14 geschaltet ist.
Die Versorgungsspannung des Inverters 50 wird damit aus dem ESD-Spannungsimpuls abgeleitet. Dadurch sind die Arbeitsspannung und die Schutzspannung nicht mehr von dem im Allgemeinen begrenzten Spannungsbereich des Inverters 50 abhängig. Das Potential am zweiten Eingang 14 kann kleiner als die Substrat-Spannung sein.
Das Ausführungsbeispiel nach der 3 eignet sich damit insbesondere zur Verringerung des oben genannten dritten Problems. Wie bereits erwähnt wurde, ergibt sich das dritte Problem dadurch, dass die meisten Halbleiter-Technologien auf der Verwendung von integrierten Dioden-Taschen basieren, bei denen die einzelnen Bauelemente-Gruppen durch PN-Übergänge voneinander getrennt sind. Für Eingänge, die relativ zum Substrat negative Spannungswerte annehmen dürfen, bestehen deshalb nur sehr beschränkte Möglichkeiten der Auswahl an anschließbaren Bauelementen ohne einen solchen PN-Übergang.
Das Ausführungsbeispiel der 3 ermöglicht es damit, Eingänge für negative Spannungen in weiten wählbaren Spannungsbereichen bis zur Technologie-Grenze vorzusehen. Dieser Vorteil ergibt sich zusätzlich zu den Vorteilen, die bereits im Zusammenhang mit dem Ausführungsbeispiel nach der 2 genannt worden sind. Aufgrund der parasitären Diode im ESD-Transistor 44 kann auch das oben genannte vierte Problem als behoben gelten, wenn für den ESD-Puls mit jeweils gegenteiliger Polarität keine weiteren Anforderungen gestellt werden.
3a zeigt eine konkrete Ausgestaltung der Spannungsquelle 75 aus der 3. In dieser Ausgestaltung weist die Spannungsquelle 75 eine Reihenschaltung aus einer in Sperrrichtung geschalteten Zenerdiode 72 und einem Ohm'schen Widerstand 74 auf, die in dieser Reihenfolge zwischen den ersten Anschluss 12 und den zweiten Anschluss 14 geschaltet sind. Der Anschluss 76 des Inverters 50 ist an einen Mittelabgriff 78 zwischen dem Widerstand 74 und der Zenerdiode 72 angeschlossen. Dadurch wird die über dem Inverter 50 bei einem ESD-Ereignis mit positiver Aufladung des ersten Anschlusses 12 abfallende Spannung auf den Wert der Durchbruchspannung der Zenerdiode begrenzt.
4 zeigt in qualitativer Form Abhängigkeiten verschiedener Spannungen in der Schaltung 40 von Ausgangsspannungen U_ver, die sich zwischen den Anschlüssen 12 und 14 einstellen können. Die Abszissenwerte U_ver entsprechen dabei Spannungswerten einer unbelasteten Spannungsquelle, die an die Anschlüsse 12 und 14 angeschlossen werden kann. Dabei kann man für ein Verständnis der Erfindung annehmen, dass niedrige Werte U_ver << U_s reguläre, erwünschte Spannungswerte der Spannungsquelle sind, während hohe Werte U_ver > U_s durch ESD-Ereignisse verursacht werden.
Wenn eine solche Spannungsquelle an die Klemmen 12 und 14 der Schaltung 40 angeschlossen wird, ergibt sich die resultierende Spannung zwischen diesen Anschlüssen 12, 14 bekanntlich in Abhängigkeit vom Ohm'schen Innenwiderstand der Spannungsquelle.
Im hypothetischen Fall einer idealen Spannungsquelle ist der Innenwiderstand der Spannungsquelle gleich Null. Die Spannung zwischen den Anschlüssen 12 und 14 würde daher der Quellspannung der Spannungsquelle entsprechen, die bei ESD-Ereignissen hohe Werte annehmen kann.
Die Kennlinie 81 repräsentiert die Spannung U_ver zwischen den Klemmen 12 und 14 der Schaltung 40 für den hypothetischen Fall, dass diese Spannung U_ver von einer idealen Spannungsquelle, also einem beliebig viel Strom liefernden ESD-Impuls bereitgestellt würde. Die Kennlinie 81 ist in diesem hypothetischen Grenzfall eine 45°-Gerade, die Werte der längs der Abszisse aufgetragenen Werte U_ver der Versorgungsspannung identisch auf die Ordinate abbildet.
Dieses Verhalten ist in der Realität unerwünscht, da es bei großen ESD-Strömen und Spannungen zu einer Zerstörung der Schaltung 10 führen würde. Erwünscht ist vielmehr ein Verhalten, wie es die aus der Kennlinie 81 abzweigende Kennlinie 86 repräsentiert: Diese Kennlinie 86 gibt die Spannung zwischen den Anschlüssen 12 und 14 bei einem realen ESD-Ereignis und einem wirksamem ESD-Transistor 44 an.
Die Kennlinie 80 zeigt eine Abhängigkeit der Spannung U_inv am Mittelabgriff 46 und damit am Eingang des Inverters 50 von der Versorgungsspannung U_ver zwischen den Anschlüssen 12 und 14 für den Fall, dass der ESD-Transistor 44 nicht vorhanden wäre. Die Kennlinie 80 entspricht der um die Durchlass-Spannungen der Dioden 60, 62 additiv versetzten Kennlinie 81. Die Kennlinie 80 ergibt sich also insbesondere unter den gleichen Voraussetzungen wie die Kennlinie 81.
Die Kennlinie 83 repräsentiert die für ein Schalten des Inverters am Eingang des Inverters 50 erforderliche Schaltspannung. Diese Schaltspannung ergibt sich in erster Näherung als gleichbleibender Anteil an der Versorgungsspannung U_ver. Der Spannungswert U_min auf der Abszisse repräsentiert die für eine korrekte Funktion des Inverters (50)-Funktion erforderliche Versorgungsspannung U_ver.
Bei Werten der Versorgungsspannung U_ver, die kleiner als U_0 sind, sperren die Dioden 60 und 62 noch, so dass kein Strom über den Spannungsteiler 48 fliesst. Sobald U_ver die Durchflusspannung U_0 der Dioden 60 und 62 überschreitet, steigt der Strom durch den Spannungsteiler 48 und bewirkt eine Erhöhung der Spannung am Mittelabgriff 46 entsprechend der Kennlinie 80. Die Kennlinie 80 verläuft zunächst unterhalb der Kennlinie 83 der erforderlichen Schaltspannung.
Da die Kennlinie 80 bei einem weiterem Anstieg der Versorgungsspannung U_ver aber steiler ansteigt, als die Kennlinie 83, kreuzen sich beide Kennlinien bei einem Wert U_s der Versorgungsspannung U_ver. Im Kreuzungspunkt überschreitet die Spannung am Mittelabgriff 46 des Spannungsteilers 48 die Versorgungsspannungs-abhängige Schaltspannung des Inverters 50. Der PMOS 66 wird gesperrt und der NMOS 64 wird aufgesteuert. Entsprechend wird das Gatepotenzial am PMOS 49 durch das Potenzial am unteren Anschluss 14 bestimmt: Der PMOS Einzeltransistor 49 wird leitend geschaltet und ermöglicht damit einen Arbeitsstrom über den ESD-Strompfad 42 durch den ESD-Transistor 44, der die reale Versorgungsspannung U_ver durch einen entsprechenden Querstrom begrenzt, so dass ein weiterer Anstieg der Versorgungsspannung verhindert oder zumindest stark verringert wird.
Bei einer realem Spannungsversorgung mit Ohm'schem Innenwiderstand entspricht die Versorgungsspannung dann real der Kennlinie 86, wobei die am Mittelabgriff 46 real messbare Spannung durch den Kennlinienzweig 85 repräsentiert wird. Der vorbestimmte Wert U_s auf der Abszisse, bei dessen Überschreitung der ESD-Transistor 44 quasi-digital aufgesteuert wird, korrespondiert über die Kennlinie 86 mit einem Wert U_schutz der Versorgungsspannung, bei dem der ESD-Schutzmechanismus einsetzt.
4a unterscheidet sich von der 4 durch zusätzliche Kennlinien 82 und 84. Diese verlaufen parallel zu der durchgezogen dargestellten Kennlinie 80 und geben den Bereich der temperaturabhängigen Kennlinienverschiebung an. Die obere gestrichelte Linie 82 repräsentiert im Allgemeinen den Verlauf für hohe Temperaturen und die untere gestrichene Linie 84 repräsentiert den Verlauf für niedrige Temperaturen. Entsprechend verschiebt sich auch der Wert der Versorgungsspannung U_ver, bei dem der ESD-Transistor 44 quasi-digital eingeschaltet wird bei niedrigen Temperaturen nach oben und bei hohen Temperaturen nach unten. Wie bereits ausgeführt, kann durch geeignete Ausfwahl der Bauelemente 56, 58, 60, 62 die Differenz zwischen den Kennlinien 82 und 89 minimiert werden.
Der untere Wert U_a bildet eine untere Grenze einer maximal zulässigen regulären Arbeitsspannung der Schaltung 10. Oberhalb von U_a könnte die Schutzschaltung 40 temperaturabhängig bereits eingreifen. Der obere Wert U_m bildet eine obere Grenze einer maximal zulässigen regulären Arbeitsspannung der Schaltung 10. Oberhalb von U_m greift die Schutzschaltung 40 temperaturunabhängig sicher ein.
Diese Temperaturabhängigkeit ist jedoch kleiner als beim Stand der Technik. Daher kann der Wert der Schutzspannung U_schutz, bei dem der ESD-Transistor 44 quasi-digital eingeschaltet wird, näher an dem Arbeitsbereich regulärer Versorgungsspannungen der Schaltung 10 liegen als beim Stand der Technik.
Die Ausgestaltung nach der 5 zeichnet sich durch einen wengistens einen zusätzlichen, dynamisch schaltenden Beschleunigungstransistor 47 zwischen Drain und Gate des ESD-Transistors 44 aus. Dadurch kann eine Erhöhung der Dynamik erreicht werden. Dabei wird unter der Dynamik in dieser Anmeldung die Steigung d/dU_ver verstanden, also die Anstiegsgeschwindigkeit der Versorgungsspannung U_ver.
Die zum Aufsteuern des ESD-Transistors 44 über dessen Miller-Kapazität notwendige Mindest-Transiente des ESD-Pulses wird durch den Beschleunigungstransistor ergänzt und im Allgemeinen verringert. Durch die erhöhte Dynamik kann bei gleichen ESD-Ereignissen ein kleinerer ESD-Transistor 44 verwendet werden, was zu dem Vorteil eines weiter verringerten Flächenbedarfs führt.
Weitere Ausgestaltungen sehen eine zusätzliche Gate-Source-Kapazität oder eine zusätzliche Gate-Drain-Kapazität für den ESD-Transistor 44 vor. Die zusätzliche Gate-Source-Kapazität verringert die Dynamik, während die zusätzliche Gate-Drain-(Miller-)Kapazität die Dynamik entsprechend erhöht. Durch eine geeignete Wahl der zusätzlichen Kapazität kann die Dynamik auf das Aufgabengebiet der Schaltung angepasst werden.
Wie in 6 dargestellt ist, kann eine zusätzliche Kapazität 43 auch zwischen Drain und Gate oder zwischen Gate und Source oder zwischen Gate und dem zweiten Anschluss 14 des die Dynamik-vergrößernden Beschleunigungstransistor 47 geschaltet werden. Als weitere Variation kann dessen Ableitwiderstand 71 auch mit dem zweiten Anschluss 14 verbunden sein.
Vorteilhaft ist ferner, dass die digitale Ansteuerung des Einzeltransistors 49 Maßnahmen zur Abschaltung des statischen ESD-Schutzes durch Ersetzen des Inverters 50 oder durch Hinzufügen einer einzigen Digital-Funktion (Nand/Nor-Gatter) erlaubt. Dies ist für Messungen unter Überlast und Screening der Bauelemente für Test- und Charakterisierung hilfreich.
Vorteilhaft ist auch, dass die digitale Ansteuerung des Einzeltransistors 49 die Verwendung mehrerer Spannungsteiler und/oder Inverter-Schaltungen erlaubt, die unabhängig voneinander fungieren oder programmiert ein- und ausgeschaltet werden. Bei geeigneter Wahl kann die gleichzeitige Verwendung mehrerer Spannungsteiler und Verstärker-Schaltungen den Abstand zwischen Arbeits- und Schutzspannung weiter verringern.
Vorteilhaft ist auch, dass der Spannungsteiler dazu eingerichtet werden kann, durch eine einfache digitale Ansteuerung programmiert umgeschaltet zu werden, so dass verschiedene Schutz-Spannungen einstellbar sind.
Die bis hier erläuterten Ausführungsbeispiele beinhalten Dioden 60, 62 in dem Zweig 54 des Spannungsteilers 48, einen Inverter 50 und einen Einzeltransistor 49 vom PMOS-Typ. In der Ausgestaltung, die in der 7 dargestellt ist, wird der andere Zweig 52 des Spannungsteilers 48 durch eine oder mehrere Dioden gebildet. Bei dieser Ausgestaltung wird ferner ein Einzeltransistor 49 vom NMOS-Typ verwendet. Die Funktion ist äquivalent zu der Funktion des Gegenstandes der 2.
In der Ausgestaltung, die in der 8 dargestellt ist, wird der andere Zweig 52 des Spannungsteilers 48 durch Dioden gebildet. Der Einzeltransistor 49 ist vom PMOS-TYP. Der Inverter 50 wurde durch einen digitalen Buffer ersetzt, der intern normalerweise aus zwei in Serie geschalteten Invertern besteht. Diese Schaltung hat einen noch steileren Schaltpunkt und reduziert den Abstand zwischen Arbeits- und Schutzspannung noch weiter.
9 veranschaulicht die mit der Erfindung erzielbare Flächenersparnis. Die obere Zeile veranschaulicht den Flächenbedarf der bekannten ESD-Schaltung 16, der insbesondere durch die Vielzahl der Transistoren der Bandgap-Referenz 28 und des Operationsverstärkers 26 vergleichsweise groß ist. Die Größe von jedem der Rechtecke veranschaulicht dabei qualitativ den Flächenbedarf des zugehörigen Schaltungsteils. Der Flächenbedarf der bekannten ESD-Schaltung 16 ist um einen Faktor 2 bis 3 größer als der Flächenbedarf der zu schützenden Schaltung 10.
Die untere Zeile veranschaulicht den Flächenbedarf einer erfindungsgemäßen ESD-Schaltung 40. Hier ergibt sich eine große Flächenersparnis dadurch, das flächenintensive Module wie Bandgay-Referenzen und Operationsverstärker nicht gebraucht werden und stattdessen lediglich ein Inverter 50 und ein Einzeltransistor-Verstärker 49 verwendet werden. Wie weiter oben erläutert worden ist, ergibt sich eine weitere Flächenersparnis dadurch, dass auch der ESD-Transistor 44 kleiner dimensioniert werden kann. Insgesamt ist der Flächenbedarf der erfindungsgemäßen ESD-Schutzschaltung kleiner als der Flächenbedarf der zu schützenden Schaltung 10. Ein wesentlicher Vorteil der Erfindung besteht darin, dass der Flächenvorteil nicht mit einer Verringerung der Dynamik einhergeht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- US 5465188 [0002, 0003, 0003, 0023]

Claims

ESD-Schutzschaltung (40) mit einem ersten Anschluss (12) und einem zweiten Anschluss (14), einem zwischen dem ersten Anschluss (12) und dem zweiten Anschluss (14) liegenden ESD-Strompfad (42), der über eine Arbeitsstromstrecke eines ESD-Transistors (44) führt, wobei der ESD-Transistor (44) in Abhängigkeit von einem Potenzial an einem Mittelabgriff (46) eines Spannungsteilers (48) gesteuert wird, der zwischen dem ersten Anschluss (12) und dem zweiten Anschluss (14) liegt, dadurch gekennzeichnet, dass der ESD-Transistor (44) über einen Einzeltransistor (49) gesteuert wird, der von einem Inverter (50) mit einem invertierten Potenzial des Mittelabgriffs (46) gesteuert wird.
ESD-Schutzschaltung (40) nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungsteiler (48) zwei Widerstände (52, 54) oder Gruppen (52, 54) von einzelnen Widerständen (56, 58, 60, 62) aufweist, die als Ohm'sche Widerstände oder als Dioden realisiert sind.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens zwei der Widerstände (56) und (58) des Spannungsteilers (48) sich gegenseitig kompensierende Temperaturabhängigkeiten aufweisen.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Spannungsteiler (48) oder Teile davon zur Temperatur-Kompensation weitere Dioden oder Bauteile mit Dioden-Funktionen aufweist.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Spannungsteiler (48) Ohm'sche Widerstände (56) und (58) und Dioden (60) und (62) aus verschiedenen Materialien aufweist, die so ausgewählt sind dass sich ihre Spannungs- und Temperatur-Abhängigkeiten wenigstens teilweise kompensieren.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch zur Temperatur-Kompensation dienende Dioden oder Bauteile mit Dioden-Funktionen, die den Spannungsteiler (48) oder Teile davon ergänzen.
ESD-Schutzschaltung (40) nach Anspruch 6, dadurch gekennzeichnet, dass bipolare oder unipolare Transistordioden wie CMOS-Transistoren mit kurzgeschlossenen Drain- und Gate-Anschlüssen als Bauteile mit Dioden-Funktionen verwendet werden.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Ausgang (68) des Inverters (50) an den Gate-Anschluss des Einzeltransistors (49) angeschlossen ist.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine nichtinvertierende Funktion des Inverters (50).
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine zusätzliche Gate-Source-Kapazität oder eine zusätzliche Gate-Drain-Kapazität des ESD-Transistors (44).
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine eigene Spannungsversorgung des Inverters (50).
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Ergänzung des ESD-Transistors (44) mit weiteren Transistoren (47) zur Erhöhung der Dynamik.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Ergänzung des ESD-Transistors (44) mit einer Kapazität zwischen dem ersten Anschluss (12) und dem Gate-Anschluss des ESD-Transistors (44) zur Erhöhung der Dynamik.
ESD-Schutzschaltung (40) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Ergänzung des ESD-Transistors (44) mit einer Kapazität zwischen dem zweiten Anschluss (14) und dem Gate-Anschluss des ESD-Transistors (44) zur Reduktion der Dynamik.