JPH05210986A - 抵抗体 - Google Patents
抵抗体Info
- Publication number
- JPH05210986A JPH05210986A JP4185875A JP18587592A JPH05210986A JP H05210986 A JPH05210986 A JP H05210986A JP 4185875 A JP4185875 A JP 4185875A JP 18587592 A JP18587592 A JP 18587592A JP H05210986 A JPH05210986 A JP H05210986A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- temperature coefficient
- semiconductor layer
- temperature
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、抵抗体において、温度依存特性に優
れ、かつ集積性に優れた抵抗体を実現する。 【構成】互いに逆の温度依存性を有する能動素子Ｑ１１
と受動素子Ｒ１を直列接続して抵抗体を構成する。これ
により温度依存性が小さくかつ高出力の抵抗体を一段と
容易に集積回路内に形成することができる。
れ、かつ集積性に優れた抵抗体を実現する。 【構成】互いに逆の温度依存性を有する能動素子Ｑ１１
と受動素子Ｒ１を直列接続して抵抗体を構成する。これ
により温度依存性が小さくかつ高出力の抵抗体を一段と
容易に集積回路内に形成することができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図９〜図１１） 発明が解決しようとする課題 課題を解決するための手段（図１〜図８） 作用 実施例（図１〜図８） （１）第１の実施例（図１） （２）第２の実施例（図２） （３）第３の実施例（図３） （４）他の実施例（図４〜図８） 発明の効果
【０００２】
【産業上の利用分野】本発明は抵抗体に関し、特に集積
回路内に形成され、高出力抵抗が要求される半導体抵抗
に適用して好適なものである。
回路内に形成され、高出力抵抗が要求される半導体抵抗
に適用して好適なものである。
【０００３】
【従来の技術】従来、ＬＳＩ内に内蔵される電子回路の
多くは抵抗体を必要とし、この抵抗体は、一般に拡散抵
抗や半導体層抵抗によつて構成されるようになされてい
る。ここで拡散抵抗は半導体基板の表面部に選択的に形
成された拡散層からなり、半導体層抵抗は半導体基板上
に絶縁層を介して形成されたポリシリコン等の半導体層
よりなるようになされている。
多くは抵抗体を必要とし、この抵抗体は、一般に拡散抵
抗や半導体層抵抗によつて構成されるようになされてい
る。ここで拡散抵抗は半導体基板の表面部に選択的に形
成された拡散層からなり、半導体層抵抗は半導体基板上
に絶縁層を介して形成されたポリシリコン等の半導体層
よりなるようになされている。
【０００４】このような抵抗体には拡散抵抗Ｒ１及び半
導体層抵抗Ｒ２を組み合わせてなる複合抵抗があり、例
えば図９に示すように、全体として温度特性を打ち消す
ように正の温度係数を有する拡散抵抗と負の温度係数を
有する半導体層抵抗とを直列接続することにより形成さ
れるようになされている。また図１０及び図１１に示す
ように、温度特性が互いに逆となる能動素子としてのｎ
チヤネル薄膜ＭＯＳ（Metal Oxide Semiconductor ）ト
ランジスタＮＴＭ１及びＰチヤネル薄膜トランジスタＰ
ＴＭ２を直列に接続することにより形成されている。
導体層抵抗Ｒ２を組み合わせてなる複合抵抗があり、例
えば図９に示すように、全体として温度特性を打ち消す
ように正の温度係数を有する拡散抵抗と負の温度係数を
有する半導体層抵抗とを直列接続することにより形成さ
れるようになされている。また図１０及び図１１に示す
ように、温度特性が互いに逆となる能動素子としてのｎ
チヤネル薄膜ＭＯＳ（Metal Oxide Semiconductor ）ト
ランジスタＮＴＭ１及びＰチヤネル薄膜トランジスタＰ
ＴＭ２を直列に接続することにより形成されている。
【０００５】
【発明が解決しようとする課題】ところで例えばＳＲＡ
Ｍ（Static Random Access Memory)の場合には、負荷用
の抵抗体として数メガ〔Ω〕以上の高抵抗が要求される
ことがあり、他の集積回路の場合にも数百Ｋ〔Ω〕以上
の高抵抗が要求されることがある。またＬＳＩ内に形成
される抵抗体の場合には、温度依存性ができるだけ小さ
いことが必要とされ、また生産性を向上するために工程
数の削減及び特性のばらつきが小さいことが非常に重要
となる。
Ｍ（Static Random Access Memory)の場合には、負荷用
の抵抗体として数メガ〔Ω〕以上の高抵抗が要求される
ことがあり、他の集積回路の場合にも数百Ｋ〔Ω〕以上
の高抵抗が要求されることがある。またＬＳＩ内に形成
される抵抗体の場合には、温度依存性ができるだけ小さ
いことが必要とされ、また生産性を向上するために工程
数の削減及び特性のばらつきが小さいことが非常に重要
となる。
【０００６】ところが拡散抵抗Ｒ１及び半導体層抵抗Ｒ
２は、それぞれ通常大きな正の温度依存性及び負の温度
依存性を有すると共に、占有面積が大きくなるという問
題があつた。また拡散抵抗Ｒ１と半導体層抵抗Ｒ２を組
み合わせて複合抵抗体（図９）を構成する場合には、温
度依存性が互いに逆となる拡散抵抗Ｒ１とポリシリコン
抵抗Ｒ２とにより複合抵抗を構成するため、温度依存性
を小さくすることができるが、２種の抵抗体より構成さ
れているために工程数が増加し、その分特性のばらつき
が生じ易く制御が困難になるという問題があつた。さら
に回路面積が大きくなるという問題もあつた。
２は、それぞれ通常大きな正の温度依存性及び負の温度
依存性を有すると共に、占有面積が大きくなるという問
題があつた。また拡散抵抗Ｒ１と半導体層抵抗Ｒ２を組
み合わせて複合抵抗体（図９）を構成する場合には、温
度依存性が互いに逆となる拡散抵抗Ｒ１とポリシリコン
抵抗Ｒ２とにより複合抵抗を構成するため、温度依存性
を小さくすることができるが、２種の抵抗体より構成さ
れているために工程数が増加し、その分特性のばらつき
が生じ易く制御が困難になるという問題があつた。さら
に回路面積が大きくなるという問題もあつた。
【０００７】さらにｎチヤネル薄膜ＭＯＳトランジスタ
ＮＴＭ１及びＰチヤネル薄膜ＭＯＳトランジスタＮＴＭ
２を組み合わせてなる複合抵抗体（図９及び図１０）の
場合には、トランジスタ動作部がポリシリコンで構成さ
れるために、制御が難しいという問題があつた。
ＮＴＭ１及びＰチヤネル薄膜ＭＯＳトランジスタＮＴＭ
２を組み合わせてなる複合抵抗体（図９及び図１０）の
場合には、トランジスタ動作部がポリシリコンで構成さ
れるために、制御が難しいという問題があつた。
【０００８】本発明は以上の点を考慮してなされたもの
で、温度依存特性に優れ、集積性に優れた抵抗体を提案
しようとするものである。
で、温度依存特性に優れ、集積性に優れた抵抗体を提案
しようとするものである。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、ダイオード接続された能動素
子Ｑ１１と、能動素子の温度依存性に対して逆の温度依
存性を有する受動素子Ｒ１とを直列接続するようにす
る。
め第１の発明においては、ダイオード接続された能動素
子Ｑ１１と、能動素子の温度依存性に対して逆の温度依
存性を有する受動素子Ｒ１とを直列接続するようにす
る。
【００１０】また第２の発明においては、ダイオード接
続されると共に、正の温度係数を有するバイポーラトラ
ンジスタＱ１１と、半導体基板上に絶縁層を介して形成
され、負の温度係数を有する半導体層からなる半導体層
抵抗Ｒ１とを直列接続するようにする。
続されると共に、正の温度係数を有するバイポーラトラ
ンジスタＱ１１と、半導体基板上に絶縁層を介して形成
され、負の温度係数を有する半導体層からなる半導体層
抵抗Ｒ１とを直列接続するようにする。
【００１１】さらに第３の発明においては、ダイオード
接続されると共に、負の温度係数を有するＭＯＳ型トラ
ンジスタＮＭ１と、半導体基板の表面部に選択的に形成
された拡散層からなり、正の温度係数を有する拡散抵抗
Ｒ５１とを直列接続するようにする。
接続されると共に、負の温度係数を有するＭＯＳ型トラ
ンジスタＮＭ１と、半導体基板の表面部に選択的に形成
された拡散層からなり、正の温度係数を有する拡散抵抗
Ｒ５１とを直列接続するようにする。
【００１２】さらに第４の発明においては、第１の能動
素子Ｑ２１と、第１の能動素子Ｑ２１の温度依存性に対
して逆の温度依存性を有すると共に、第１の能動素子Ｑ
２１と異種構造でなる第２の能動素子ＮＭ１、ＮＭ２
と、受動素子Ｒ２１とを直列接続するようにする。
素子Ｑ２１と、第１の能動素子Ｑ２１の温度依存性に対
して逆の温度依存性を有すると共に、第１の能動素子Ｑ
２１と異種構造でなる第２の能動素子ＮＭ１、ＮＭ２
と、受動素子Ｒ２１とを直列接続するようにする。
【００１３】さらに第５の発明においては、正の温度係
数を有するバイポーラトランジスタＱ２１と、ダイオー
ド接続されると共に、負の温度係数を有するＭＯＳ型ト
ランジスタＮＭ１、ＮＭ２と、所定の温度係数を有する
受動素子Ｒ２１とを直列接続するようにする。
数を有するバイポーラトランジスタＱ２１と、ダイオー
ド接続されると共に、負の温度係数を有するＭＯＳ型ト
ランジスタＮＭ１、ＮＭ２と、所定の温度係数を有する
受動素子Ｒ２１とを直列接続するようにする。
【００１４】さらに第６の発明においては、ダイオード
接続された能動素子ＮＭ１と、能動素子ＮＭ１の温度依
存性に対して逆の温度依存性を有する受動素子Ｒ３１と
を並列接続するようにする。
接続された能動素子ＮＭ１と、能動素子ＮＭ１の温度依
存性に対して逆の温度依存性を有する受動素子Ｒ３１と
を並列接続するようにする。
【００１５】さらに第７の発明においては、ダイオード
接続されると共に、負の温度係数を有するＭＯＳトラン
ジスタＮＭ１と、半導体基板上に絶縁層を介して形成さ
れ、負の温度係数を有する半導体層からなる半導体層抵
抗Ｒ３１とを並列接続するようにする。
接続されると共に、負の温度係数を有するＭＯＳトラン
ジスタＮＭ１と、半導体基板上に絶縁層を介して形成さ
れ、負の温度係数を有する半導体層からなる半導体層抵
抗Ｒ３１とを並列接続するようにする。
【００１６】
【作用】第１〜第３の発明においては、逆の温度依存性
を有する能動素子Ｑ１１、ＮＭ１と受動素子Ｒ１、Ｒ５
１を組み合わせて直列接続し、双方の温度依存性を打ち
消すことにより、温度依存性が小さくかつ抵抗値を所望
の値に設定できる抵抗体を集積回路内に一段と容易に形
成することができる。
を有する能動素子Ｑ１１、ＮＭ１と受動素子Ｒ１、Ｒ５
１を組み合わせて直列接続し、双方の温度依存性を打ち
消すことにより、温度依存性が小さくかつ抵抗値を所望
の値に設定できる抵抗体を集積回路内に一段と容易に形
成することができる。
【００１７】また第４及び第５の発明においては、互い
に逆の温度特性を有する異種の第１及び第２の能動素子
Ｑ２１及びＮＭ１、ＮＭ２と受動素子Ｒ２１とを組み合
わせて直列接続し、双方の温度依存性を打ち消すことに
より、温度依存性が小さくかつ抵抗値を所望の値に設定
できる抵抗体を集積回路内に一段と容易に形成すること
ができる。
に逆の温度特性を有する異種の第１及び第２の能動素子
Ｑ２１及びＮＭ１、ＮＭ２と受動素子Ｒ２１とを組み合
わせて直列接続し、双方の温度依存性を打ち消すことに
より、温度依存性が小さくかつ抵抗値を所望の値に設定
できる抵抗体を集積回路内に一段と容易に形成すること
ができる。
【００１８】さらに第６及び第７の発明においては、互
いに逆の温度特性を有する能動素子ＮＭ１と受動素子Ｒ
３１とを並列接続し、双方の温度依存性を打ち消すこと
により、温度依存性が小さくかつ抵抗値を所望の値に設
定できる抵抗体を集積回路内に一段と容易に形成するこ
とができる。
いに逆の温度特性を有する能動素子ＮＭ１と受動素子Ｒ
３１とを並列接続し、双方の温度依存性を打ち消すこと
により、温度依存性が小さくかつ抵抗値を所望の値に設
定できる抵抗体を集積回路内に一段と容易に形成するこ
とができる。
【００１９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２０】（１）第１の実施例 図１において、１０は集積回路内に形成された電子回路
のうち抵抗体を示し、受動素子及び能動素子を組み合わ
せにより構成されている。すなわち抵抗体１０は、ベー
スに定電流源１１が接続され、定電流駆動されるバイポ
ーラＮＰＮトランジスタＱ１１のコレクタにポリシリコ
ン抵抗でなる半導体層抵抗Ｒ１１を接続することにより
構成されるようになされている。これにより当該半導体
層抵抗Ｒ１１の両端に生じる電位差ΔＶの温度依存性が
ほぼ０または任意の値に設定し得るようになされてい
る。
のうち抵抗体を示し、受動素子及び能動素子を組み合わ
せにより構成されている。すなわち抵抗体１０は、ベー
スに定電流源１１が接続され、定電流駆動されるバイポ
ーラＮＰＮトランジスタＱ１１のコレクタにポリシリコ
ン抵抗でなる半導体層抵抗Ｒ１１を接続することにより
構成されるようになされている。これにより当該半導体
層抵抗Ｒ１１の両端に生じる電位差ΔＶの温度依存性が
ほぼ０または任意の値に設定し得るようになされてい
る。
【００２１】半導体層抵抗Ｒ１１の入力側電位をＶ１と
し、半導体層抵抗Ｒ１１とトランジスタＱ１１との接続
中点電位Ｖ２とすると、半導体層抵抗Ｒ１１の両端に生
じる電位差ΔＶ（＝Ｖ１−Ｖ２）は、半導体層抵抗Ｒ１
０の抵抗値ＲP 及びその電流値ＩP の積として、次式
し、半導体層抵抗Ｒ１１とトランジスタＱ１１との接続
中点電位Ｖ２とすると、半導体層抵抗Ｒ１１の両端に生
じる電位差ΔＶ（＝Ｖ１−Ｖ２）は、半導体層抵抗Ｒ１
０の抵抗値ＲP 及びその電流値ＩP の積として、次式
【数１】 のように与えられる。
【００２２】ここで電位差の温度依存性を求めるため、
（１）式を微分すると、次式
（１）式を微分すると、次式
【数２】 となる。このとき（２）式第１項で与えられる半導体層
抵抗Ｒ１１の微分係数ｄＲP ／ｄＴは負とすることがで
き、またバイポーラＮＰＮトランジスタのコレクタ電流
の温度依存性により、（２）式第２項で与えられる半導
体層抵抗Ｒ１０に流れる電流ＩP の温度依存性ｄＩP ／
ｄＴは正とすることができる。
抵抗Ｒ１１の微分係数ｄＲP ／ｄＴは負とすることがで
き、またバイポーラＮＰＮトランジスタのコレクタ電流
の温度依存性により、（２）式第２項で与えられる半導
体層抵抗Ｒ１０に流れる電流ＩP の温度依存性ｄＩP ／
ｄＴは正とすることができる。
【００２３】これにより半導体層抵抗Ｒ１１の抵抗値Ｒ
P 及びその電流値ＩP を所定の値に設定すれば、（２）
式右辺を０とすることができ、半導体層抵抗Ｒ１１の両
端に生じる電位差ΔＶをほぼ０又は任意の値に設定する
ことができる。
P 及びその電流値ＩP を所定の値に設定すれば、（２）
式右辺を０とすることができ、半導体層抵抗Ｒ１１の両
端に生じる電位差ΔＶをほぼ０又は任意の値に設定する
ことができる。
【００２４】以上の構成によれば、受動素子である半導
体層抵抗Ｒ１１と能動体素子であるバイポーラＮＰＮト
ランジスタＱ１１とを接続し、半導体層抵抗Ｒ１１の抵
抗値ＲP 及びコレクタ電流ＩP を制御することにより、
工程数を増加させることなく出力電圧の温度依存性を小
さくできる。また温度係数として両構成素子の中間の値
を温度係数とでき、抵抗に生じる出力電位の温度係数を
抵抗とトランジスタの温度係数の範囲内で任意の値に設
定することができる。
体層抵抗Ｒ１１と能動体素子であるバイポーラＮＰＮト
ランジスタＱ１１とを接続し、半導体層抵抗Ｒ１１の抵
抗値ＲP 及びコレクタ電流ＩP を制御することにより、
工程数を増加させることなく出力電圧の温度依存性を小
さくできる。また温度係数として両構成素子の中間の値
を温度係数とでき、抵抗に生じる出力電位の温度係数を
抵抗とトランジスタの温度係数の範囲内で任意の値に設
定することができる。
【００２５】（２）第２の実施例 図２において、２０は集積回路内に形成された電子回路
の複合抵抗体を示し、受動素子及び異種の能動素子の組
み合わせにより構成されている。すなわち複合抵抗体２
０は、ベースに定電流源１１が接続され定電流駆動され
るバイポーラＮＰＮトランジスタＱ２１のコレクタにそ
れぞれダイオード接続されたＮチヤネルＭＯＳトランジ
スタＮＭ１、ＮＭ２を２段介して、ポリシリコン抵抗で
なる抵抗Ｒ２１を接続することにより構成されている。
の複合抵抗体を示し、受動素子及び異種の能動素子の組
み合わせにより構成されている。すなわち複合抵抗体２
０は、ベースに定電流源１１が接続され定電流駆動され
るバイポーラＮＰＮトランジスタＱ２１のコレクタにそ
れぞれダイオード接続されたＮチヤネルＭＯＳトランジ
スタＮＭ１、ＮＭ２を２段介して、ポリシリコン抵抗で
なる抵抗Ｒ２１を接続することにより構成されている。
【００２６】ここでバイポーラＮＰＮトランジスタＱ２
１のコレクタは、ＮチヤネルＭＯＳトランジスタＮＭ１
のソース２３に接続されており、トランジスタＮＭ１の
ゲート２５とドレイン２４は互いに接続されてダイオー
ド接続を構成するようになされている。
１のコレクタは、ＮチヤネルＭＯＳトランジスタＮＭ１
のソース２３に接続されており、トランジスタＮＭ１の
ゲート２５とドレイン２４は互いに接続されてダイオー
ド接続を構成するようになされている。
【００２７】トランジスタＮＭ１のドレイン２４は、Ｎ
チヤネルＭＯＳトランジスタＮＭ２のソース２６に接続
されるようになされており、トランジスタＮＭ２のゲー
ト２８及びドレイン２７はトランジスタＮＭ１と同様ダ
イオード接続されるようになされている。
チヤネルＭＯＳトランジスタＮＭ２のソース２６に接続
されるようになされており、トランジスタＮＭ２のゲー
ト２８及びドレイン２７はトランジスタＮＭ１と同様ダ
イオード接続されるようになされている。
【００２８】当該ＮチヤネルＭＯＳトランジスタＮＭ２
のドレイン２７には、抵抗Ｒ２１が接続されるようにな
されており、バイポーラトランジスタＱ２１及びＭＯＳ
トランジスタＮＭ１、ＮＭ２に生じる出力電圧の温度依
存性を打ち消すようになされている。
のドレイン２７には、抵抗Ｒ２１が接続されるようにな
されており、バイポーラトランジスタＱ２１及びＭＯＳ
トランジスタＮＭ１、ＮＭ２に生じる出力電圧の温度依
存性を打ち消すようになされている。
【００２９】ここでゲート電圧が十分大きい飽和領域に
おけるＭＯＳトランジスタの電流の温度依存特性は、次
式
おけるＭＯＳトランジスタの電流の温度依存特性は、次
式
【数３】 で与えられることにより、温度Ｔが 300〔Ｋ〕の場合の
温度依存性を求めると−3300〔PPM 〕となる。
温度依存性を求めると−3300〔PPM 〕となる。
【００３０】この実施例の場合、２つのＮチヤネルＭＯ
ＳトランジスタＮＭ１及びＮＭ２が直列に接続されるこ
とにより、当該トランジスタＮＭ１及びＮＭ２の両端で
の温度依存性は２倍となり、約−6600〔PPM 〕となる。
一方バイポーラＮＰＮトランジスタＱ２１のコレクタ電
流の温度依存性は、ベース電流が定電流駆動されること
により、電流利得の温度依存性と等しくなり約＋6000〜
7000〔PPM 〕となる。
ＳトランジスタＮＭ１及びＮＭ２が直列に接続されるこ
とにより、当該トランジスタＮＭ１及びＮＭ２の両端で
の温度依存性は２倍となり、約−6600〔PPM 〕となる。
一方バイポーラＮＰＮトランジスタＱ２１のコレクタ電
流の温度依存性は、ベース電流が定電流駆動されること
により、電流利得の温度依存性と等しくなり約＋6000〜
7000〔PPM 〕となる。
【００３１】このようにＮチヤネルＭＯＳトランジスタ
ＮＭ１、ＮＭ２及びバイポーラＮＰＮトランジスタＱ２
１間での温度依存性は、両トランジスタＮＭ１、ＮＭ２
及びＱ２１の温度依存性が互いに逆となることにより、
温度依存性は相互に打ち消され温度依存性は小さくな
る。
ＮＭ１、ＮＭ２及びバイポーラＮＰＮトランジスタＱ２
１間での温度依存性は、両トランジスタＮＭ１、ＮＭ２
及びＱ２１の温度依存性が互いに逆となることにより、
温度依存性は相互に打ち消され温度依存性は小さくな
る。
【００３２】ここでバイポーラトランジスタＱ２１及び
２個のＭＯＳトランジスタＮＭ１、ＮＭ２で構成される
部分の温度依存性が合わさつて正の温度依存性を有する
場合には、抵抗Ｒ２１として当該温度依存性と同じ大き
さを有し、負の温度依存性をもつポリシリコン抵抗を接
続することにより複合抵抗体の温度依存性をなくすこと
ができる。
２個のＭＯＳトランジスタＮＭ１、ＮＭ２で構成される
部分の温度依存性が合わさつて正の温度依存性を有する
場合には、抵抗Ｒ２１として当該温度依存性と同じ大き
さを有し、負の温度依存性をもつポリシリコン抵抗を接
続することにより複合抵抗体の温度依存性をなくすこと
ができる。
【００３３】またバイポーラトランジスタＱ２１及び２
個のＭＯＳ型トランジスタＮＭ１、ＮＭ２で構成される
部分の温度依存性が合わさつて負の温度依存性を有する
場合には、抵抗Ｒ２１として当該温度依存性と同じ大き
さを有し、正の温度依存性をもつ拡散抵抗を接続するこ
とにより複合抵抗体の温度依存性をなくすことができ
る。さらにこのときトランジスタＱ２１、ＮＭ１、ＮＭ
２と抵抗Ｒ２１の温度係数の組合せにより抵抗体２０の
出力抵抗の温度係数をトランジスタＱ２１、ＮＭ１、Ｎ
Ｍ２の可変範囲内で任意の値に設定することができる。
個のＭＯＳ型トランジスタＮＭ１、ＮＭ２で構成される
部分の温度依存性が合わさつて負の温度依存性を有する
場合には、抵抗Ｒ２１として当該温度依存性と同じ大き
さを有し、正の温度依存性をもつ拡散抵抗を接続するこ
とにより複合抵抗体の温度依存性をなくすことができ
る。さらにこのときトランジスタＱ２１、ＮＭ１、ＮＭ
２と抵抗Ｒ２１の温度係数の組合せにより抵抗体２０の
出力抵抗の温度係数をトランジスタＱ２１、ＮＭ１、Ｎ
Ｍ２の可変範囲内で任意の値に設定することができる。
【００３４】以上の構成によれば、温度依存性が互いに
逆となる能動素子Ｑ２１、ＮＭ１、ＮＭ２と抵抗Ｒ２１
とを組み合わせて複合抵抗体を構成することにより、出
力抵抗として温度依存性が小さく、かつ高出力が要求さ
れる集積回路内の電子回路素子として任意の温度依存性
を有する抵抗体を一段と容易に形成することができる。
逆となる能動素子Ｑ２１、ＮＭ１、ＮＭ２と抵抗Ｒ２１
とを組み合わせて複合抵抗体を構成することにより、出
力抵抗として温度依存性が小さく、かつ高出力が要求さ
れる集積回路内の電子回路素子として任意の温度依存性
を有する抵抗体を一段と容易に形成することができる。
【００３５】（３）第３の実施例 図３において、３０は集積回路内に形成された電子回路
のうち複合抵抗体を示し、温度依存特性の異なる受動素
子及び能動素子の並列接続により構成されている。
のうち複合抵抗体を示し、温度依存特性の異なる受動素
子及び能動素子の並列接続により構成されている。
【００３６】すなわち複合抵抗体３０は、抵抗について
負の温度係数を有し、ポリシリコンでなる半導体層抵抗
Ｒ３１とドレイン電流について負の温度係数を有し、ダ
イオード接続されたＮチヤネルＭＯＳトランジスタＮＭ
１との並列接続によつて構成されている。
負の温度係数を有し、ポリシリコンでなる半導体層抵抗
Ｒ３１とドレイン電流について負の温度係数を有し、ダ
イオード接続されたＮチヤネルＭＯＳトランジスタＮＭ
１との並列接続によつて構成されている。
【００３７】このとき複合抵抗体３０の抵抗値は、半導
体層抵抗Ｒ３１及びＮチヤネルＭＯＳトランジスタＮＭ
１をそれぞれ並列接続するため各構成要素の抵抗値に対
して小さい値をとることができる。
体層抵抗Ｒ３１及びＮチヤネルＭＯＳトランジスタＮＭ
１をそれぞれ並列接続するため各構成要素の抵抗値に対
して小さい値をとることができる。
【００３８】ここでポリシリコン抵抗Ｒ３１の抵抗値Ｒ
P には、温度Ｔが室温Ｔ0 のときのポリシリコン抵抗値
をＲP0とし、ポリシリコン抵抗の温度係数を（−αP ）
とすると、次式
P には、温度Ｔが室温Ｔ0 のときのポリシリコン抵抗値
をＲP0とし、ポリシリコン抵抗の温度係数を（−αP ）
とすると、次式
【数４】 に示すように通常負の関係がある。
【００３９】このときポリシリコン抵抗Ｒ３１に流れる
電流ＩP の温度依存特性には、次式
電流ＩP の温度依存特性には、次式
【数５】 の関係が成立し、またＮチヤネルＭＯＳトランジスタＮ
Ｍ１に流れる電流ＩD の温度依存特性には、次式
Ｍ１に流れる電流ＩD の温度依存特性には、次式
【数６】 の関係が成立する。
【００４０】このため複合抵抗体３０に流れる電流Ｉ
（＝ＩP ＋ＩD ）の温度依存特性には（５）式及び
（６）式を用いて、次式
（＝ＩP ＋ＩD ）の温度依存特性には（５）式及び
（６）式を用いて、次式
【数７】 の関係が成立する。
【００４１】ここで複合抵抗体３０の両端に印加される
電圧Ｖの値をドレイン電流ＩD とポリシリコン抵抗Ｒ３
１に流れる電流ＩP とが等しい値ＩR になるように設定
すると、（７）式で与えられる複合抵抗体３０に流れる
電流Ｉの温度依存特性は、次式
電圧Ｖの値をドレイン電流ＩD とポリシリコン抵抗Ｒ３
１に流れる電流ＩP とが等しい値ＩR になるように設定
すると、（７）式で与えられる複合抵抗体３０に流れる
電流Ｉの温度依存特性は、次式
【数８】 のように求めることができる。
【００４２】このとき温度Ｔを 300〔Ｋ〕とすると、１
／Ｔの値は3300〔PPM 〕となるためポリシリコン抵抗Ｒ
３１の温度係数（−αP ）の大きさαP を3300〔PPM 〕
とほぼ同じ大きさに設定すると、複合抵抗体３０の温度
依存特性は、次式
／Ｔの値は3300〔PPM 〕となるためポリシリコン抵抗Ｒ
３１の温度係数（−αP ）の大きさαP を3300〔PPM 〕
とほぼ同じ大きさに設定すると、複合抵抗体３０の温度
依存特性は、次式
【数９】 に示すように互いに打ち消され、ほぼなくすことができ
る。
る。
【００４３】以上の構成によれば、温度依存特性が互い
に逆となる受動素子Ｒ３１とダイオード接続された能動
素子ＮＭ１を並列接続して複合抵抗体３０を構成するこ
とにより、合成抵抗値の温度依存特性が小さくすること
ができ、また合成抵抗値を構成要素である受動素子Ｒ３
１と能動素子ＮＭ１の各抵抗値に対して小さくすること
ができる。
に逆となる受動素子Ｒ３１とダイオード接続された能動
素子ＮＭ１を並列接続して複合抵抗体３０を構成するこ
とにより、合成抵抗値の温度依存特性が小さくすること
ができ、また合成抵抗値を構成要素である受動素子Ｒ３
１と能動素子ＮＭ１の各抵抗値に対して小さくすること
ができる。
【００４４】（４）他の実施例 なお上述の第１の実施例においては、バイポーラＮＰＮ
トランジスタＱ１１を半導体層抵抗Ｒ１１に直列に接続
する場合について述べたが、本発明はこれに代え、図４
に示すように、バイポーララテラルＰＮＰトランジスタ
又はバーテイカルＰＮＰトランジスタＱ４１のコレクタ
を半導体層抵抗Ｒ４１に直列に接続しても上述の実施例
と同様の効果を得ることができる。
トランジスタＱ１１を半導体層抵抗Ｒ１１に直列に接続
する場合について述べたが、本発明はこれに代え、図４
に示すように、バイポーララテラルＰＮＰトランジスタ
又はバーテイカルＰＮＰトランジスタＱ４１のコレクタ
を半導体層抵抗Ｒ４１に直列に接続しても上述の実施例
と同様の効果を得ることができる。
【００４５】また上述の第１の実施例においては、バイ
ポーラＮＰＮトランジスタＱ１１を半導体層抵抗Ｒ１１
に直列に接続する場合について述べたが、本発明はこれ
に代え、図５に示すように、ゲート及びドレインを接続
することによりダイオード接続され、負の温度係数を有
するＮチヤネルＭＯＳトランジスタＮＭ１を半導体基板
の表面部に形成された拡散層からなり正の温度係数を有
する拡散抵抗Ｒ５１にドレインで接続するようにしても
上述の実施例の場合と同様の効果を得ることができる。
ポーラＮＰＮトランジスタＱ１１を半導体層抵抗Ｒ１１
に直列に接続する場合について述べたが、本発明はこれ
に代え、図５に示すように、ゲート及びドレインを接続
することによりダイオード接続され、負の温度係数を有
するＮチヤネルＭＯＳトランジスタＮＭ１を半導体基板
の表面部に形成された拡散層からなり正の温度係数を有
する拡散抵抗Ｒ５１にドレインで接続するようにしても
上述の実施例の場合と同様の効果を得ることができる。
【００４６】さらに上述の第１の実施例においては、バ
イポーラＮＰＮトランジスタＱ１１を半導体層抵抗Ｒ１
１に直列に接続する場合について述べたが、本発明はこ
れに代え、図６に示すように、ゲート及びドレインとを
接続することによりダイオード接続され、負の温度係数
を有するＰチヤネルＭＯＳトランジスタＰＭ１を半導体
基板の表面部に形成された拡散層からなり正の温度係数
を有する拡散抵抗Ｑ６１にドレインで接続するようにし
ても良い。
イポーラＮＰＮトランジスタＱ１１を半導体層抵抗Ｒ１
１に直列に接続する場合について述べたが、本発明はこ
れに代え、図６に示すように、ゲート及びドレインとを
接続することによりダイオード接続され、負の温度係数
を有するＰチヤネルＭＯＳトランジスタＰＭ１を半導体
基板の表面部に形成された拡散層からなり正の温度係数
を有する拡散抵抗Ｑ６１にドレインで接続するようにし
ても良い。
【００４７】さらに上述の第２の実施例においては、複
合抵抗体としてバイポーラＮＰＮトランジスタＱ２１に
２個のＮチヤネルＭＯＳトランジスタＮＭ１、ＮＭ２及
び抵抗体Ｒ２１を接続する場合について述べたが、本発
明はこれに限らず、ラテラル又はバーテイカル型のトラ
ンジスタＱ７１に２個のＰチヤネルＭＯＳトランジスタ
ＰＭ１、ＰＭ２及び抵抗体Ｒ７１を接続するようにして
も上述と同様の効果を得ることができる。
合抵抗体としてバイポーラＮＰＮトランジスタＱ２１に
２個のＮチヤネルＭＯＳトランジスタＮＭ１、ＮＭ２及
び抵抗体Ｒ２１を接続する場合について述べたが、本発
明はこれに限らず、ラテラル又はバーテイカル型のトラ
ンジスタＱ７１に２個のＰチヤネルＭＯＳトランジスタ
ＰＭ１、ＰＭ２及び抵抗体Ｒ７１を接続するようにして
も上述と同様の効果を得ることができる。
【００４８】すなわち図７に示すように、ゲートとドレ
イン部を接続してダイオードを形成するＰチヤネルＭＯ
ＳトランジスタＰＭ１、ＰＭ２を２段接続し、当該Ｐチ
ヤネルＭＯＳトランジスタＰＭ１のドレインに抵抗体Ｒ
７１を接続すると共に、ベースに定電流源１１が接続さ
れ定電流駆動されるバイポーラＰＮＰトンラジスタＱ７
１のコレクタをＰチヤネルＭＯＳトランジスタＰＭ２の
ソースに接続することにより、出力抵抗の温度依存性を
任意の値に設定できる複合抵抗体を構成することができ
る。
イン部を接続してダイオードを形成するＰチヤネルＭＯ
ＳトランジスタＰＭ１、ＰＭ２を２段接続し、当該Ｐチ
ヤネルＭＯＳトランジスタＰＭ１のドレインに抵抗体Ｒ
７１を接続すると共に、ベースに定電流源１１が接続さ
れ定電流駆動されるバイポーラＰＮＰトンラジスタＱ７
１のコレクタをＰチヤネルＭＯＳトランジスタＰＭ２の
ソースに接続することにより、出力抵抗の温度依存性を
任意の値に設定できる複合抵抗体を構成することができ
る。
【００４９】さらに上述の第１及び第２の実施例におい
ては、バイポーラトランジスタにＭＯＳトランジスタＰ
Ｍ１、ＰＭ２を２つ接続する場合について述べたが、本
発明はこれに限らず、両トランジスタを種々の組み合わ
せで接続しても良い。
ては、バイポーラトランジスタにＭＯＳトランジスタＰ
Ｍ１、ＰＭ２を２つ接続する場合について述べたが、本
発明はこれに限らず、両トランジスタを種々の組み合わ
せで接続しても良い。
【００５０】さらに上述の第３の実施例においては、ポ
リシリコン抵抗Ｒ３１の温度係数（−αP ）をほぼ3300
〔PPM 〕に設定し、複合抵抗体３０の温度依存特性をほ
ぼなくす場合について述べたが、本発明はこれに限ら
ず、ドレイン電流ＩD 及びポリシリコン抵抗Ｒ３１に流
れる電流ＩP の比を制御するようにしても良く、また周
辺温度Ｔが他の値の場合には温度係数を他の値に設定し
ても良い。
リシリコン抵抗Ｒ３１の温度係数（−αP ）をほぼ3300
〔PPM 〕に設定し、複合抵抗体３０の温度依存特性をほ
ぼなくす場合について述べたが、本発明はこれに限ら
ず、ドレイン電流ＩD 及びポリシリコン抵抗Ｒ３１に流
れる電流ＩP の比を制御するようにしても良く、また周
辺温度Ｔが他の値の場合には温度係数を他の値に設定し
ても良い。
【００５１】さらに上述の第３の実施例においては、複
合抵抗体３０をポリシリコン抵抗Ｒ３１とダイオード接
続のＮチヤネルＭＯＳトランジスタＮＭ１の並列接続に
よつて構成する場合について述べたが、本発明はこれに
限らず、ポリシリコン抵抗Ｒ３１とダイオード接続のＰ
チヤネルＭＯＳトランジスタＰＭ１の並列接続によつて
構成しても良い（図８）。
合抵抗体３０をポリシリコン抵抗Ｒ３１とダイオード接
続のＮチヤネルＭＯＳトランジスタＮＭ１の並列接続に
よつて構成する場合について述べたが、本発明はこれに
限らず、ポリシリコン抵抗Ｒ３１とダイオード接続のＰ
チヤネルＭＯＳトランジスタＰＭ１の並列接続によつて
構成しても良い（図８）。
【００５２】
【発明の効果】上述のように本発明によれば、互いに逆
の温度依存性を有する異種の能動素子を組み合わせて直
列又は並列接続し、また逆の温度依存性を有する能動素
子と受動素子を直列接続して抵抗体を構成するようにし
たことにより、温度依存性が小さくかつ高出力の抵抗体
を一段と容易に集積回路内に形成することができる。
の温度依存性を有する異種の能動素子を組み合わせて直
列又は並列接続し、また逆の温度依存性を有する能動素
子と受動素子を直列接続して抵抗体を構成するようにし
たことにより、温度依存性が小さくかつ高出力の抵抗体
を一段と容易に集積回路内に形成することができる。
【図１】本発明による抵抗体の第１の実施例を示す接続
図である。
図である。
【図２】本発明による抵抗体の第２の実施例を示す接続
図である。
図である。
【図３】本発明による抵抗体の第３の実施例を示す接続
図である。
図である。
【図４】他の実施例による抵抗体を示す接続図である。
【図５】他の実施例による抵抗体を示す接続図である。
【図６】他の実施例による抵抗体を示す接続図である。
【図７】他の実施例による抵抗体を示す接続図である。
【図８】他の実施例による抵抗体を示す接続図である。
【図９】従来の抵抗体の説明に供する接続図である。
【図１０】Ｎチヤネル薄膜ＭＯＳトランジスタによる複
合抵抗体を示す接続図である。
合抵抗体を示す接続図である。
【図１１】Ｐチヤネル薄膜ＭＯＳトランジスタによる複
合抵抗体を示す接続図である。
合抵抗体を示す接続図である。
Ｑ１１〜Ｑ７１……バイポーラトランジスタ、ＮＭ１、
ＮＭ２……ＮチヤネルＭＯＳトランジスタ、ＰＭ１、Ｐ
Ｍ２……ＰチヤネルＭＯＳトランジスタ、ＮＴＭ１、Ｐ
ＴＭ１……薄膜トランジスタ、Ｒ１、Ｒ１１、Ｒ２１、
Ｒ３１……半導体層抵抗、Ｒ２……拡散抵抗。
ＮＭ２……ＮチヤネルＭＯＳトランジスタ、ＰＭ１、Ｐ
Ｍ２……ＰチヤネルＭＯＳトランジスタ、ＮＴＭ１、Ｐ
ＴＭ１……薄膜トランジスタ、Ｒ１、Ｒ１１、Ｒ２１、
Ｒ３１……半導体層抵抗、Ｒ２……拡散抵抗。
Claims (7)
- 【請求項１】ダイオード接続された能動素子と、 上記能動素子の温度依存性に対して逆の温度依存性を有
する受動素子とを直列接続してなることを特徴とする抵
抗体。 - 【請求項２】ダイオード接続されると共に、正の温度係
数を有するバイポーラトランジスタと、 半導体基板上に絶縁層を介して形成され、負の温度係数
を有する半導体層からなる半導体層抵抗とを直列接続し
てなることを特徴とする抵抗体。 - 【請求項３】ダイオード接続されると共に、負の温度係
数を有するＭＯＳトランジスタと、 半導体基板の表面部に選択的に形成された拡散層からな
り、正の温度係数を有する拡散抵抗とを直列接続するこ
とを特徴とする抵抗体。 - 【請求項４】第１の能動素子と、 上記第１の能動素子の温度依存性に対して逆の温度依存
性を有すると共に、上記第１の能動素子と異種構造でな
る第２の能動素子と、 受動素子とを直列接続してなることを特徴とする抵抗
体。 - 【請求項５】正の温度係数を有するバイポーラトランジ
スタと、 ダイオード接続されると共に、負の温度係数を有するＭ
ＯＳトランジスタと、 所定の温度係数を有する受動素子とを直列接続してなる
ことを特徴とする抵抗体。 - 【請求項６】ダイオード接続された能動素子と、 上記能動素子の温度依存性に対して逆の温度依存性を有
する受動素子とを並列接続してなることを特徴とする抵
抗体。 - 【請求項７】ダイオード接続されると共に、負の温度係
数を有するＭＯＳトランジスタと、 半導体基板上に絶縁層を介して形成され、負の温度係数
を有する半導体層からなる半導体層抵抗とを並列接続し
てなることを特徴とする抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185875A JPH05210986A (ja) | 1991-10-29 | 1992-06-18 | 抵抗体 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-311740 | 1991-10-29 | ||
| JP31174091 | 1991-10-29 | ||
| JP4185875A JPH05210986A (ja) | 1991-10-29 | 1992-06-18 | 抵抗体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210986A true JPH05210986A (ja) | 1993-08-20 |
Family
ID=26503378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4185875A Pending JPH05210986A (ja) | 1991-10-29 | 1992-06-18 | 抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210986A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246685A (ja) * | 2001-02-16 | 2002-08-30 | Canon Inc | 発光素子の駆動回路 |
| JP2006041441A (ja) * | 2004-07-30 | 2006-02-09 | New Japan Radio Co Ltd | 半導体装置 |
| JP2009267410A (ja) * | 2008-04-24 | 2009-11-12 | Robert Bosch Gmbh | 面積の最適化されたｅｓｄ保護回路 |
| JP2011013877A (ja) * | 2009-07-01 | 2011-01-20 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2011022689A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| WO2021251155A1 (ja) * | 2020-06-10 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び細胞電位測定装置 |
-
1992
- 1992-06-18 JP JP4185875A patent/JPH05210986A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246685A (ja) * | 2001-02-16 | 2002-08-30 | Canon Inc | 発光素子の駆動回路 |
| JP2006041441A (ja) * | 2004-07-30 | 2006-02-09 | New Japan Radio Co Ltd | 半導体装置 |
| JP2009267410A (ja) * | 2008-04-24 | 2009-11-12 | Robert Bosch Gmbh | 面積の最適化されたｅｓｄ保護回路 |
| JP2011013877A (ja) * | 2009-07-01 | 2011-01-20 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2011022689A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| WO2021251155A1 (ja) * | 2020-06-10 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び細胞電位測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| US5229710A (en) | Cmos band gap reference circuit | |
| US20020180515A1 (en) | Low-voltage bandgap reference circuit | |
| JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
| US6661713B1 (en) | Bandgap reference circuit | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| GB2222497A (en) | Operational amplifier | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| US5635869A (en) | Current reference circuit | |
| US4931718A (en) | CMOS voltage reference | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| GB2263597A (en) | Bias current source for a mixed pnp-npn amplifier | |
| JPH05210986A (ja) | 抵抗体 | |
| US4924113A (en) | Transistor base current compensation circuitry | |
| US6307726B1 (en) | System to control the output current with temperature through a controllable current limiting circuit | |
| US20020067202A1 (en) | Circuit for generating a reference voltage on a semiconductor chip | |
| EP0528659A1 (en) | Impedance multiplier | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| JPH0290306A (ja) | 温度に無関係な電流基準回路 | |
| JP3263334B2 (ja) | 電流源回路 | |
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| EP0611105B1 (en) | Current source | |
| JPH0814776B2 (ja) | バイアス発生器回路 | |
| JPH05122009A (ja) | 抵抗体 |